CN105137224A - 获取输入电磁干扰在片上电源上的二维分布的方法和片上电源 - Google Patents

Abstract

本发明公开一种获取输入电磁干扰在片上电源上的二维分布的方法和片上电源，其中，所述方法包括：S10：获取所述片上电源中传感器阵列产生的阵列噪声；S20：向所述片上电源输入干扰信号，检测所述阵列噪声的频谱偏移量，根据所述频谱偏移量获取所述传感器阵列中至少一个传感器对应的单位频率偏移量；S30：根据所述单位频率偏移量计算该传感器所在位置的干扰强度，根据多个传感器对应的干扰幅度，获取所述片上电源的二维分布。本发明实施方式通过片上电源上的传感器阵列产生的阵列噪声，在干扰信号下使得阵列噪声产生的频谱偏移量来得到各传感器所在位置的干扰幅度，从而获得该片上电源在电磁干扰下的二维分布。

Description

获取输入电磁干扰在片上电源上的二维分布的方法和片上电源

技术领域

本发明涉及属于电磁干扰测量领域，尤其是一种获取输入电磁干扰在片上电源上的二维分布的方法和片上电源。

背景技术

集成电路或芯片(IC)的电磁免疫是在存在外源电磁干扰(EMI)时还能正常工作并保持一定性能的能力。环境中的电磁干扰涵盖了很宽的频谱范围，特别是频率超过100MHz的射频，其测量的频率免疫曲线包含了很多峰谷，因此得到射频电磁干扰在片上的二维分布将会为研究射频电磁干扰与芯片之间相互作用的机理提供重要的信息。现代芯片的规模相对较大，可以分为多个电源域，当有射频电磁干扰注入芯片的电源引脚时，会在片上电源分配网络(OCPDN)中传播。了解干扰在电源网络中的分布有助于诊断芯片故障源，从而更好的理解芯片对于电磁干扰的免疫行为，因此需要设计出一套合适有效的方法来测量电磁干扰在OCPDN上的二维分布。设计这样的测量电路需要考虑几点关键问题：

1、外来电磁干扰的发生和持续时间是不可预知的，而且一般不为周期性；

2、电磁干扰可能引起测量电路失效；

3、测量二维分布时需要插入多个传感器电路，这些电路不能改变原有的芯片电源分配网络结构。现有的片上信号测量方法均有所不足，例如要求干扰信号与采样电路同步、需要独立的供电系统、需要额外的测量引脚或者是需要复杂的模拟电路实现。

发明内容

针对现有技术的不足，本发明的目的在于提供一种获取输入电磁干扰在片上电源上的二维分布的方法，以及获取输入电磁干扰二维分布的片上电源，能够在不引入额外芯片引脚和不改变原有片上电源分配网络的前提下，实时检测电磁干扰在电源网络上多个位置的分布。

为此，本发明实施方式提供了一种获取输入电磁干扰在片上电源上的二维分布的方法，其特征在于，包括：

S10：获取所述片上电源中传感器阵列产生的阵列噪声，其中，所述阵列噪声为所述传感器阵列中若干个传感器产生的单位噪声叠加形成；

S20：向所述片上电源输入干扰信号，检测所述阵列噪声的频谱偏移量，根据所述频谱偏移量获取所述传感器阵列中至少一个传感器对应的单位频率偏移量；

S30：根据所述单位频率偏移量计算该传感器所在位置的干扰强度，根据多个传感器对应的干扰幅度，获取所述片上电源的二维分布。

优选地，步骤S30包括：

将所述传感器对应的所述单位频率偏移量与该传感器对应的所述单位噪声相除，通过逆向标定方程进行转换得到所述传感器所在位置的干扰强度；

根据多个传感器所在位置的干扰强度，得到所述片上电源的二维分布。

优选地，，步骤S20包括：

从所述片上电源的电源引脚输入所述干扰信号。

此外，本发明实施方式还提供了一种获取输入电磁干扰二维分布的片上电源，包括主体电源，所述主体电源设有传感器阵列，所述传感器阵列包括分布于所述主体电源内的若干传感器。

优选地，所述传感器阵列的传感器均匀分布于所述片上电源。

优选地，所述传感器包括环形振荡器和与所述环形振荡器连接的噪声源，所述环形振荡器包括若干串联的反相电路。

优选地，所述噪声源包括半导体电容和/或所述片上电源的寄生电容。

与现有技术相比，本发明实施方式提供的获取输入电磁干扰在片上电源上的二维分布的方法和片上电源通过片上电源上的传感器阵列产生的阵列噪声，在干扰信号下使得阵列噪声产生的频谱偏移量来得到各传感器所在位置的干扰幅度，从而获得该片上电源在电磁干扰下的二维分布。因此，本发明实施方式提供的方法和片上电源能够在不引入额外芯片引脚和不改变原有片上电源分配网络的前提下，实时检测电磁干扰在电源网络上多个位置的分布，而且，在读取某一位置上的电磁干扰信息时不依赖于芯片内其他位置的电路的工作情况。

附图说明

图1是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源在FPGA上实施的结构示意图；

图2是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的传感器结构示意图；

图3a和3b分别是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的噪声源的结构示意图；

图4是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的噪声源的噪声电流的频谱示意图；

图5是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的阵列噪声的电流频谱示意图；

图6本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源在专用芯片上实施的结构示意图

图7是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源在SMIC库单元组成传感器单元示意图

图8是本发明实施例提供的获取输入电磁干扰在片上电源上的二维分布的方法的流程图；

图9是本发明实施例涉及的方法的测量系统的结构示意图；

图10是本发明实施例中在施加940MHz下前后的反馈信号的频谱对比示意图；

图11是本发明实施例中在噪声干扰前后片上传感器阵列噪声频率分布图

图12是在本发明实施例中噪声干扰后片上传感器阵列噪声频率偏移分布图

图13是本发明实施例中，传感器噪声频率与EMI幅值关系示意图

具体实施方式

下面结合附图，对本发明的若干实施方式做进一步说明。

在本发明的实施方式中，在片上电源设置若干EMI传感器阵列，将该传感器阵列均匀放置于芯片(即片上电源，后续涉及的芯片均指代该片上电源)当中。传感器会在片上电源的网络产生一定频率的噪声(时钟)，不同位置上的传感器的工作频率不同，芯片供电引脚上注入的电磁干扰会使传感器的工作频率发生偏移，所有噪声(时钟)产生的频谱可以通过直接测量芯片的电源引脚来得到，通过对比加入电磁干扰前后的传感器阵列频谱中频率的偏移量就可以得到外来电磁干扰在片上电源分配网络中的二维分布。该方法的特点是不需要引入额外的引脚，无需独立的供电系统，测量时采用非介入的方式无需打开芯片封装；优势在于测试电路(传感器阵列)植入方便，给受测芯片带来的影响小，测量结果更准确。

参见图1，图1是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源在FPGA上实施的结构示意图。在图1示出的实施方式中，该结构的获取输入电磁干扰二维分布的片上电源，包括主体电源10，主体电源10设有传感器阵列，传感器阵列包括分布于主体电源10内的若干传感器11。在图1示出的实施方式中，传感器阵列的传感器11均匀分布于片上电源。但在另外一些实施方式中，传感器阵列中的传感器11也可以按照预设的规则在片上电源上进行分布。

在一些实施方式中，可以在FPGA芯片(Altera公司的EP2C35F672C6N)中设计实现单个传感器11，利用FPGA的逻辑单元表示的NOT门搭建出环形振荡器作为传感器11。多个传感器11组成传感器阵列。于是每个传感器11产生的单元噪声均叠加在电源网络上，该频谱可以直接从芯片的电源引脚测量得到。在图1示出的实施方式中，在FPGA中设计实现含有8个传感器11的阵列并相对均与的分布在芯片内的8个位置，图中的传感器11可以是通过编程软件进行逻辑锁定后的传感器11分布。

参见图2，图2是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的传感器11结构示意图。传感器11包括环形振荡器和与环形振荡器连接的噪声源，环形振荡器包括若干串联的反相电路。这些传感器11由于含有的反相器数量不同而具有不同的噪声频率。一般要使所用到的所有传感器的振荡频率在一定范围内并成一定的比例关系，以便于测量时更好的区分不同的传感器。环形振荡器的每个反相电路都会在片上电源上以2τ_INV为周期产生噪声电流。因此，根据需要，在片上电源内不同的位置例化并放置不同的传感器单元，整个芯片内的所有传感器组成一个片上电磁干扰传感器阵列。

参见图3a和3b，分别是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的噪声源的结构示意图。在图3a和3b示出的实施方式中，噪声源包括半导体电容和/或片上电源的寄生电容。因此，由于环形振荡器的输出连接到了FPGA悬空的IO脚(FPGA的输入输出单元)上，该IO单元会以环振频率f_RN,翻转并在端口电压域(VDDP)上产生开关噪声，V_DDP线上的开关噪声会耦合到V_DD线上从而产生噪声电流i_NS，显然i_NS的频率也是环振震荡频率f_RN。该信号可以作为反馈信号进行测量，因此FPGA的噪声源是IO单元加上该单元的悬空负载。

参见图4和图5，图4是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的噪声源的噪声电流的频谱示意图。参见图5，图5是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源的阵列噪声的电流频谱示意图。噪声源产生的噪声电流周期为环振的震荡周期T_RN，噪声源的等效电路以及噪声电流i_NS在时域和频域上的表示如图4和图5所示。

尽管在图1示出的实施方式中，本发明涉及的片上电源以及设置于片上电源内的传感器阵列可以在现场可编程逻辑阵列(FPGA)中实施。但本发明实施例不限于此，例如还可以在一些专业芯片(ASIC)中实现。

例如，参见图6，图6本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源在专用芯片上实施的结构示意图。使用SMIC65nmLowLeakageLogicProcessHSLVT标准单元库设计传感器11，不同驱动强度的反相器单元LVT_INHS的性能指标如表1所示。

如图7所示，图7是本发明实施例提供的一种获取输入电磁干扰二维分布的片上电源在SMIC库单元组成传感器11示意图。将一定数量的LVT_INHSV0级联成为环形振荡器，并驱动LVT_INHSV4、LVT_INHSV8、LVT_INHSV16、LVT_INHSV24四个反相器，利用它们本身的引脚电容及其他寄生电容的充放电作为噪声源。改变环形振荡器中的反相器数量得到不同振荡频率的传感器11，各个传感器11的参数指标如表2所示，其中传感器11的面积是按75％的利用率来进行物理设计的结果。

表1SMIC65nmHSLVT库反相器参数

表2传感器阵列频率表

由表中数据可知，包含9个单元的传感器阵列总面积为23997.6μm²，在5mm×5mm的芯片中仅占0.096％，说明传感器阵列的植入几乎不会对芯片其他逻辑电路造成影响，也不会改变芯片原有的电源分配网络。其中，传感器阵列可以相对均匀的分布在芯片内部。

参见图8，图8是本发明实施例提供的获取输入电磁干扰在片上电源上的二维分布的方法的流程图。在图8示出的实施方式中，本发明实施方式涉及的一种获取输入电磁干扰在片上电源上的二维分布的方法包括步骤S10-S30。

在步骤S10中，获取所述片上电源中传感器阵列产生的阵列噪声，其中，所述阵列噪声为所述传感器阵列中若干个传感器产生的单位噪声叠加形成。

在步骤S20中，向片上电源输入干扰信号，检测阵列噪声的频谱偏移量，根据频谱偏移量获取传感器阵列中至少一个传感器对应的单位频率偏移量。在一些实施方式中，例如可以从片上电源的电源引脚输入干扰信号。

在步骤S30中，根据单位频率偏移量计算该传感器所在位置的干扰强度，根据多个传感器对应的干扰幅度，获取片上电源的二维分布。

具体而言，在一些实施方式中，步骤S30包括：将传感器对应的单位频率偏移量与该传感器对应的单位噪声相除，通过逆向标定方程进行转换得到传感器所在位置的干扰强度；根据多个传感器所在位置的干扰强度，得到片上电源的二维分布。

参见图9，图9是本发明实施例涉及的测量系统的结构示意图。其中，高通滤波器用于通过100MHz以上的EMI信号并阻隔直流电源，带通滤波器用于通过反馈信号并阻隔EMI信号。一般来说在频谱中处于f_RN的主分量带有单元噪声的大部分能量，但相对其他谐波来说频率最低，而板上的稳压器以及电源分配网络会吸收低频噪声，因此要选择较高级谐波分量作为反馈信号，比如次级谐波等。

如图10所示，图10是本发明实施例中在施加940MHz下前后的反馈信号的频谱对比示意图。通过测量平台为FPGA芯片注入幅度为2V、频率为940MHz的电磁干扰前后的频谱如图10所示，所选择的反馈信号强度可以与噪声底明显区分开来。电磁干扰信号的加入使所有传感器的反馈信号频率都发生了偏移，偏移量根据传感器所处位置的不同而有所不同。

可以将干扰前后的传感器阵列频率填入如图11所示的对应位置中，并计算第_v个传感器在干扰前后的频率偏移量：

Δf_FB，v＝f_FB，v-f_FB0，v，以及

对应标定方程的值：

$\mathrm{CAL}\left(A_{RFI}\right)=\frac{{\mathrm{\Δf}}_{FB,v}}{f_{FB0,v}}=\frac{f_{FB,v}-f_{FB0,v}}{f_{FB0,v}}$

就能得到图12所示的二维分布图表。最后通过如图13所示的反标曲线：

A_RFI，v＝CAL^-1(Δf_RN，v)

可以计算出每个传感器单元受到的电磁干扰幅值大小。

同理，对于图6和图7示出的在专用芯片上实施的获得二维分布的方法而言，同样可以通过图9所示的测试平台，使用频谱分析仪连接被测芯片的供电电源引脚，在芯片电源引脚VDD/VSS加入一定频率的电磁干扰信号，同时用网络分析仪测量另外一端的芯片电源引脚，在频谱分析仪与芯片电源引脚之间可以加入一个适当的带通滤波器以通过传感器阵列的反馈信号而滤除电磁干扰。这样，选择合适的扫频范围观察芯片电源引脚的反馈信号，特别是当测量板上的其他电路会吸收反馈信号的低频部分时，应选择传感器阵列频谱的次级谐波作为反馈信号来观察。

通过芯片电源引脚加入射频电磁干扰信号，此时通过频谱分析仪可以得到信号受扰时的频谱图，对比频谱图就可以计算出每个传感器在有外来电磁干扰时的频率偏移。根据标定方程：

$\mathrm{CAL}\left(A_{RFI}\right)=\frac{{\mathrm{\Δf}}_{FB,v}}{f_{FB0,v}}=\frac{f_{FB,v}-f_{FB0,v}}{f_{FB0,v}}$ 以及

A_RFI，v＝CAL^-1(Δf_RN，v)

计算出每个传感器对应的电磁干扰幅值，由此可得外来电磁干扰在片上电源分配网络中的二维分布图。

通过分析干扰前后的频谱变化就能得到类似实施例1的电磁干扰在片上电源分配网络中二维分布。由于在专用芯片上获取片上电源的方法与在FPGA上测定的方法类似，此处不再进行赘述。

从上述涉及的若干实施方式可以看出，本发明实施方式提供的获取输入电磁干扰在片上电源上的二维分布的方法和片上电源通过片上电源上的传感器阵列产生的阵列噪声，在干扰信号下使得阵列噪声产生的频谱偏移量来得到各传感器所在位置的干扰幅度，从而获得该片上电源在电磁干扰下的二维分布。因此，本发明实施方式提供的方法和片上电源能够在不引入额外芯片引脚和不改变原有片上电源分配网络的前提下，实时检测电磁干扰在电源网络上多个位置的分布，而且，在读取某一位置上的电磁干扰信息时不依赖于芯片内其他位置的电路的工作情况。

应该理解，本发明并不局限于上述实施方式，凡是对本发明的各种改动或变型不脱离本发明的精神和范围，倘若这些改动和变型属于本发明的权利要求和等同技术范围之内，则本发明也意味着包含这些改动和变型。

Claims (7)

1.一种获取输入电磁干扰在片上电源上的二维分布的方法，其特征在于其包括：

S10：获取所述片上电源中传感器阵列产生的阵列噪声，其中，所述阵列噪声为所述传感器阵列中若干个传感器产生的单位噪声叠加形成；

S20：向所述片上电源输入干扰信号，检测所述阵列噪声的频谱偏移量，根据所述频谱偏移量获取所述传感器阵列中至少一个传感器对应的单位频率偏移量；

S30：根据所述单位频率偏移量计算该传感器所在位置的干扰强度，根据多个传感器对应的干扰幅度，获取所述片上电源的二维分布。

2.根据权利要求1所述的获取输入电磁干扰在片上电源上的二维分布的方法，其特征在于，步骤S30包括：

将所述传感器对应的所述单位频率偏移量与该传感器对应的所述单位噪声相除，通过逆向标定方程进行转换得到所述传感器所在位置的干扰强度；

根据多个传感器所在位置的干扰强度，得到所述片上电源的二维分布。

3.根据权利要求1所述的获取输入电磁干扰在片上电源上的二维分布的方法，其特征在于，步骤S20包括：

从所述片上电源的电源引脚输入所述干扰信号。

4.一种获取输入电磁干扰二维分布的片上电源，包括主体电源，其特征在于：所述主体电源设有传感器阵列，所述传感器阵列包括分布于所述主体电源内的若干传感器。

5.根据权利要求4所述的获取输入电磁干扰二维分布的片上电源，其特征在于，所述传感器阵列的传感器均匀分布于所述片上电源。

6.根据权利要求5所述的获取输入电磁干扰二维分布的片上电源，其特征在于，所述传感器包括环形振荡器和与所述环形振荡器连接的噪声源，所述环形振荡器包括若干串联的反相电路。

7.根据权利要求6所述的获取输入电磁干扰二维分布的片上电源，其特征在于，所述噪声源包括半导体电容和/或所述片上电源的寄生电容。