CN105122720B - 用于在10gbase‑t系统中数据辅助定时恢复的方法和装置 - Google Patents

用于在10gbase‑t系统中数据辅助定时恢复的方法和装置 Download PDF

Info

Publication number
CN105122720B
CN105122720B CN201380073202.2A CN201380073202A CN105122720B CN 105122720 B CN105122720 B CN 105122720B CN 201380073202 A CN201380073202 A CN 201380073202A CN 105122720 B CN105122720 B CN 105122720B
Authority
CN
China
Prior art keywords
training sequence
equipment
sequence
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380073202.2A
Other languages
English (en)
Other versions
CN105122720A (zh
Inventor
H·姜
Y·黄
C·许
J·李
Y·薛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105122720A publication Critical patent/CN105122720A/zh
Application granted granted Critical
Publication of CN105122720B publication Critical patent/CN105122720B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043—Pseudo-noise [PN] codes variable during transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

公开了一种用于以太网系统的数据辅助定时恢复的方法。第一设备与第二设备协商伪随机数序列并从第二设备接收数据信号。第一设备对收到数据信号采样以恢复第一训练序列。第一设备还基于伪随机数序列来生成第二训练序列。第二训练序列随后与第一训练序列同步。经同步第二训练序列被用于将第一设备的接收时钟信号与接收自第二设备的数据信号对准。

Description

用于在10GBASE-T系统中数据辅助定时恢复的方法和装置
技术领域
本公开的各实施例一般涉及异步通信系统中的定时恢复，尤其涉及高速以太网系统中的数据辅助定时恢复。
相关技术背景
定时恢复是许多以太网系统的重要功能。因为数据通常以异步方式(即，没有伴随的时钟信号)从一个设备传送给另一设备，所以接收方(RX)设备生成频率和相位两者都与收到数据信号对准的内部时钟信号。例如，如果数据由传送方(TX)设备使用100MHz时钟信号来传送，则RX设备将理想地使用本地100MHz时钟来采样收到数据信号。然而，RX设备可能必须调整本地时钟信号的频率以校正其振荡器和/或传输路径中的漂移。此外，本地时钟信号的相位可被调整以使得它与收到数据信号对准，从而RX设备在其峰值处采样每个数据码元(例如，以减少码元间干扰的效应)。
高频数据率与较短的码元(峰值)历时相关，因此提供了RX设备能在其中准确采样收到数据信号的较小窗口。码元间干扰(ISI)在较高频率处也更为明显。因此，随着数据率的增加，对于精确和准确定时恢复电路系统的需要也得以增加。
概述
提供本概述以便以简化形式介绍将在以下的详细描述中进一步描述的一些概念。本概述并非旨在标识出要求保护的主题内容的关键特征或必要特征，亦非旨在限定要求保护的主题内容的范围。
公开了可帮助从接收自另一设备的数据信号中恢复定时信息的设备和操作方法。对于一些实施例，该设备包括：电路(例如，接收机或处理器)，用于与另一设备协商伪随机数序列；模数转换器，用于采样接收自该另一设备设备的数据信号以恢复第一训练序列；训练序列发生器，用于基于伪随机数序列来生成第二训练序列；数据同步电路，用于将第二训练序列与第一训练序列同步；以及定时对准电路，用于使用经同步第二训练序列将该设备的接收时钟信号与收到数据信号对准。
该数据同步电路可包括：峰值检测电路，用于将第一训练序列与第二训练序列作比较；以及数据调整电路，用于基于该比较来迭代地调整第二训练序列。峰值检测电路可包括：多个比较器，用于将第一训练序列的每个比特与第二训练序列的两个或更多个比特作比较以生成多个匹配值；以及峰值检测逻辑，用于至少部分地基于该多个匹配值来确定第一与第二训练序列之间的峰值相关。对于一些实施例，该峰值相关可基于第一训练序列和第二训练序列内的匹配比特数目并且基于伪随机数序列的毗邻比特之间的变动程度。
对于一些实施例，数据调整电路可包括用于将第二训练序列的比特顺序输出到峰值检测电路的存储器，并且包括用于在阈值数目个数据周期后没有检测到峰值相关的情况下递增存储器的地址指针的地址计数器。
对于一些实施例，定时对准电路可包括：误差检测电路，用于确定第一训练序列与经同步第二训练序列之间的定时误差，并输出与该定时误差相对应的误差信号；以及压控振荡器，用于响应于该误差信号而调整接收时钟信号。
在操作中，该设备可与第二设备协商伪随机数序列，采样接收自第二设备的数据信号以恢复第一训练序列，基于伪随机数序列来生成第二训练序列，将第二训练序列与第一训练序列同步，以及使用经同步第二训练序列将第一设备的接收时钟信号与收到数据信号对准。
对于一些实施例，该设备可以通过将第一训练序列与第二训练序列作比较、并且随后基于该比较来迭代地调整第二训练序列，来将第二训练序列与第一训练序列同步。该设备可确定第一训练序列与第二训练序列之间的峰值相关，其中该峰值相关基于第一训练序列和第二训练序列内的匹配比特数目并且基于伪随机数序列的毗邻比特之间的变动程度。对于一个示例，该设备可以通过在阈值数目个数据周期上将第一训练序列的每个比特与第二训练序列的两个或更多个比特作比较来确定峰值相关。
附图简述
本发明各实施例是作为示例来解说的，且不旨在受附图中各图的限定，其中：
图1示出了根据一些实施例的定时恢复系统的框图；
图2是描绘根据一些实施例的示例性定时恢复操作的解说性流程图；
图3示出了根据一些实施例的数据同步电路的框图；
图4是描绘根据一些实施例的示例性数据同步操作的解说性流程图；
图5示出了根据一些实施例的示例性伪随机数序列；
图6示出了根据其他实施例的数据同步电路的框图；
图7A-7B是描绘根据一些实施例的另一示例性数据同步操作的解说性流程图；
图8示出了根据一些实施例的定时对准电路的框图；
图9示出了根据一些实施例的可调整环路滤波器的框图；
图10是描绘根据一些实施例的示例性环路参数调整操作的解说性流程图；以及
图11是根据一些实施例的通信设备的框图。
详细描述
在以下描述中，阐述了众多具体细节(诸如具体组件、电路、和过程的示例)，以提供对本公开的透彻理解。如本文所使用的，术语“耦合”意指直接连接到、或通过一个或多个居间组件或电路来连接。而且，在以下描述中并且出于解释目的，阐述了具体的命名以提供对本公开各实施例的透彻理解。然而，对于本领域技术人员将明显的是，可以不需要这些具体细节就能实践本发明各实施例。在其他实例中，以框图形式示出公知的电路和设备以避免混淆本公开。本文所描述的各种总线上所提供的任何信号可以与其他信号进行时间复用并且在一条或多条共用总线上提供。另外，各电路元件或软件块之间的互连可被示为总线或单信号线。每条总线可替换地是单信号线，而每条单信号线可替换地是总线，并且单线或总线可表示用于各组件之间的通信的大量物理或逻辑机制中的任一个或多个。
图1示出了根据一些实施例的定时恢复系统100的框图。定时恢复系统100可在数据通信网络的RX设备中实现。定时恢复系统100包括模数转换器(ADC)110、训练序列(TS)发生器120、数据同步电路130、和定时对准电路140。ADC 110包括一输入以接收数据信号(例如，来自TX设备)，并基于取自收到数据信号的采样来输出收到训练序列(TSR)。TS发生器120输出本地生成的训练序列(TSL)。对于一些实施例，收到训练序列TSR和本地训练序列TSL两者都基于同一伪随机(PN)数序列。例如，RX设备可与TX设备协商要使用的PN序列。
数据同步电路130分别从ADC 110和TS发生器120接收收到训练序列TSR和本地训练序列TSL，并且作为响应而生成经同步训练序列(TSS)。对于一些实施例，经同步训练序列TSS可与收到训练序列TSR“粗略”对准。例如，数据同步电路130可以将本地训练序列TSL与收到训练序列TSR作比较以确定定时恢复电路100是否正在本地训练序列TSL和收到训练序列TSR两者中大致跟踪同一比特序列。如果正从训练序列TSL与TSR读取的比特序列不是至少粗略对准的，则将RX设备的接收时钟与收到数据信号对准可能是非常困难的(即便并非不可能)。因此，数据同步电路130可以调整本地训练序列TSL以使得它跟踪收到训练序列TSR。
定时对准电路140包括输入以分别从ADC 110和数据同步电路130接收收到训练序列TSR和经同步训练序列TSS，并且输出经同步时钟信号。对于一些实施例，经同步时钟信号可与收到数据信号对准以使得可在每个码元周期的中心(例如，峰值)处进行采样。例如，定时对准电路140可将收到训练序列TSR与经同步训练序列TSS作比较以确定取自收到数据信号的采样中的定时误差。定时误差可随后被用于调整RX设备中的接收时钟(即，经同步时钟信号)的定时参数(例如，抖动、频率和/或相移)。
图2是描绘根据一些实施例的示例性定时恢复操作200的解说性流程图。还参照图1，在操作200中，RX设备首先与TX设备协商PN序列(210)。PN序列可被RX和TX设备两者用于生成相应的训练序列以出于将RX设备的接收时钟与来自TX设备的收到数据信号同步的目的。例如，PN序列可由(RX和TX设备内的)最大长度移位寄存器来生成，并且可由移位寄存器来重复输出(例如，每16384个码元)。例如，可在自动协商规程期间在RX设备与TX设备之间交换移位寄存器的初始状态，以使得RX设备具有正被TX设备传送的PN序列的知识。
定时恢复系统100从TX设备接收表示PN序列的数据信号(220)，并从收到数据信号中恢复训练序列TSR(230)。对于一些实施例，PN序列可使用2级脉冲振幅调制(2-PAM)来编码。因此，ADC 110可被用于采样收到数据信号以便恢复训练序列TSR。例如，ADC 110可以响应于RX设备的本地接收时钟信号(出于简化未示出)而采样数据信号。然而，由于异步数据传递的本质，接收时钟信号最初可能不与收到数据信号对准。
定时恢复系统100还可以基于用于产生收到训练序列TSR的同一PN序列来生成本地训练序列TSL(240)。具体地，TS发生器120可以基于在PN序列协商期间在RX与TX设备之间交换的信息来生成本地训练序列TSL，如上所述。对于一些实施例，TS发生器120可对应于其中具有预加载的PN序列的移位寄存器。因此，TS发生器120可以仅基于用于生成收到训练序列TSR的移位寄存器(在TX设备中)的初始状态来输出本地训练序列TSL。
接着，定时恢复系统100将本地训练序列TSL与收到训练序列TSR同步(250)。如上所述，训练序列TSR和TSL可分别对应于由TX和RX设备中的移位寄存器重复输出的PN序列。尽管这些移位寄存器的初始状态可能是相同的，但TSR和TSL的实际比特序列(如由定时恢复系统100感知的)可以不同。具体地，数个因子(例如，抖动、延迟、干扰等)可以更改或另行影响接收自TX设备的数据信号。例如，沿传输介质(例如，在TX设备与RX设备之间)的干扰可以改变数据信号以使得收到训练序列TSR的一个或多个比特是不可恢复的。因此，可能非常难以用ADC 110的输出来测定TS发生器120的输出的时间以使得TSL的比特序列最初与TSR的比特序列对准。
对于一些实施例，数据同步电路130将本地训练序列TSL与收到训练序列TSR作比较并基于任何发现的差异来调整TSL。一旦本地训练序列TSL与收到训练序列TSR同步，则数据同步电路130就可以输出TSL作为经同步训练序列TSS。对于一些实施例，数据同步电路130迭代地调整本地训练序列TSL直至TSL的比特序列跟踪TSR的比特序列。例如，由于沿传输路径的干扰，收到训练序列TSR的第一比特集可以与或可以不与本地训练序列TSL的第一比特集匹配。然而，因为本地训练序列TSL是迭代生成的，所以它可被调整以与收到训练序列TSR匹配。因此，如果收到训练序列TSR与本地训练序列TSL不同步，则数据同步电路130可以“逐步增加”TSL的比特序列直至它与TSR的相应比特序列匹配。
在本地训练序列TSL与收到训练序列TSR同步后，定时恢复电路100就使用经同步训练序列(例如，TSS)来将本地接收时钟与收到数据信号对准(260)。例如，因为TSS与TSR同步，所以TSS的个体比特值可被用作用于标识TSR中的相应比特的码元峰值的“理想”参考值。对于一些实施例，定时对准电路140可将经同步训练序列TSS与收到训练序列TSR作比较以确定可随后被用于校正本地接收时钟信号的相位和/或频率的定时误差。
图3示出了作为图1的数据同步电路130的一个实施例的数据同步电路300的框图。数据同步电路300包括峰值检测电路310和数据调整电路320，并且在图3中被示为与ADC110和TS发生器120耦合。如上所述，ADC 110对收到数据信号采样以恢复收到训练序列TSR，并将收到训练序列TSR输出至峰值检测电路310。TS发生器120将本地训练序列TSL输出至数据调整电路320。对于一些实施例，数据调整电路320可以按与由ADC 110输出的收到训练序列TSR有节奏地顺序输出本地训练序列TSL的个体比特。
峰值检测电路310包括输入以分别从数据调整电路320和ADC 110接收本地训练序列TSL和收到训练序列TSR，并且输出峰值检测信号。对于一些实施例，峰值检测电路310可以将本地训练序列TSL与收到训练序列TSR作比较以检测这两个训练序列TSL和TSR之间的“峰值相关”。峰值相关可在发生以下情况时检测到：当(i)收到训练序列TSR(和/或本地训练序列TSL)的一部分的比特值之间的差异(variation)满足或超过比特差异阈值时；以及(ii)本地训练序列TSL和收到训练序列TSR相应比特之间的匹配数目满足或超过比特匹配阈值时，如以下参照图5更为详细描述的。具体地，峰值检测电路310可以在检测到收到训练序列TSR与本地训练序列TSL之间的峰值相关时断言峰值检测信号。
数据调整电路320可以响应于峰值检测信号而调整本地训练序列TSL。对于一些实施例，如果峰值检测信号在已经经过阈值数目个数据周期(或时钟周期)后保持解除断言，则数据调整电路320可以通过“跳过”序列中的一个或多个比特来调整本地训练序列TSL。具体地，数据调整电路320可以通过递增本地训练序列TSL当前正跟踪的经协商PN序列的部分来调整该本地训练序列TSL。当本地训练序列TSL与收到训练序列TSR同步时，峰值检测电路310断言峰值检测信号，并且作为响应，数据调整电路320输出经同步训练序列TSS。
经同步训练序列TSS可随后被用于将接收时钟信号与收到数据信号对准。例如，因为经同步训练序列TSS与收到训练序列TSR同步(例如，粗略对准)，所以由数据调整电路320输出的比特序列可与由ADC 110输出的比特序列一致(例如，匹配)。因此，可通过将经同步训练序列TSS与收到训练序列TSR作比较来执行定时对准。
图4是描绘根据一些实施例的示例性数据同步操作400的解说性流程图。如上所述，本发明的各实施例使RX设备能将本地训练序列TSL与来自TX设备的收到训练序列TSR粗略对准。还参照图3，在操作400中，数据同步电路300首先将本地训练序列TSL与收到训练序列TSR作比较(410)。具体地，峰值检测电路310可以执行收到训练序列TSR(如从ADC 110接收的)与本地训练序列TSL(如从数据调整电路320接收的)的逐比特比较。对于一些实施例，峰值检测电路310可以将本地训练序列TSL的每个比特与收到训练序列TSR的两个或更多个比特作比较。
数据同步电路300随后确定本地训练序列TSL与收到训练序列TSR之间是否有峰值相关(420)。如以上所提及的，峰值相关可在发生以下情况时检测到：当(i)收到训练序列TSR(和/或本地训练序列TSL)的一部分的比特值之间的差异满足或超过比特差异阈值时；以及(ii)本地训练序列TSL和收到训练序列TSR相应比特之间的匹配数目满足或超过比特匹配阈值时。对于一些实施例，峰值检测电路310可在作出峰值相关确定(420)之前收集TSL与TSR之间的比较数据(410)达阈值数目个数据周期。
例如，图5示出了与收到训练序列TSR和本地训练序列TSL相对应的示例性PN序列500。收到训练序列TSR包括第一6比特部分TSRA和第二6比特部分TSRB，而本地训练序列TSL包括第一6比特部分TSLA和第二6比特部分TSLB。对于示例性PN序列500，可对收到训练序列TSR和本地训练序列TSL的每个6比特部分执行峰值确定操作。更具体地，如果将与第一收到训练部分TSRA相对应的比特序列“111111”和与第一本地训练序列部分TSLA相对应的比特序列“111111”作比较，则所有6比特比较导致匹配。然而，因为交迭序列“111111”的比特值之间没有差异(并且因此可能难以确定训练序列TSR和TSL是否与PN序列500的同一部分对准或碰巧全为“1”)而可能不指示峰值相关。
相反，与第二收到训练部分TSRB和与第二本地训练序列部分TSLB相对应的比特序列“110010”可导致峰值相关的指示，因为序列“110010”的比特值之间的差异等于3(例如，在序列“110010”的二进制值中有3个状态变化)。因此，如果对于这一示例差异阈值是3或更小，则TSRB与TSLB之间的比较导致峰值相关的指示。因此，根据本发明的各实施例，训练序列部分的比特值之间的更大差异可以指示收到训练序列TSR与本地训练序列TSL之间的匹配源自于TSR与TSL之间的同步的更强可能性，而训练序列部分的比特值之间的较少差异可以指示收到训练序列TSR与本地训练序列TSL之间的匹配是碰巧的更强可能性。
还参照图4，如果未检测到峰值相关，则如在420处所测试的，数据同步电路300可以调整本地训练序列TSL(430)并将经调整本地训练序列TSL与收到训练序列TSR作比较(410)。具体地，数据调整电路320可以通过递增本地训练序列TSL当前正跟踪的经协商PN序列的部分来调整该本地训练序列TSL。例如，再次参照图5，部分TSLA的初始比特序列在第一收到训练序列部分TSRA的相应比特序列之前3个数据周期(例如，相对于PN序列500)。因此，为了将本地训练序列TSL与收到训练序列TSR同步，数据调整电路320可以跳过第二本地训练序列部分TSLB中的接下来三个比特。对于一些实施例，调整本地训练序列TSL的步骤(430)可以迭代执行，其中数据调整电路320为每次迭代(例如，每次作出峰值相关确定时)递增TSL一个数据周期。
一旦找到峰值相关，如在420处所测试的，数据同步电路300就输出经同步训练序列TSS(440)。具体地，数据调整电路320可以将经同步训练序列TSS输出至定时对准电路140(还参见图1)，其中经同步训练序列TSS可随后被用于将RX设备的接收时钟信号与接收自TX设备的数据信号精确对准。对于一些实施例，数据调整电路320可以输出经调整本地训练序列TSL作为经同步训练序列TSS。
图6示出了作为图1的数据同步电路130的另一实施例的数据同步电路600。数据同步电路600包括存储器610、耦合至相应的计数器集630(0)-630(3)的比较器集620(0)-620(3)、峰值检测逻辑640、数据周期(CYC)计数器650、和地址(ADR)计数器660，并且如图6中所示，数据同步电路600耦合至ADC 110和TS发生器120。ADC 110对收到数据信号采样并基于该采样来输出训练序列TSR。对于一些实施例，压控振荡器(VCO)670可以提供由ADC用于对收到数据信号采样的时钟信号。对于一些实施例，硬判决(HD)逻辑680可以将收到训练序列TSR的每个数据采样转换为二进制值(例如，或逻辑“1”或逻辑“0”)。
TS发生器120输出本地训练序列TSL以存储在存储器610中。对于一些实施例，存储器610可对应于随机存取存储器(RAM)设备。存储器610被配置成基于由ADR计数器660提供的地址指针(AP)来输出本地训练序列TSL的一个比特。例如，ADR计数器660可被配置成在数据同步操作的每个数据周期之际递增地址指针AP的值。因此，存储器610可以为每个数据周期输出本地训练序列TSL的不同比特。
比较器620(0)-620(3)中的每个比较器包括第一输入以接收本地训练序列TSL的比特(从存储器610输出)，和第二输入以接收收到训练序列TSR的比特(由ADC 110输出)。延迟元件601耦合至比较器620(1)-620(3)中的每个比较器的输入路径以使得比较器620(0)-620(3)中的每个比较器在任何给定时间接收收到训练序列TSR的不同比特。具体地，比较器620(0)接收收到训练序列TSR的当前比特，比较器620(1)接收前一TSR比特(例如，在前一数据周期期间由ADC 110输出的比特)，比较器620(2)从两个先前数据周期接收TSR比特，而比较器620(3)从三个先前数据周期接收TSR比特。
在每个数据周期期间，比较器620(0)-620(3)将其相应的TSR比特与从存储器610输出的TSL比特作比较，并将匹配结果输出至计数器集630(0)-630(3)。例如，如果在比较器620(0)-620(3)中的任何比较器中检测到匹配，则相应的计数器630(0)-630(3)记录该匹配(并递增相应的匹配计数值)。所存储的匹配计数值作为输入提供给峰值检测逻辑640，峰值检测逻辑640基于收到的匹配计数值来确定是否已经找到训练序列TSL与TSR之间的峰值相关。如上所述，峰值检测逻辑640可以在发生以下情况时检测到峰值相关：当(i)收到训练序列TSR(和/或本地训练序列TSL)的一部分的比特值之间的差异满足或超过比特差异阈值时；以及(ii)本地训练序列TSL和收到训练序列TSR相应比特之间的匹配数目满足或超过比特匹配阈值时。一旦检测到训练序列TSR与TSL之间的峰值相关，峰值检测逻辑640就可以断言峰值检测信号。
CYC计数器650维持由数据同步操作完成的数据周期数目的计数。具体地，CYC计数器650可以在每次完成数据周期时更新所存储的计数值。当该计数值达到阈值数(L)时，并且不断言峰值检测信号时，CYC计数器650将复位(RST)信号输出至ADR计数器660和计数器集630(0)-630(3)。RST信号复位计数器630(0)-630(3)中的每个计数器中存储的计数值，并使ADR计数器660递增存储器610的地址指针AP的值。例如，如果ADR计数器660被配置成每数据周期地自动递增地址指针AP，则RST信号的断言可使ADR计数器660递增地址指针AP两次，因此使存储器610跳过本地训练序列TSL的一比特。
对于一些实施例，峰值检测信号的断言可以防止CYC计数器650断言RST信号，因此防止对本地训练序列TSL作出任何进一步调整。此外，断言峰值检测信号还可以使本地训练序列TSL的当前状态(例如，如由地址指针AP所指向的)从数据同步电路600输出作为经同步训练序列TSS。对于一些实施例，峰值检测信号可随经同步训练序列TSS一起输出以触发定时对准操作(例如，通过图1的定时对准电路140)。对于其他实施例，例如，经同步训练序列TSS可在数据同步电路600的输出处被峰值检测信号门控，以防止数据同步电路600输出本地训练序列TSL(例如，作为经同步训练序列TSS)，除非峰值检测信号被断言。
图7A-7B是描绘根据一些实施例的另一示例性数据同步操作710的解说性流程图。还参照图6，操作710通过复位地址计数器(701)和数据周期计数器(702)两者开始。例如，复位ADR计数器660可以使地址指针AP指向存储在存储器610中的数据的第一比特的地址。复位CYC计数器650可以使CYC计数器650的计数值被初始化为零。数据同步电路600还可以将本地训练序列TSL加载至存储器中(703)。例如，由TS发生器120输出的本地训练序列TSL可被存储在存储器610中。
接着，将本地训练序列TSL的当前比特(TSLC)与收到训练序列TSR的经采样比特(TSR0)作比较，并且第一计数器(CNT0)在比特匹配的情况下被递增(708)。例如，比较器620(0)可将当前被ADC 110采样的TSR0比特与从存储器610读出的TSLC比特作比较。计数器630(0)可以通过更新CNT0的计数值来存储比较结果。
然后，取决于已经完成了多少数据周期，TSLC比特还可与从多达三个之前数据周期的先前经采样比特(TSR1-TSR3)作比较(705-707)，并且相应的计数器(CNT1-CNT3)可被递增以记录任何匹配(709-711)。例如，比较器620(1)可将来自前一数据周期的TSR1比特与从存储器610读出的TSLC比特作比较，比较器620(2)可将来自两个先前数据周期的TSR2比特与TSLC比特作比较，而比较器620(3)可将来自三个先前数据周期的TSR3比特与TSLC比特作比较。计数器630(1)-630(3)中的每个计数器可以通过分别更新CNT1-CNT3的计数值来存储相应比较的结果。
数据同步电流600随后确定阈值数目个数据周期(CYCTH)是否已经完成(712)。只要CYC计数器650尚未达到阈值CYCTH，数据同步电路600就继续递增CYC计数器650(713)和ADR计数器660(714)，同时读取本地训练序列TSL和收到训练序列TSR的后续比特并将它们作比较(704-707)。例如，CYC计数器650可以递增其存储的计数值以反映数据周期的完成。ADR计数器660可以递增与地址指针AP相关联的比特地址，这进而使得从存储器610读取下一TSL比特。
一旦已经达到阈值数目个数据周期CYCTH，如在712处所测试的，数据同步电路600就行进至执行峰值相关确定，如在图7B中所描绘的。具体地，作出关于第二计数器CNT1是否已经记录了阈值数目(CYCTH)个匹配(717)、第二计数器CNT1是否已经记录了比第一计数器CNT0更多的匹配(718)、以及第二计数器CNT1是否已经记录了比第三计数器CNT2更多的匹配(719)的确定。如果这些条件(717-719)都满足，则数据同步电路600可以指示已经检测到峰值相关(726)。否则，作出关于第三计数器CNT2是否已经记录了至少CNTTH个匹配(720)、第三计数器CNT2是否已经记录了比第二计数器CNT1更多的匹配(721)、以及第三计数器CNT2是否已经记录了比第四计数器CNT3更多的匹配(722)的确定。再者，如果这些条件(720-722)都满足，则数据同步电路600可以指示已经检测到峰值相关(726)。
例如，还参照图6，峰值检测逻辑640可以分析来自计数器630(1)-630(3)(例如，CNT1-CNT3)中的每个计数器的输出以确定是否满足以上条件(717-722)。如果峰值检测逻辑640确定或第一条件集(717-719)或第二条件集(720-722)已经满足，则峰值检测逻辑640可断言峰值检测信号以指示已经检测到峰值相关(726)。一旦接收到峰值检测信号，CYC计数器650就被防止断言RST信号。此外，一旦断言了峰值检测信号，本地训练序列TSL的当前状态就可被输出作为经同步训练序列TSS。注意，当峰值相关被峰值检测逻辑640检测到时，当前TSL比特(TSLC)可与来自一个或两个先前数据周期(TSR1或TSR2)的TSR比特同步。因此，对于一些实施例，ADR计数器660可以在检测到峰值相关时进一步递增与地址指针AP相关联的比特地址(例如，递增一个或两个比特)以使本地训练序列TSL“追上”收到训练序列TSR。
然而，如果条件717-722中的任何条件不满足，则数据同步电路600可以行进至递增ADR计数器660(723)，复位CYC计数器650(724)，并复位个体计数器CNT0-CNT3的每个计数器(725)。例如，如果峰值检测信号在已经达到阈值数目个数据周期CYCTH后尚未被断言，则CYC计数器650可以复位其存储的计数值并输出RST信号以复位计数器630(1)-630(3)并指令ADR计数器660递增与地址指针AP相关联的比特地址。这可以为后续峰值相关操作(717-726)建立峰值检测逻辑640。
图8示出了作为图1的定时对准电路140的一个实施例的定时对准电路800的框图。定时对准电路800包括2-PAM映射电路810、定时误差检测(TED)电路820、和可调整环路滤波器830、以及VCO 740，并且定时对准电路800在图8中被示为耦合至ADC 110。如上所述，ADC110对收到数据信号采样以恢复训练序列TSR。VCO 840可以提供由ADC用于对收到数据信号采样的接收时钟信号(CLK)。对于一些实施例，收到训练序列TSR可被前馈均衡器(FFE)850处理以改善输出抖动RMS性能。具体地，FFE 850可部分减轻码元间干扰(例如，通过减少ISI噪声项)，因此改善抖动性能。
2-PAM映射电路810可将经同步训练序列TSS的每个比特转换为2-PAM电压电平。TED电路820包括输入以接收经同步训练序列TSS和收到训练序列TSR两者，并输出表示这两个训练序列TSS和TSR之间的定时误差的误差信号。对于一些实施例，TED电路820可对应于Mueller-Muller定时误差检测电路，其中定时误差(X)可被计算为：
XN＝TSRN*TSS(N-1)–TSR(N-1)*TSSN
其中N表示相应训练序列(TSS或TSR)的当前比特，而N-1表示训练序列的前一比特(例如，与前一时钟周期相关联的比特)。
对于一些实施例，误差信号可被可调整环路滤波器830滤波以产生经滤波误差信号。例如，可调整环路滤波器830可以抑制由TED电路820输出的误差信号中的任何过量噪声例如以产生更有用和更精确的经滤波误差信号。对于一些实施例，可调整环路滤波器830的一个或多个环路参数可被调整(例如，在一时间段上)以进一步确保良好的抖动性能。
VCO 840从可调整环路滤波器830接收经滤波误差信号并响应于此而调整CLK信号。具体地，经滤波误差信号使VCO 840将时钟信号CLK的采样边沿与收到数据信号的每个码元的峰值(或中心)对准。例如，与经滤波误差信号相关联的电压电平可以使VCO 840或增加或降低CLK信号的振荡频率。更具体地，VCO 840可以在经滤波误差信号的电压电平增加时增加CLK信号的振荡频率，并且VCO 840可以在经滤波误差信号的电压电平减小时减小CLK信号的振荡频率。因此，定时对准电路800可在反馈环路中操作直至CLK信号与收到数据信号的码元峰值精确对准。
应注意，如果经同步训练序列TSS不是至少与收到训练序列TSR粗略对准，则定时对准电路800可能花费非常长的时间来将CLK信号的频率和/或相位与收到数据信号锁定。因此，本发明的各实施例的定时恢复系统在高速(例如，10GBASE-T)以太网系统中使用时是特别有利的。
图9示出了作为图8的可调整环路滤波器830的一个实施例的可调整环路滤波器900的框图。可调整环路滤波器900包括成比例增益组件910、积分增益组件920、延迟寄存器930、环路定时器940和求和电路950-951。由可调整环路滤波器900接收到的误差信号可被划分为两个路径：成比例路径901和积分路径902。成比例路径901包括成比例增益组件910，其将误差信号乘以成比例环路参数(Kp)以滤除相位误差。积分路径包括积分增益组件920，其将误差信号乘以积分环路参数(Ki)并随后用由延迟寄存器930提供的误差信号的经延迟副本来对Ki相乘的误差信号求积分。成比例路径901经由求和电路950与积分路径902组合以生成经滤波误差信号。
对于一些实施例，与成比例增益组件910相关联的环路参数Kp和/或与积分增益组件920相关联的环路参数Ki可在由环路定时器940指示的阈值时间段后被调整以改善抖动性能。具体地，环路定时器940可以在阈值时间历时已经期满后输出参数调整(PA)。对于一些实施例，阈值历时可对应于允许定时环路追上初始频率偏移的固定历时。响应于PA信号，延迟寄存器930中存储的值可被保持恒定，同时环路参数Kp和Ki被调整(例如，从初始值减小)。
图10是描绘根据一些实施例的示例性环路参数调整操作1000的解说性流程图。还参照图9，在操作1000中，环路参数Kp和Ki最初被设定为相对大的值(1010)。例如，成比例增益组件910和积分增益组件920可最初将其相应环路参数设定为Kp＝2-14以及Ki＝2-30以使得可调整环路滤波器900展现大的拉入(pull-in)带宽。
在已经经过阈值时间段后，沿环路滤波器900的积分路径902提供的经延迟误差信号被保持恒定(1020)。例如，在已经经过阈值时段后，环路定时器940可以输出PA信号，PA信号指令延迟寄存器930保持其当前状态。对于一些实施例，阈值时段可对应于允许可调整环路滤波器900的定时环路追上初始频率偏移的最小时间历时。
然后，尽管经延迟误差信号被保持恒定，但环路参数Kp和Ki被减小直至经滤波误差信号的输出抖动在期望阈值内(1030)。例如，一旦检测到PA信号，成比例增益组件910和积分增益组件920就可将其相应的环路参数减小至Kp＝2-18以及Ki＝2-38以使得可调整环路滤波器900的拉入带宽(并且因此输出抖动)在更窄阈值内。
以下表1示出了可调整环路滤波器900的示例实施例的环路参数Kp和Ki、拉入带宽、和输出抖动之间的示例性关系。
Kp Ki 拉入带宽 输出抖动的RMS
2-14 2-30 ±100ppm 4.25ps
2-16 2-34 ±25ppm 1.75ps
2-18 2-38 ±6ppm 0.5ps
表1
应注意，10GBASE-T以太网系统要求至少100ppm的拉入带宽，具有1ps RMS输出抖动的限制。典型的环路滤波器(即，具有固定环路参数Kp和Ki)可能不能满足这两个要求，如表1中所示。然而，本发明的各实施例公开的可调整环路滤波器900可能能够使用上述的环路参数调整操作1000来满足这两个要求。
将领会，本发明的各实施例中公开的的定时恢复操作在高速(例如，10GBASE-T)以太网系统中使用时是特别有利的。例如，数据同步电路(例如，图3和6)产生与收到训练序TSR粗略对准的经同步训练序列TSS。这使得定时对准电路(例如，图8)能够迅速和精确地将接收时钟信号的频率和/或相位与接收自另一设备的相应数据信号锁定。另外，此类高速以太网系统通常具有非常高的回波消除增益要求，这进而要求非常低的定时恢复环路输出抖动。无论如何，本发明的各实施例中公开的可调整环路滤波器可以允许相对高的拉入带宽以及低输出抖动阈值两者。
图11是可包括本发明的各实施例的通信设备1100的框图的示例。在一些实施例中，设备1100是无线设备(例如，WLAN设备)。在一些实施例中，设备1100是有线设备(例如，以太网设备)。
设备1100包括由总线1103耦合的处理器单元1101、收发机1102、网络接口1105和存储器单元1107。处理器单元1101包括一个或多个处理器和/或处理器核。对于一些实施例，网络接口1105包括至少一个有线网络接口(例如，以太网接口、EPON接口、EPoC接口等)。对于其他实施例，设备1100包括至少一个无线网络接口(例如，WLAN接口、接口、WiMAX接口、接口、无线USB接口等)。
存储器单元1107包括非瞬态计算机可读存储介质(例如，一个或多个非易失性存储器元件，诸如EPROM、EEPROM、闪存、硬盘驱动器、等等)，其存储定时恢复软件模块1110。在一些实施例中，定时恢复软件模块1110包括具有指令的一个或多个程序，该指令在由处理器单元1101执行时使通信设备1100分别执行图2、4、7A-7B和10的操作200、400、710和/或1000。
在说明书前述篇幅中，本发明各实施例已参照其具体示例性实施例进行了描述。然而将明显的是，可对其作出各种修改和改变而不会脱离如所附权利要求中所阐述的本公开更宽泛的范围。相应地，本说明书和附图应被认为是解说性而非限定性的。例如，在图2、4、7A-7B和/或10的流程图中描绘的方法步骤可以其他合适的次序执行和/或多个步骤可以合并到单个步骤中。

Claims (26)

1.一种由第一设备执行的定时恢复方法，所述方法包括：
与第二设备协商伪随机数序列；
对接收自所述第二设备的数据信号采样以恢复第一训练序列；
基于所述伪随机数序列来生成第二训练序列；
通过将所述第一训练序列与所述第二训练序列作比较并且基于所述比较来迭代地调整所述第二训练序列，来将所述第二训练序列与所述第一训练序列同步，其中将所述第一训练序列与所述第二训练序列作比较包括：
通过在阈值数目个数据周期上将所述第一训练序列的每个比特与所述第二训练序列的两个或更多个比特作比较，来确定所述第一训练序列与所述第二训练序列之间的峰值相关，其中所述峰值相关基于所述第一训练序列和所述第二训练序列内的匹配比特数目并且基于所述伪随机数序列的毗邻比特之间的变动程度；以及
使用经同步第二训练序列将所述第一设备的接收时钟信号与所述收到数据信号对准。
2.如权利要求1所述的方法，其特征在于，迭代地调整所述第二训练序列包括：
如果在所述阈值数目个数据周期后未检测到峰值相关则递增生成所述第二训练序列的地址指针。
3.如权利要求1所述的方法，其特征在于，当检测到所述峰值相关时所述第二训练序列与所述第一训练序列同步。
4.如权利要求1所述的方法，其特征在于，所述接收时钟信号要采样接收自所述第二设备的所述数据信号。
5.一种由第一设备执行的定时恢复方法，所述方法包括：
与第二设备协商伪随机数序列；
对接收自所述第二设备的数据信号采样以恢复第一训练序列；
基于所述伪随机数序列来生成第二训练序列；
将所述第二训练序列与所述第一训练序列同步；以及
使用经同步第二训练序列将所述第一设备的接收时钟信号与所述收到数据信号对准，其中对准所述接收时钟信号包括：
确定所述第一训练序列与所述经同步第二训练序列之间的定时误差；以及
基于所述定时误差来调整所述接收时钟信号。
6.如权利要求5所述的方法，其特征在于，所述定时误差包括Mueller-Muller定时误差。
7.如权利要求5所述的方法，其特征在于，确定所述定时误差包括：
生成与所述第一训练序列与所述经同步第二训练序列之间的所述定时误差相对应的误差信号。
8.如权利要求7所述的方法，其特征在于，进一步包括：
使用环路滤波器来对所述误差信号进行滤波；以及
调整所述环路滤波器的一个或多个参数以限制所述接收时钟信号中的抖动。
9.如权利要求8所述的方法，其特征在于，调整所述环路滤波器的一个或多个参数包括：
在已经经过阈值时间量后减小所述环路滤波器的所述一个或多个参数的值。
10.如权利要求1所述的方法，其特征在于，对所述数据信号采样包括：
使用前馈均衡来减小所述收到数据信号中的码元间干扰。
11.一种包含程序指令的计算机可读存储介质，所述程序指令在由第一设备的处理器执行时使所述第一设备：
与第二设备协商伪随机数序列；
对接收自所述第二设备的数据信号采样以恢复第一训练序列；
基于所述伪随机数序列来生成第二训练序列；
通过将所述第一训练序列与所述第二训练序列作比较并且基于所述比较来迭代地调整所述第二训练序列，来将所述第二训练序列与所述第一训练序列同步，其中将所述第一训练序列与所述第二训练序列作比较包括：
通过在阈值数目个数据周期上将所述第一训练序列的每个比特与所述第二训练序列的两个或更多个比特作比较，来确定所述第一训练序列与所述第二训练序列之间的峰值相关，其中所述峰值相关基于所述第一训练序列和所述第二训练序列内的匹配比特数目并且基于所述伪随机数序列的毗邻比特之间的变动程度；以及
使用经同步第二训练序列将所述第一设备的接收时钟信号与所述收到数据信号对准。
12.如权利要求11所述的计算机可读存储介质，其特征在于，用于迭代地调整所述第二训练序列的所述程序指令的执行使所述第一设备：
如果在所述阈值数目个数据周期后未检测到峰值相关则递增用于生成所述第二训练序列的地址指针。
13.如权利要求11所述的计算机可读存储介质，其特征在于，当检测到所述峰值相关时所述第二训练序列与所述第一训练序列同步。
14.如权利要求11所述的计算机可读存储介质，其特征在于，所述接收时钟信号用于采样接收自所述第二设备的所述数据信号。
15.一种包含程序指令的计算机可读存储介质，所述程序指令在由第一设备的处理器执行时使所述第一设备：
与第二设备协商伪随机数序列；
对接收自所述第二设备的数据信号采样以恢复第一训练序列；
基于所述伪随机数序列来生成第二训练序列；
将所述第二训练序列与所述第一训练序列同步；以及
使用经同步第二训练序列将所述第一设备的接收时钟信号与所述收到数据信号对准，用于对准所述接收时钟信号的所述程序指令的执行使所述第一设备：
确定所述第一训练序列与所述经同步第二训练序列之间的定时误差；以及
基于所述定时误差来调整所述接收时钟信号。
16.如权利要求15所述的计算机可读存储介质，其特征在于，所述定时误差包括Mueller-Muller定时误差。
17.如权利要求15所述的计算机可读存储介质，其特征在于，用于确定所述定时误差的所述程序指令的执行使所述第一设备：
生成与所述第一训练序列与所述经同步第二训练序列之间的所述定时误差相对应的误差信号。
18.如权利要求17所述的计算机可读存储介质，其特征在于，进一步包括程序指令，其使得所述第一设备：
滤波所述误差信号；以及
调整环路滤波器的一个或多个参数以限制所述接收时钟信号中的抖动。
19.一种通信设备，包括：
处理器，用于与另一设备协商伪随机数序列；
模数转换器(ADC)，用于采样接收自所述另一设备的数据信号以恢复第一训练序列；
训练序列发生器，用于基于所述伪随机数序列来生成第二训练序列；
数据同步电路，用于将所述第二训练序列与所述第一训练序列同步；以及
定时对准电路，用于使用经同步第二训练序列将所述设备的接收时钟信号与收到数据信号对准，
其中所述数据同步电路包括：
峰值检测电路，用于将所述第一训练序列与所述第二训练序列作比较，所述峰值检测电路包括：
多个比较器，用于将所述第一训练序列的每个比特与所述第二训练序列的两个或更多个比特作比较以生成多个匹配值；以及
峰值检测逻辑，用于至少部分地基于所述多个匹配值来确定所述第一训练序列与所述第二训练序列之间的峰值相关；以及
数据调整电路，用于基于所述比较来迭代地调整所述第二训练序列。
20.如权利要求19所述的通信设备，其特征在于，所述峰值相关基于所述第一训练序列和所述第二训练序列内的匹配比特数目并且基于所述伪随机数序列的毗邻比特之间的变动程度。
21.如权利要求19所述的通信设备，其特征在于，当检测到所述峰值相关时所述第二训练序列与所述第一训练序列同步。
22.如权利要求19所述的通信设备，其特征在于，所述数据调整电路包括：
存储器，用于将所述第二训练序列的各比特顺序输出至所述峰值检测电路；以及
地址计数器，用于在阈值数目个数据周期后未检测到峰值相关的情况下递增所述存储器的地址指针。
23.如权利要求19所述的通信设备，其特征在于，所述定时对准电路包括：
误差检测电路，用于确定所述第一训练序列与所述经同步第二训练序列之间的定时误差，并输出与所述定时误差相对应的误差信号；以及
压控振荡器，用于响应于所述误差信号而调整所述接收时钟信号。
24.如权利要求23所述的通信设备，其特征在于，所述误差检测电路包括Mueller-Muller定时误差检测电路。
25.如权利要求23所述的通信设备，其特征在于，所述定时对准电路进一步包括：
环路滤波器，用于对从所述误差检测电路输出的所述误差信号进行滤波，其中所述环路滤波器包括用于限制所述接收时钟信号中的抖动的一个或多个可调整参数。
26.如权利要求25所述的通信设备，其特征在于，所述环路滤波器是具有成比例路径和积分路径的二阶环路滤波器。
CN201380073202.2A 2013-02-21 2013-02-21 用于在10gbase‑t系统中数据辅助定时恢复的方法和装置 Expired - Fee Related CN105122720B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/071735 WO2014127514A1 (en) 2013-02-21 2013-02-21 Method and apparatus for data aided timing recovery in 10gbase-t system

Publications (2)

Publication Number Publication Date
CN105122720A CN105122720A (zh) 2015-12-02
CN105122720B true CN105122720B (zh) 2018-02-06

Family

ID=51390474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380073202.2A Expired - Fee Related CN105122720B (zh) 2013-02-21 2013-02-21 用于在10gbase‑t系统中数据辅助定时恢复的方法和装置

Country Status (6)

Country Link
US (1) US9544128B2 (zh)
EP (1) EP2959629A4 (zh)
JP (1) JP6165888B2 (zh)
KR (1) KR101733660B1 (zh)
CN (1) CN105122720B (zh)
WO (1) WO2014127514A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647799B2 (en) * 2012-10-16 2017-05-09 Inphi Corporation FEC coding identification
US9921899B2 (en) * 2014-12-18 2018-03-20 Oracle International Corporation Monitoring serial link errors
US10050773B1 (en) * 2015-06-30 2018-08-14 Mosys, Inc. Bootstrapped autonegotiation clock from a referenceless clock chip
US10103837B2 (en) * 2016-06-23 2018-10-16 Advanced Micro Devices, Inc. Asynchronous feedback training
EP3297205A1 (en) * 2016-09-16 2018-03-21 Universiteit Gent Sequence aligner for synchronizing data
CN114268315A (zh) * 2020-09-16 2022-04-01 深圳市中兴微电子技术有限公司 环路滤波器、定时恢复方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599732A (en) * 1984-04-17 1986-07-08 Harris Corporation Technique for acquiring timing and frequency synchronization for modem utilizing known (non-data) symbols as part of their normal transmitted data format
US5574754A (en) * 1992-11-17 1996-11-12 Clarion Co., Ltd. Sliding correlator
CN1625863A (zh) * 2001-10-19 2005-06-08 诺基亚有限公司 用于控制从包含至少一个数据分组的数据流中提取数据的方法和设备
CN101578807A (zh) * 2007-01-09 2009-11-11 拉姆伯斯公司 具有时钟恢复电路以及自适应采样和均衡器定时的接收器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122393A (en) * 1977-05-11 1978-10-24 Ncr Corporation Spread spectrum detector
US4621366A (en) 1984-02-22 1986-11-04 Universal Data Systems, Inc. Modem equalizer training using previously stored parameters
US5058128A (en) * 1989-02-28 1991-10-15 Clarion Co., Ltd. Spread spectrum communication receiver
JPH07221734A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 符号分割多元接続装置
US5712873A (en) * 1996-06-04 1998-01-27 Thomson Consumer Electronics, Inc. Multi-mode equalizer in a digital video signal processing system
CN1061205C (zh) * 1997-07-24 2001-01-24 北京信威通信技术有限公司 扩频通信系统中载波恢复和补偿的方法及其装置
US6693958B1 (en) 1998-12-22 2004-02-17 Thomson Licensing S.A. Adaptive channel equalizer having a training mode
US8385470B2 (en) * 2000-12-05 2013-02-26 Google Inc. Coding a signal with a shuffled-Hadamard function
US20030107986A1 (en) 2001-12-11 2003-06-12 Sarnoff Corporation Method and apparatus for demodulating orthogonal frequency division multiplexed signals
CA2466463A1 (en) 2001-12-24 2003-07-17 Silicon Image, Inc. Method and system for video and auxiliary data transmission over a serial link
US7424067B2 (en) * 2002-10-21 2008-09-09 Stmicroelectronics N.V. Methods and apparatus for synchronization of training sequences
JP4456432B2 (ja) 2004-08-02 2010-04-28 富士通株式会社 基準信号を用いて同期伝送を行う装置および方法
JP2007004496A (ja) 2005-06-23 2007-01-11 Trusted Solutions Kk メール送付システムおよびメール送付方法
KR101206503B1 (ko) 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
US8014482B2 (en) * 2007-11-26 2011-09-06 Faraday Technology Corp. Signal receiving circuit utilizing timing recovery parameter generating circuit
CN101686477B (zh) 2008-09-24 2012-04-25 华为技术有限公司 采样时钟频率误差检测方法、装置及系统
WO2010080172A1 (en) * 2009-01-12 2010-07-15 Rambus Inc. Clock-forwarding low-power signaling system
JP5730861B2 (ja) * 2009-05-29 2015-06-10 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ 位相回復方法及び位相回復装置
US8406278B2 (en) * 2009-06-01 2013-03-26 At&T Intellectual Property I, L.P. Narrowband interference rejection for ultra-wideband systems
US8804888B2 (en) * 2010-07-12 2014-08-12 Ensphere Solutions, Inc. Wide band clock data recovery
JP5640640B2 (ja) * 2010-10-22 2014-12-17 ソニー株式会社 受信装置、受信方法、およびプログラム
JP2015142619A (ja) 2014-01-31 2015-08-06 セイコーエプソン株式会社 処理システム、超音波測定装置、プログラム及び超音波測定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599732A (en) * 1984-04-17 1986-07-08 Harris Corporation Technique for acquiring timing and frequency synchronization for modem utilizing known (non-data) symbols as part of their normal transmitted data format
US5574754A (en) * 1992-11-17 1996-11-12 Clarion Co., Ltd. Sliding correlator
CN1625863A (zh) * 2001-10-19 2005-06-08 诺基亚有限公司 用于控制从包含至少一个数据分组的数据流中提取数据的方法和设备
CN101578807A (zh) * 2007-01-09 2009-11-11 拉姆伯斯公司 具有时钟恢复电路以及自适应采样和均衡器定时的接收器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于Gardner算法的位定时同步研究;朱雪阳;《信息科技辑》;20100930;全文 *

Also Published As

Publication number Publication date
KR20150119194A (ko) 2015-10-23
EP2959629A1 (en) 2015-12-30
US9544128B2 (en) 2017-01-10
JP6165888B2 (ja) 2017-07-19
CN105122720A (zh) 2015-12-02
US20150372803A1 (en) 2015-12-24
JP2016515321A (ja) 2016-05-26
KR101733660B1 (ko) 2017-05-10
EP2959629A4 (en) 2016-10-05
WO2014127514A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
CN105122720B (zh) 用于在10gbase‑t系统中数据辅助定时恢复的方法和装置
US11233589B2 (en) Margin test methods and circuits
US10764093B2 (en) DFE margin test methods and circuits that decouple sample feedback timing
US8175207B2 (en) ISI pattern-weighted early-late phase detector with jitter correction
US7295644B1 (en) Apparatus for clock data recovery
US8917803B1 (en) Circuits and methods for characterizing a receiver of a communication signal
US20130142238A1 (en) High resolution symbol timing tracking
US7636408B2 (en) Reliable startup and steady-state of estimation based CDR and DFE
US20070277069A1 (en) Serializer/deserializer circuit for jitter sensitivity characterization
CN101578807A (zh) 具有时钟恢复电路以及自适应采样和均衡器定时的接收器
US8184757B2 (en) Pattern agnostic on-die scope
US20100329318A1 (en) Asynchronous Calibration for Eye Diagram Generation
US6701466B1 (en) Serial data communication receiver having adaptively minimized capture latch offset voltage
TWI363510B (en) Data receiver and data retrieval method
US8774249B2 (en) Spread-spectrum clock acquisition and tracking
US8180012B1 (en) ISI pattern-weighted early-late phase detector with function-controlled oscillation jitter tracking
US8155215B2 (en) Transmission system, transmitter, receiver, and transmission method
Lee et al. A quad 3.125 Gbps transceiver cell with all-digital data recovery circuits
US9049020B2 (en) Circuitry to facilitate testing of serial interfaces
EP2148461A2 (en) Margin test methods and circuits
Controller Stratix V GT Device Configurations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180206

Termination date: 20190221