CN105071819A - 一种快跳频系统中多载波可变速率的接收处理方法 - Google Patents

Abstract

本发明公开了一种快跳频系统中多载波可变速率的接收处理方法，该方法根据快跳频体制的特点，针对多个载波中不同信息速率进行分集合并，完成不同速率的数据解调。首先对接收信号进行数字分路处理，转化为同一载波据串行输出的数据流，然后进过串并转换将串行数据流按照载波组划分为多路并行数据，再采用多个并行处理模块对各路信号进行交织和分集合并解调处理，解调后的数据再进行译码处理，从而实现对快跳频系统信号的接收处理。本发明能够适应不同的载波数及速率档，合理进行资源配置，实现灵活，可扩展性强，易于星上实现，适用于不同干扰环境下快跳频体制信号的接收处理。

Description

一种快跳频系统中多载波可变速率的接收处理方法

技术领域

本发明涉及通信抗干扰技术，特别涉及一种快跳频系统中多载波可变速率的接收处理方法。

背景技术

跳频技术是一种扩频技术，是通信抗干扰领域应用范围最广的一种通信方式，它具有较强的抗干扰、抗衰落、抗截获能力。

对于快跳频系统，跳频速率大于信道符号传输速率，每一个信息符号利用多跳传输，即每个符号分散在不同的频点上传输，同时利用了时间分集和频率分集，提供更强的抗干扰能力，保证军用通信卫星的最低限度可靠通信，可以实现大地域范围内的各种用户接入、低速数据和话音通信。相对于慢跳频，采用分集的快跳频系统把包含同一信息的符号分别用多跳传输，如果跳频带宽内某些频点受到了敌意干扰，而其它相对独立的频点仍可能包含着较强的信号，则在接收端可以得到若干个不同信号样式的分量。系统根据一定的判定准则把这些分量加以处理，利用某种分集合并算法可增加系统对所传信息判决的准确性。

快跳频体制主要应用于干扰环境下的业务通信，信息速率不同导致系统抗干扰能力不同，因此对于不同的抗干扰需求，要求信息速率实时可变。现有系统中，一般包含以下几种信号格式：

(1)、上行包含一路载波，信息速率可变；这种方式虽然在信息速率上灵活可变，具有一定的抗干扰能力，但只有一路载波，支持用户数少，系统容量较小。

(2)、上行包含多路载波，信息速率固定；这种方式虽然系统容量较大，但由于固定了信息速率，系统抗干扰能力固定，不具备强干扰环境下的通信能力。

(3)、上行包含多路载波，信息速率按照载波划分为多档，但速率固定。这种方式虽然兼顾了系统容量和抗干扰能力，但系统使用的灵活性降低；当干扰较强时，只能保证少数信息速率低的载波能够通信，相反当干扰较弱时，即使链路上能够支持高速数据的传输，但由于速率设置固定，因此只能少数载波支持高速数据传输，其余载波依然只能支持低速数据的传输。

发明内容

本发明的目的在于克服现有技术的不足，提供了一种快跳频系统中多载波可变速率的接收处理方法，该方法实现了快跳频系统中载波数及信息速率变化的自适应解调处理，结构简单，可满足不同干扰环境下的系统使用需求。

本发明通过如下技术方案予以实现：

一种快跳频系统中多载波可变速率的接收处理方法，用于对快跳频系统的信号进行接收处理，所述快跳频系统中的原始信息速率共有P个，分别为f_b,1、f_b,2、…、f_b,P，所述快跳频系统分别对各原始信息进行编码和MFSK调制，所述MFSK调制的调制频率个数为M，调制后的符号速率分别为f_c,1、f_c,2、…、f_c,P，且跳速为f_h，各符号速率对应的分集数分别为 然后将所述调制后的符号分别调制到N路载波上；在所述快跳频系统中将原始信息速率相同的各路载波分为一个载波组，共划分为P个载波组，其中，第m个载波组中的载波路数为Q_m、信息速率为f_b,m，m＝1、2、…、P，即

对所述快跳频系统的信号进行接收处理方法包括如下步骤：

(1)、采用加权叠加结构对接收信号进行数字分路处理，得到数字分路信号x(n)，其中所述加权叠加结构中的滤波器为矩形滤波器；

(2)、按照各载波组中的载波路数对步骤(1)得到的数字分路信号x(n)进行串并变换，共得到P路并行数据，每路并行数据对应一个载波组；

(3)、对步骤(2)得到P路并行数据分别进行交织处理，交织处理后同一符号对应的各分集数据按顺序排列；

(4)、对步骤(3)交织处理后的P路信号进行如下处理：首先将每路交织处理后的信号两两合并求取能量值，作为每跳数据中每个频点对应的能量值，再采用自归一合并对所述能量值进行合并；

(5)、对步骤(4)分集合并后的输出信号进行译码，输出译码结果。

上述的快跳频系统中多载波可变速率信号的接收处理方法，在步骤(2)中，对步骤(1)得到的数字分路信号x(n)进行串并变换的具体实现方式为：第1路并行数据为x(1)～x(M×Q₁)；第2路并行数据为x(M×Q₁+1)～x(M×Q₁+M×Q₂)；依次类推，第P路并行数据为x(M×Q₁+M×Q₂+…+M×Q_P-1+1)～x(M×Q₁+M×Q₂+…+M×Q_P)。

上述的快跳频系统中多载波可变速率信号的接收处理方法，在步骤(3)中，对步骤(2)得到P路并行数据分别进行交织处理，具体交织处理方法如下：

将第m路并行数据划分为长度为Q_m×M×2L_m的数据块并顺序写入RAM进行缓存，写入地址wr_addr依次为1～Q_m×M×2L_m，然后以周期为M×2L_m的计数器rd_cnt从RAM中读取数据顺序输出，其中数据读取地址rd_addr的更新公式如下：

当rd_cnt＝1、3、…、或M×2L_m-1时，rd_addr＝rd_addr+M×Q_m；

当rd_cnt＝2、4、…、或M×2L_m-2时，如果rd_cnt是2M的整数倍，则rd_addr＝rd_addr+M×Q_m-M+1，否则rd_addr＝rd_addr-M×Q_m+1；

当rd_cnt＝M×2L_m时，rd_addr＝rd_addr-Q_m×(M×2L_m-M)+1；

其中，数据读取地址rd_addr的初值为1；m＝1、2、…、P。

上述的快跳频系统中多载波可变速率信号的接收处理方法，进行P路并行数据缓存的RAM存储空间大小设定为

上述的快跳频系统中多载波可变速率信号的接收处理方法，在步骤(4)中，每路交织处理后的信号两两合并求取能量值，作为每跳数据中每个频点对应的能量值，再采用自归一合并对所述能量值进行合并，具体实现方法如下：在第m路交织处理后的信号中，将数据依次划分为长度为2M的数据块，然后将相邻的两个数据相加后求模，得到1跳数据中M个频点对应的能量值；然后对连续L_m跳数据的能量值进行自归一合并；m＝1、2、…、P。

上述的快跳频系统中多载波可变速率信号的接收处理方法，在步骤(5)中，将P路分集合并后的数据分别进行缓存，然后再将各路数据依次顺序输出，复用一个译码器进行译码。

上述的快跳频系统中多载波可变速率信号的接收处理方法，采用P个RAM对P组分集合并后的数据进行缓存，并在译码时按顺序依次循环读取P个RAM内数据；其中，P个RAM的写时钟分别为各自载波组内各路载波解调后串行数据速率，即分别为f_c,1×log₂M×Q₁、f_c,2×log₂M×Q₂、…、f_c,P×log₂M×Q_P；读数据根据解调后的最高数据速率设置RAM的读时钟。

上述的快跳频系统中多载波可变速率信号的接收处理方法，设置RAM读时钟为

上述的快跳频系统中多载波可变速率信号的接收处理方法，从RAM内读取数据时，首先判断所述RAM内存储的数据长度l是否大于或等于Q_m×R，其中R为设定的编码块长度；如果l≥Q_m×R，则按顺序读取数据；如果l<Q_m×R，则读地址不变，输出无效数据。

本发明与现有技术相比具有如下优点：

(1)、本发明采用加权叠加结构对接收信号进行数字分路处理，可以将属于同一载波组的数据串行输出，便于后续对信号进行串并转换，实现各载波组数据的划分；

(2)、本发明对数字分路处理后的信号进行串并变换，形成各载波组的并行数据，使得接收端可以对各载波组进行分块并行处理；相对于按单独载波进行分块处理的方式，本发明采用的这种按照载波组分块处理的方式可以有效降低接收端的资源消耗，可以有效节省资源；可以降低系统复杂度，

(3)、本发明对各载波组信号分别进行交织处理，使得每路载波上同一符号的各跳数据按照顺序排列，然后将各跳数据的能量进行合并，再对合并后的能量进行自归一合并，合并后的数据流格式为一个载波组内各载波的解调软信息数据顺序排列，这种处理方式满足多种不同速率的解调处理，具有较好的抗干扰能力。

(4)、本发明对各个不同速率载波组解调后信息进行并串转换，同时对一个载波组内数据进行交织，形成多路载波解调后信息按照编码块长度串行排列的数据，这样可以复用一个译码器；相对于按照不同速率信息分别译码的处理方式，这种处理方式可以有效节省资源，降低复杂度。

附图说明

图1为本发明的快跳频系统中多载波可变速率的接收处理方法的处理流程框图；

图2为本发明中快跳频信号中多路信号频谱分布示意图；

图3为本发明中数字分路的原理示意图；

图4为本发明中对数字分路信号进行串并转换的示意图；

图5为本发明中采用的自归一化合并的原理框图；

图6为本发明中多路载波组共用译码器的实现框图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步的详细描述：

本发明针对于快跳频系统信号的特征，提供了一种多载波可变速率的接收处理方法，实现对快跳频系统信号的接收处理。在快跳频系统中，采用多路载波实现信息发送，该原始信息的速率可以存在多个，如果共有P个不同的原始信息，分别为f_b,1、f_b,2、…、f_b,P，快跳频系统分别对各原始信息进行编码和MFSK调制，该MFSK调制的调制频率个数为M，调制后的符号速率分别为f_c,1、f_c,2、…、f_c,P，且跳速为f_h，各符号速率对应的分集数分别为然后将所述调制后的符号分别调制到N路载波上。在该快跳频系统中将原始信息速率相同的各路载波分为一个载波组，共划分为P个载波组，其中，第m个载波组中的载波路数为Q_m、信息速率为f_b,m，m＝1、2、…、P，即

针对以上的快跳频系统信号的特征，本发明提供的多载波可变速率的接收处理方法，如图1所示的方法处理框图，并发明首先对接收信号进行数字分路处理，转化为同一载波据串行输出的数据流，然后进过串并转换将串行数据流按照载波组划分为多路并行数据，然后采用多个并行处理模块对各路信号进行交织和分集合并解调处理，解调后的数据再进行译码处理，从而实现对快跳频系统信号的接收处理。具体实现过程如下：

(一)、数字分路

在本发明中，首先对已经经过下变频处理后的中频数字信号进行数字分路处理，该数字分路处理采用加权叠加结构，并且该结构的滤波器采用矩形滤波器。以上所述的数字分路等效于对信号进行了如下处理：

在接收信号中每隔个数据插入个“0”，插0后的数据模式如图3所示。然后再对插0后的数据进行S点的FFT变换，由于实际有用信号包括N路载波，且每路载波中包括M个调制频点，因此需要从FFT变换后的S点数据中抽取M×N个有用频点的数据，其中，f_s为系统采样频率。这M×N个有用频点的具体抽取位置为(l-1)×(M+2)+k，其中，l＝1、2、…、N，k＝1、2、…、M，载波间隔为(M+2)×f_h。经过以上数字分路处理后得到的分路信号x(n)中，同一载波组的数据连续分布。

(二)、串并转换

在该步骤实现的串并转换是为了按照载波组进行模块划分，便于后续采用P个并行处理模块对数据流进行解调处理。这种模块划分方式相对于按照每路载波进行划分的方式，可以有效降低资源消耗，可以将N个处理模块降低为P个模块，从而节省了资源。

由于经过数字分路处理后同一载波组的数据连续分布，因此可以按照每个载波组中的载波数从串行数据中提取出一组并行数据，实现串并变换。如图4所示，按照上述的串并转换原理进行串并转换的各路并行数据分别为：第1路并行数据为x(1)～x(M×Q₁)；第2路并行数据为x(M×Q₁+1)～x(M×Q₁+M×Q₂)；依次类推，第P路并行数据为x(M×Q₁+M×Q₂+…+M×Q_P-1+1)～x(M×Q₁+M×Q₂+…+M×Q_P)。

(三)、交织处理

经过上述的串并处理后，各路数据按照载波顺序串行排列，但是后续的分集合并中需要将同一路载波上同一符号的各跳数据进行合并，因此该步交织处理的目的就是将数据分布顺序转换为同一符号各跳数据连续分布。

具体交织处理方法如下：

将第m路并行数据划分为长度为Q_m×M×2L_m的数据块并顺序写入RAM进行缓存，写入地址wr_addr依次为1～Q_m×M×2L_m，然后以周期为M×2L_m的计数器rd_cnt从RAM中读取数据顺序输出，其中数据读取地址rd_addr的更新公式如下：

当rd_cnt＝1、3、…、或M×2L_m-1时，rd_addr＝rd_addr+M×Q_m；

当rd_cnt＝2、4、…、或M×2L_m-2时，如果rd_cnt是2M的整数倍，则rd_addr＝rd_addr+M×Q_m-M+1，否则rd_addr＝rd_addr-M×Q_m+1；

当rd_cnt＝M×2L_m时，rd_addr＝rd_addr-Q_m×(M×2L_m-M)+1；

其中，数据读取地址rd_addr的初值为1；m＝1、2、…、P。在实际工程实现中，为了增加各处理模块的处理灵活性，将RAM存储空间大小设定为即按最大的数据块设置RAM的存储空间，使得各处理模块都能实现各种速率信号的处理。

以上的处理方式等效于将长度为Q_m×M×2L_m的数据块表示为矩阵形式，矩阵的行数为Q_m×M、列数为2L_m，各数据按列输入到该矩阵中，然后再按一定顺序输出。

(四)、分集合并

在分集合并处理中，首先对交织处理后的Q_m路信号中每跳数据的能量进行合并，再进行自归一合并。例如在第m组交织处理后的信号中，将数据依次划分为长度为2M的数据块，然后将相邻的两个数据相加后求模，得到1跳数据中M个频点对应的能量值，然后对连续L_m跳数据的能量值进行自归一合并，在m＝1、2、…、P的情况下，按照上述方法实现对P组信号的分集合并。

其中，该步骤中采用的自归一合并的具体处理流程如图5所示。

(五)、译码

经过各并行处理模块输出的解调信号属于不同的载波组，各载波组的信号速率不同，如果对每个载波组分别进行译码，就需要多个译码器，无疑会占用相当多的资源，因此，本发明将多个载波组的数据按照编码块的长度串接在一起，复用一个译码器，从而降低资源损耗。

本发明采用P个RAM对P个载波组分集合并后的数据进行缓存，并在译码时按顺序依次循环读取P个RAM内数据，从而实现复用一个译码器实现N路数据的译码。其中，P个RAM的写时钟分别为各自载波组内Q_m路载波解调后串行数据速率，分别为f_c,1×log₂M×Q₁、f_c,2×log₂M×Q₂、…、f_c,P×log₂M×Q_P；读数据时需要将P个载波组数据转换成串行数据，因此需要根据解调后的最高数据速率设置RAM的读时钟，可以设置读时钟为保证不会发生读写冲突。

由于每个载波组速率不同，对某一个载波组读取数据时，需要判断当前载波组是否存储了一个编码组的数据，如果存满，即按照地址变化输出相应数据，如果未存满则读地址不变化，输出无效数据即可。即：从RAM内读取数据时，首先判断所述RAM内存储的数据长度l是否大于或等于Q_m×R，其中R为设定的编码块长度，由于每次处理一组载波，因此要保证一个RAM内存储长度大于等于Q_m个编码块；如果l≥Q_m×R，则按一定的顺序读取数据，由于解调后数据是多个载波每个符号解调数据的顺序排列，输出时需要将一个载波中属于一个编码块的数据排列在一起，即对每一个RAM进行块交织；如果l<Q_m×R，则读地址不变，输出无效数据。经过上述处理，N个载波就按照编码块长度顺序排列输出。

以上所述，仅为本发明一个具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (9)

1.一种快跳频系统中多载波可变速率的接收处理方法，其特征在于：用于对快跳频系统的信号进行接收处理，所述快跳频系统中的原始信息速率共有P个，分别为f_b,1、f_b,2、…、f_b,P，所述快跳频系统分别对各原始信息进行编码和MFSK调制，所述MFSK调制的调制频率个数为M，调制后的符号速率分别为f_c,1、f_c,2、…、f_c,P，且跳速为f_h，各符号速率对应的分集数分别为然后将所述调制后的符号分别调制到N路载波上；在所述快跳频系统中将原始信息速率相同的各路载波分为一个载波组，共划分为P个载波组，其中，第m个载波组中的载波路数为Q_m、信息速率为f_b,m，m＝1、2、…、P，即

对所述快跳频系统的信号进行接收处理方法包括如下步骤：

(1)、采用加权叠加结构对接收信号进行数字分路处理，得到数字分路信号x(n)，其中所述加权叠加结构中的滤波器为矩形滤波器；

(2)、按照各载波组中的载波路数对步骤(1)得到的数字分路信号x(n)进行串并变换，共得到P路并行数据，每路并行数据对应一个载波组；

(3)、对步骤(2)得到P路并行数据分别进行交织处理，交织处理后同一符号对应的各分集数据按顺序排列；

(4)、对步骤(3)交织处理后的P路信号进行如下处理：首先将每路交织处理后的信号两两合并求取能量值，作为每跳数据中每个频点对应的能量值，再采用自归一合并对所述能量值进行合并；

(5)、对步骤(4)分集合并后的输出信号进行译码，输出译码结果。

2.根据权利要求1所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：在步骤(2)中，对步骤(1)得到的数字分路信号x(n)进行串并变换的具体实现方式为：第1路并行数据为x(1)～x(M×Q₁)；第2路并行数据为x(M×Q₁+1)～x(M×Q₁+M×Q₂)；依次类推，第P路并行数据为x(M×Q₁+M×Q₂+…+M×Q_P-1+1)～x(M×Q₁+M×Q₂+…+M×Q_P)。

3.根据权利要求1所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：在步骤(3)中，对步骤(2)得到P路并行数据分别进行交织处理，具体交织处理方法如下：

将第m路并行数据划分为长度为Q_m×M×2L_m的数据块并顺序写入RAM进行缓存，写入地址wr_addr依次为1～Q_m×M×2L_m，然后以周期为M×2L_m的计数器rd_cnt从RAM中读取数据顺序输出，其中数据读取地址rd_addr的更新公式如下：

当rd_cnt＝1、3、…、或M×2L_m-1时，rd_addr＝rd_addr+M×Q_m；

当rd_cnt＝2、4、…、或M×2L_m-2时，如果rd_cnt是2M的整数倍，则rd_addr＝rd_addr+M×Q_m-M+1，否则rd_addr＝rd_addr-M×Q_m+1；

当rd_cnt＝M×2L_m时，rd_addr＝rd_addr-Q_m×(M×2L_m-M)+1；

其中，数据读取地址rd_addr的初值为1；m＝1、2、…、P。

4.根据权利要求3所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：进行P路并行数据缓存的RAM存储空间大小设定为

5.根据权利要求1所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：在步骤(4)中，每路交织处理后的信号两两合并求取能量值，作为每跳数据中每个频点对应的能量值，再采用自归一合并对所述能量值进行合并，具体实现方法如下：在第m路交织处理后的信号中，将数据依次划分为长度为2M的数据块，然后将相邻的两个数据相加后求模，得到1跳数据中M个频点对应的能量值；然后对连续L_m跳数据的能量值进行自归一合并；m＝1、2、…、P。

6.根据权利要求1所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：在步骤(5)中，将P路分集合并后的数据分别进行缓存，然后再将各路数据依次顺序输出，复用一个译码器进行译码。

7.根据权利要求6所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：采用P个RAM对P组分集合并后的数据进行缓存，并在译码时按顺序依次循环读取P个RAM内数据；其中，P个RAM的写时钟分别为各自载波组内各路载波解调后串行数据速率，即分别为f_c,1×log₂M×Q₁、f_c,2×log₂M×Q₂、…、f_c,P×log₂M×Q_P；读数据根据解调后的最高数据速率设置RAM的读时钟。

8.根据权利要求7所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：设置RAM读时钟为

9.根据权利要求7所述的一种快跳频系统中多载波可变速率信号的接收处理方法，其特征在于：从RAM内读取数据时，首先判断所述RAM内存储的数据长度l是否大于或等于Q_m×R，其中R为设定的编码块长度；如果l≥Q_m×R，则按顺序读取数据；如果l<Q_m×R，则读地址不变，输出无效数据。