CN110912646B - 一种自动适配pcm链路速率方法、智能终端及储存介质 - Google Patents

一种自动适配pcm链路速率方法、智能终端及储存介质 Download PDF

Info

Publication number
CN110912646B
CN110912646B CN201911211522.5A CN201911211522A CN110912646B CN 110912646 B CN110912646 B CN 110912646B CN 201911211522 A CN201911211522 A CN 201911211522A CN 110912646 B CN110912646 B CN 110912646B
Authority
CN
China
Prior art keywords
cpu
time
pcm link
sampling
gpio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911211522.5A
Other languages
English (en)
Other versions
CN110912646A (zh
Inventor
戴瑜
吴闽华
孟庆晓
秦金昆
梁栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN201911211522.5A priority Critical patent/CN110912646B/zh
Publication of CN110912646A publication Critical patent/CN110912646A/zh
Application granted granted Critical
Publication of CN110912646B publication Critical patent/CN110912646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

本发明公开的自动适配PCM链路速率方法、智能终端及储存介质，应用于PCM链路中，所述PCM链路包括：对端设备和本端设备，所述本端设备通过信号线接收对端设备传输的数据，所述本端设备包括CPU，且CPU通过GPIO与所述信号线中的时钟线连接；所述方法包括：所述CPU通过GPIO获取所述时钟线的电平跳变，按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间；所述CPU根据所述开始时间、所述结束时间与所述采样计数设置所述PCM速率。CPU获取时钟线频率以采样PCM链路传输数据，即可实现本端设备根据对端设备的数据传输速度自动调节自身的接收速度，达到了自动调节PCM链路速率的目的。

Description

一种自动适配PCM链路速率方法、智能终端及储存介质
技术领域
本发明涉及嵌入式驱动技术领域，尤其涉及一种自动适配PCM链路速率方法、智能终端及储存介质。
背景技术
目前我国和欧洲诸国采用的PCM系统为同一标准，即E1，该标准以2048kB/s传输30/32路话音、同步和信息状态作为一次群。为了使如电视等宽带信号通过PCM系统传输，就要求有更高的传输速度，而PCM基群(E1或称一次群)显然不能满足要求，因此，PCM高次群系统应运而生。
在时分多路复用系统中，高次群是由若干个低次群通过数字复用汇总而成的，对于PCM30/32路系统来说，其基群(E1)的速率为2048kB/s，二次群(E2)由4个基群汇总而成，速率为8448kB/s，话路数为4*30＝120话路。除二次群外，高次群还可以包括三次群、四次群等。
如上述的，在一个PCM链路中，若需要本端设备与对端设备之间正常收发数据，需要对两个设备均进行手动设置，使本端设备接收与对端设备的发送速率相同(均为E1或均为E2)。当本端设备上需要频繁更换对端设备时，手动设置显然会有反复调试缺陷，且调试过程中，难免存在调试人员调试失败的问题，降低数据传输的效率。
发明内容
为了解决现有技术中在更换对端设备时，需要对本端设备反复调试PCM链路速率的问题，本发明提出一种应用于本端设备上，且可以根据对端设备传输速率自动适配PCM链路速率方法、智能终端及储存介质。
本发明通过以下技术方案实现的：
一种自动适配PCM链路速率方法，应用于PCM链路中，所述PCM链路包括：对端设备和本端设备，所述本端设备通过信号线接收对端设备传输的数据，所述本端设备包括CPU，所述CPU通过GPIO与所述信号线中的时钟线连接；所述方法包括：
所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间；
所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率；
所述CPU根据所述PCM链路频率设置所述PCM速率。
所述的自动适配PCM链路速率方法，其中，所述CPU通过GPIO接收所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间之前还包括：
预设所述GPIO为输入，所述CPU通过所述GPIO接收所述时钟线的电平信号；
预设所述GPIO沿所述时钟线电平升高中断。
所述的自动适配PCM链路速率方法，其中，所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间具体包括：
所述时钟线电平由低电平至高电平时，所述GPIO向所述CPU发送中断；
所述CPU接收到所述中断时，所述CPU采样计数一次。
所述的自动适配PCM链路速率方法，其中，所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间之前还包括：
预设目标计数值；
所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间具体包括：
判断所述CPU当前采样计数值是否小于或等于目标计数；
若所述当前采样计数值小于所述目标计数值，则继续采样计数；
若所述当前采样计数值等于所述目标计数值，则停止采样计数，并存储当前采样计数值。
所述的自动适配PCM链路速率方法，其中，所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间具体包括：
所述CPU第一次获取所述采样计数值时，所述CPU获取当前时间为所述开始时间；
所述CPU停止采样计数时，所述CPU获取当前时间为所述结束时间。
所述的自动适配PCM链路速率方法，其中，所述开始时间和所述结束时间单位为微秒。
所述的自动适配PCM链路速率方法，其中，所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率具体包括：
计算所述结束时间与所述开始时间的差值；
计算所述采样计数与所述差值的商值；
所述商值乘以系数，使所述PCM链路频率单位为兆每秒。
所述的自动适配PCM链路速率方法，其中，所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率之后包括：
重置所述开始时间、所述结束时间和所述采样计数。
一种智能终端，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的自动适配PCM链路速率程序，所述自动适配PCM链路速率程序被所述处理器执行时，实现如上述的自动适配PCM链路速率方法。
一种储存介质，所述储存介质储存自动适配PCM链路速率程序，所述自动适配PCM链路速率程序被处理器执行时，实现如上述的自动适配PCM链路速率方法。
本发明的有益效果在于：
本发明通过将本端设备CPU通过GPIO线与信号线中的时钟线连接，获取信号线的时钟线频率，再根据时钟线频率获取PCM链路传输数据进行采样，CPU将采样计数与采样时长进行计算得出PCM链路并自动设置本端设备，即可实现本端设备根据对端设备的数据传输速度自动调节自身的接收速度，达到自动调节PCM链路速率的目的，避免了在更换对端设备时，需反复手动调节本端设备的问题。
附图说明
图1是本发明中PCM链路的连接结构示意图；
图2是现有技术中PCM链路传输数据时线路电平与传输数据关系示意图；
图3是本发明自动适配PCM链路速率方法的工作流程图；
图4是本发明中初始化步骤时CPU的工作流程图；
图5是本发明步骤S100中CPU采样计数的工作流程图；
图6是本发明步骤S100中CPU采样计数至目标计数的工作流程图；
图7是本发明中采样步骤时CPU的工作流程图；
图8是本发明步骤S200的工作流程图；
图9是本发明中计算设置步骤时CPU的工作流程图；
图10是本发明中一种智能终端的运行环境示意图。
具体实施方式
为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明公开了一种自动适配PCM链路速率方法。所述方法应用于PCM链路中，请参考图1所述PCM链路包括：对端设备和本端设备，所述本端设备通过信号线接收对端设备传输的数据，所述本端设备包括CPU，其中CPU用于设置所述本端设备接收数据的速率。
在现有技术中，对端设备通过PCM链路传输数据的方式如图2所示，由图2中CLK表示信号线中时钟线的电平高低，SYN表示信号线中数据线的电平高低，PCMDOUT和PCMDIN分别表示输出端(对端设备)和输入端(本端设备)的信号传输情况，其中B0至B15分布表示一字节数据，信号线中的时钟线呈周期性的高低电平变化，且每当时钟线的电平跳变为一个周期，所述对端设备传输一次数据。所以，只要根据信号线中时钟线的电平跳变，即可得知信号线传输了多少数据。因而，在所述方法中，所述CPU通过GPIO与所述信号线中的时钟线连接以检测所述信号线(或所述对端设备)输入至所述本端设备的数据大小。
请参考图3，所述方法具体包括如下步骤：
S001,预设所述GPIO为输入，所述CPU通过所述GPIO接收所述时钟线的电平信号。
S002，预设所述GPIO沿所述时钟线电平升高中断。
在上述步骤中，设置GPIO为输入的目的是：所述CPU仅接收时钟线的电平信号。CPU作为本端设备的部件之一，在数据传输的过程中仅执行接收功能，CPU无需调节时钟线的电平，因而设置GPIO为输入功能，输入方向为由时钟线向CPU输入。
上述S001至S002是本端设备在接收数据前的初始化步骤，在本端设备的CPU中处理方式如图4所示，其中：
系统初始化开始和初始化结束是本端设备上CPU设置系统的函数入口位置和出口位置，是执行函数必须的步骤；
挂载GPIO中断处理函数意为在GPIO接收到时钟线由低至高的电平跳变时，GPIO中断处理函数即可向CPU发送一次中断请求；
使能GPIO中断实际上是设置CPU功能，使CPU接收到GPIO中断请求后执行中断处理。
请参考图3，执行上述S001至S002后，所述方法包括：S100，所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间。
请参考图5，在步骤S100中，所述CPU通过如下方式采样计数：
S101，所述时钟线电平由低电平至高电平时，所述GPIO向所述CPU发送中断。
S102，所述CPU接收到所述中断请求时，所述CPU采样计数一次。
结合图2与上述步骤S002、S101和S102，时钟线的一个最小周期电平每跳变一次，信号线传输一字节数据，且每字节数据传输对应的时钟线电平为“高电平至低电平”，那么当时钟线电平由低至高时，一字节数据即传输完成。设置时钟线电平升高中断即表示，时钟线电平由低至高时，GPIO向CPU发送一次中断，CPU在接收中断信息时即可进行计数，每次中断时计数即可实现CPU采集数据传输总量的目的。
但是采样计数不能持续执行，当采集到固定样本数量即可，因而需要设置一个数值作为总量，当采集到总量时停止采集，请参考图3和图6，因而，所述步骤S100之前还包括如下步骤：
S003，预设目标计数值。
在S003的前提下，步骤S100包括如下步骤：
S103，判断所述CPU当前采样计数值是否小于或等于目标计数。
S104，若所述当前采样计数值小于所述目标计数值，则继续采样计数。
S105，若所述当前采样计数值等于所述目标计数值，则停止采样计数，并存储当前采样计数值。
经过上述步骤S103至S105，即可获取目标设置的采样计数，该采样计数即可视为一段时间内的数据传输总量，有了总量，再通过传输时间即可获取传输速率。本发明通过如下方式获取数据传输的时间：
所述CPU第一次获取所述采样计数值时，所述CPU获取当前时间为所述开始时间，所述CPU停止采样计数时，所述CPU获取当前时间为所述结束时间。
通过开始时间和结束时间的时间差，即可获取数据传输的时间长度。数据传输过程中，数据按字节(B，Byte)进行传输，而在背景技术中可知，E1及高次群的单位均是MB为106字节，因而在采样时，CPU通过GPIO采样时钟线的电平必须保证足够的时间精度以确保不会遗落采样计数。本发明结合实际应用，所述开始时间和所述结束时间均采用微秒(μs，即10-6s)即可保证采样计数的精准，避免遗落。
上述S003及S100是本端设备在接收数据时的采样步骤，在本端设备的CPU中处理方式如图4和图7所示，其中：
GPIO检测到一次时钟线电平上升即向CPU发送一次中断，CPU执行一次中断函数。其中图7的中断函数入口和中断函数出口就是CPU在执行中断时，中断函数的起始和结束标志；
通过上述可知，CPU通过中断计数，所以每当执行一次中断，初始为0的int_cnt即增加一次，图4和图7的int_cnt参数即为采样计数在函数中的变量；
如果检测到int_cnt的值为1，则记录下当前时间为frist_time作为开始时间；
如果检测到int_cnt的值不为目标计数值，则退出中断函数，待下次执行中断函数时再次计数；
再次计数时，int_cnt再次加1，且继续判断int_cnt值是否等于目标计数值，图7中的目标计数值设置为8000，当然，在本发明的其它可实现的实施例中，所述目标计数值可以根据测试的条件和要求进行修改；
如果检测到int_cnt值为目标计数值，则记录下当前时间为last_time作为结束时间，并将int_cnt清零，以便int_cnt在下次计数时不予此次数值混淆。
请参考图3，S200，所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率。
根据上述步骤S100的采集方式，所述步骤S200的计算方式如8所示：
S201，计算所述结束时间与所述开始时间的差值；
S202，计算所述采样计数与所述差值的商值；
S203，所述商值乘以系数，使所述PCM链路频率单位为兆(字节)每秒。
所述S201至S203以公式方式表现为：
Figure BDA0002298278680000061
由于在步骤S100中，开始时间和结束时间均为微秒，若使所述PCM链路频率为兆(字节)每秒，则所述系数应为10-6。
S300，所述CPU根据所述PCM链路频率设置所述PCM速率。
请参考图9，步骤S200和S300即为采集数据后CPU如何计算并设置本端设备的具体操作流程，为计算设置步骤，其中：
需要先判断结束时间是否大于开始时间，如果结束时间小于等于开始时间，那么说明在计数开始时int_cnt参数并未归零，采样过程出现了错误，此时的数据并非为PCM链路的准确数据，无法依照已采样的数据进行计算，进入设置PCM速率失败的处理方式，提醒用户重新处理；
若结束时间大于开始时间，则根据S201至S203中的公式计算PCM链路频率并设置PCM链路速率。
在所述S300之后，为便于所述CPU再次执行所述自动适配PCM链路速率方法，所述步骤S300后还包括：
S400，所述开始时间、所述结束时间和所述采样计数归零重置。
所述步骤S400是为避免时间参数和计数参数错乱造成设置PCM速率失败的问题。
在上述过程中，本发明提出的自动适配PCM链路速率方法中，是通过采集固定总量、采集开始和结束时获取时间的方式获取PCM链路速率。在本发明的其他实施方式中，也可以采用通过固定时间内获取的数据总量计算PCM链路速率。
请参考图10，基于上述方法，本发明还提出一种智能终端10，包括：存储器11、处理器12及存储在所述存储器11上并可在所述处理器12上运行的自动适配PCM链路速率程序13，所述自动适配PCM链路速率程序13被所述处理器12执行时，实现如下步骤：
S001,预设所述GPIO为输入，所述CPU通过所述GPIO接收所述时钟线的电平信号。
S002，预设所述GPIO沿所述时钟线电平升高中断。
S100，所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间。
在步骤S100具体为：
S101，所述时钟线电平由低电平至高电平时，所述GPIO向所述CPU发送中断。
S102，所述CPU接收到所述中断请求时，所述CPU采样计数一次。
所述步骤S100之前还包括如下步骤：
S003，预设目标计数值。
在S003的前提下，步骤S100包括如下步骤：
S103，判断所述CPU当前采样计数值是否小于或等于目标计数。
S104，若所述当前采样计数值小于所述目标计数值，则继续采样计数。
S105，若所述当前采样计数值等于所述目标计数值，则停止采样计数，并存储当前采样机数值。
所述步骤S100通过如下方式获取数据传输的时间：
S106，所述CPU第一次获取所述采样计数值时，所述CPU获取当前时间为所述开始时间。
S107，所述CPU停止采样计数时，所述CPU获取当前时间为所述结束时间。
所述开始时间和所述结束时间单位为微秒。
S200，所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率。
根据上述步骤S100的采集方式，所述步骤S200的计算方式如下：
S201，计算所述结束时间与所述开始时间的差值；
S202，计算所述采样计数与所述差值的商值；
S203，所述商值乘以系数，使所述PCM链路频率单位为兆(字节)每秒。
所述S201至S203以公式方式表现为：
Figure BDA0002298278680000081
由于在步骤S100中，开始时间和结束时间均为微秒，因而所述系数为10-6。
S300，所述CPU根据所述PCM链路频率设置所述PCM速率。
在所述S300之后，重置所述开始时间、所述结束时间和所述采样计数。
基于所述自动适配PCM链路速率方法，本发明还提出一种储存介质，所述储存介质储存自动适配PCM链路速率程序，所述自动适配PCM链路速率程序被处理器执行时，实现上述的自动适配PCM链路速率方法。
本发明提出的自动适配PCM链路速率方法，本端设备中CPU获取时钟线的电平以获取传输数据的量及传输数据时所需的时间，并根据数据量与用时计算信号线中数据传输的频率，进而设置所述PCM链路速率，使所述本端设备可以有效接收对端设备传输的数据。CPU自动调节本端设备，可以避免更换对端设备后，需要调试人员反复手动调试PCM链路速率的问题，避免人工操作失误的问题，且可以节约操作时间，节省人力成本，提高本端设备上数据传输的效率。基于所述自动适配PCM链路速率方法，本发明提出的所述智能终端与所述储存介质在使用过程中能够实现与所述自动适配PCM链路速率方法相同的效果。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (6)

1.一种自动适配PCM链路速率方法，应用于PCM链路中，所述PCM链路包括：对端设备和本端设备，所述本端设备通过信号线接收对端设备传输的数据，所述本端设备包括CPU，其特征在于，所述CPU通过GPIO与所述信号线中的时钟线连接；所述方法包括：
所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间；
所述开始时间和所述结束时间单位为微秒；
所述CPU通过GPIO接收所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间之前还包括：
预设所述GPIO为输入，所述CPU通过所述GPIO接收所述时钟线的电平信号；
预设所述GPIO沿所述时钟线电平升高中断；
所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间具体包括：
所述时钟线电平由低电平至高电平时，所述GPIO向所述CPU发送中断；
所述CPU接收到所述中断时，所述CPU采样计数一次；
所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率；
所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率具体包括：
计算所述结束时间与所述开始时间的差值；
计算所述采样计数与所述差值的商值；
所述商值乘以系数，使所述PCM链路频率单位为兆每秒；
所述CPU根据所述PCM链路频率设置所述PCM速率；
所述CPU自动调节本端设备，解决更换对端设备后需反复手动调试PCM链路速率的问题；
本端设备中CPU获取时钟线的电平以获取传输数据的量及传输数据时所需的时间，并根据数据量与用时计算信号线中数据传输的频率，进而设置所述PCM链路速率，使所述本端设备有效接收对端设备传输的数据。
2.根据权利要求1所述的自动适配PCM链路速率方法，其特征在于，所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间之前还包括：
预设目标计数值；
所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间具体包括：
判断所述CPU当前采样计数值是否小于或等于目标计数；
若所述当前采样计数值小于所述目标计数值，则继续采样计数；
若所述当前采样计数值等于所述目标计数值，则停止采样计数，并存储当前采样计数值。
3.根据权利要求2所述的自动适配PCM链路速率方法，其特征在于，所述CPU通过GPIO获取所述时钟线的电平跳变，所述CPU按电平跳变周期采样计数，并获取所述采样计数的开始时间与结束时间具体包括：
所述CPU第一次获取所述采样计数值时，所述CPU获取当前时间为所述开始时间；
所述CPU停止采样计数时，所述CPU获取当前时间为所述结束时间。
4.根据权利要求1所述的自动适配PCM链路速率方法，其特征在于，所述CPU根据所述开始时间、所述结束时间与所述采样计数计算所述PCM链路频率之后包括：
重置所述开始时间、所述结束时间和所述采样计数。
5.一种智能终端，其特征在于，所述智能终端包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的自动适配PCM链路速率程序，所述自动适配PCM链路速率程序被所述处理器执行时，实现如权利要求1至4任意一项所述的自动适配PCM链路速率方法。
6.一种储存介质，其特征在于，所述储存介质储存自动适配PCM链路速率程序，所述自动适配PCM链路速率程序被处理器执行时，实现如权利要求1至4任意一项所述的自动适配PCM链路速率方法。
CN201911211522.5A 2019-12-02 2019-12-02 一种自动适配pcm链路速率方法、智能终端及储存介质 Active CN110912646B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911211522.5A CN110912646B (zh) 2019-12-02 2019-12-02 一种自动适配pcm链路速率方法、智能终端及储存介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911211522.5A CN110912646B (zh) 2019-12-02 2019-12-02 一种自动适配pcm链路速率方法、智能终端及储存介质

Publications (2)

Publication Number Publication Date
CN110912646A CN110912646A (zh) 2020-03-24
CN110912646B true CN110912646B (zh) 2022-06-10

Family

ID=69821113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911211522.5A Active CN110912646B (zh) 2019-12-02 2019-12-02 一种自动适配pcm链路速率方法、智能终端及储存介质

Country Status (1)

Country Link
CN (1) CN110912646B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572090A (zh) * 2008-04-30 2009-11-04 向为 一种自适应多速率窄带编码方法及编码器
CN103036823A (zh) * 2012-12-14 2013-04-10 中船重工（武汉）凌久电子有限责任公司 基于fpga的波特率快速自适应方法、处理器及接收端
CN105071819A (zh) * 2015-07-17 2015-11-18 西安空间无线电技术研究所 一种快跳频系统中多载波可变速率的接收处理方法
CN107171728A (zh) * 2017-05-08 2017-09-15 许继集团有限公司 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
CN207718361U (zh) * 2017-12-20 2018-08-10 深圳市双翼科技股份有限公司 Pcm信号采集装置及系统
CN108551386A (zh) * 2018-04-20 2018-09-18 天津光电丰泰科技有限公司 一种通过语音信道传递数字信号的方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572090A (zh) * 2008-04-30 2009-11-04 向为 一种自适应多速率窄带编码方法及编码器
CN103036823A (zh) * 2012-12-14 2013-04-10 中船重工（武汉）凌久电子有限责任公司 基于fpga的波特率快速自适应方法、处理器及接收端
CN105071819A (zh) * 2015-07-17 2015-11-18 西安空间无线电技术研究所 一种快跳频系统中多载波可变速率的接收处理方法
CN107171728A (zh) * 2017-05-08 2017-09-15 许继集团有限公司 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
CN207718361U (zh) * 2017-12-20 2018-08-10 深圳市双翼科技股份有限公司 Pcm信号采集装置及系统
CN108551386A (zh) * 2018-04-20 2018-09-18 天津光电丰泰科技有限公司 一种通过语音信道传递数字信号的方法及装置

Also Published As

Publication number Publication date
CN110912646A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US7865147B2 (en) System for testing an embedded wireless transceiver
US8131223B2 (en) System for testing an embedded wireless transceiver
EP1204240B1 (en) Method and device for determining the performance of a network
EP3919899A1 (en) Formaldehyde concentration measurement method and apparatus, and air purifier
JP2001326659A (ja) データ伝送率の検出装置及び検出方法
CN109981214B (zh) 一种传输控制方法和装置
CN110912646B (zh) 一种自动适配pcm链路速率方法、智能终端及储存介质
CN111405370B (zh) 一种视频回放方法和装置
US8204077B2 (en) Auto-adaptation to packet size on a physical medium
CN111459727B (zh) 串口波特率最大无错容忍范围的智能自动化测试系统及测试方法
JP2017508391A (ja) 異なる通信技術を用いるネットワークで送受信されるデータ及びイベントギャップの整合方法
US20110153804A1 (en) Method and system for reporting defects within a network
CN111211869B (zh) 一种自动适配波特率方法、智能终端及储存介质
CN110535621B (zh) 一种串口通讯波特率校正装置及其校正方法
CN111064507A (zh) 光纤链路长度检测方法、装置及终端设备
CN114640728B (zh) 协议帧定时发帧控制方法、装置、设备及存储介质
WO2009023521A1 (en) System for testing an embedded wireless transceiver
JP5493681B2 (ja) 局内装置、光通信システム、構成検出方法、および装置のプログラム
CN103441818A (zh) 一种数据传输错误的检测方法及装置
US20110154099A1 (en) Method and system for masking defects within a network
CN103888238A (zh) 一种基于网络补偿的多sv链路数据同步方法与装置
US8166340B2 (en) Apparatus and method for testing a communication circuit
US20220377591A1 (en) Quality of service measurement method and device, and user plane function entity
CN101123482B (zh) 一种数字通信网中测试滑动指标的装置和方法
JP2022049407A (ja) 情報処理システム、ストレージデバイス、およびキャリブレーション方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant