CN105067860A - 一种电子式互感器 - Google Patents

Abstract

本发明涉及一种电子式互感器，包括用于为电子式互感器中的器件提供电能的电源、FPGA、PGA、信号调理模块、第一AD转换模块和第二AD转换模块，线圈采集到的信息经信号调理模块后输出两路信号，一路依次经PGA和第一AD转换模块后输入给FPGA，另一路经第二AD转换模块后输入给FPGA。采样线圈通过该可编程增益放大器根据模拟量小信号按照若干个增益进行对应分级放大，能够有效地对小信号进行增益处理，保证了小信号的有效采集，提高了每次采集信号时的采样精度。另外，通过一个FPGA实现同时CPU+FPGA的功能，将FPGA配置为两部分：一部分为处理器软核部分，另一部分为数字逻辑部分，每部分各自完成各自的功能，保证了信号的良好采集、处理和传输。

Description

一种电子式互感器

技术领域

本发明涉及一种电子式互感器，属于电子式互感器的设计和信号采集技术领域。

背景技术

电子式互感器是智能变电站建设中重要的设备之一，采用先进的电子技术对其实现方式进行深入探讨具有非常重要的意义。电力系统中的电磁环境非常复杂和恶劣，电子式互感器是一次设备和二次设备的桥梁，其要承受的电磁干扰，要远远大于其他二次设备。因此如何使采集器在复杂电磁干扰环境中可靠工作，并且保证较高的采样精度，是当前需要解决的一个问题。另外，由于电子式互感器的采样数值各种各样，有的是很大的取值，还有的是很小的取值，当电子式互感器采样较小的数值时，常常会由于信号过小而造成采样精度低的问题。

此外，一个好的采集器，需要较好的人机交互性，要求在参数的设置，系数调整，程序升级方面具有方便易用的特点。特别是考虑传感头和采集器之间一旦一方出现损坏，在维护和更换的时候，如何提高其维护效率，减少变电站停运时间是一个关键内容。

在通常情况下，采集器的实现有以下两种方式：

(1)单CPU控制器实现方式，这种方式的的优点是具有易于实现人机交互。但是在进行高速高精度的数据采集和数据处理的情况下，由于CPU处理能力的限制，往往很难达到要求。

(2)采用CPU结合FPGA的方式，CPU实现控制器的功能，用来实现人机交互，数据通讯传输功能。而FPGA作为协处理器，实现高速的数据采集，数据处理功能。但是在复杂的电磁环境中，电路越复杂，越不利于电磁兼容的实现。同时这种方案也加大了采集器的成本，体积和功耗。

由此可见现存的电子式互感器的设计方法不同程度的存在着各种问题。需要我们开拓新的思路进一步去完善。

发明内容

本发明的目的是提供一种电子式互感器，用以解决在进行小信号采样时造成的采样精度低的问题。

为实现上述目的，本发明的方案包括一种电子式互感器，包括用于为电子式互感器中的器件提供电能的电源、FPGA、PGA、信号调理模块、第一AD转换模块和第二AD转换模块，线圈采集到的信息经所述信号调理模块后输出两路信号，一路依次经PGA和第一AD转换模块后输入给FPGA，另一路经第二AD转换模块后输入给FPGA；所述FPGA配置为两部分：一部分为处理器软核部分，另一部分为数字逻辑部分；在所述数字逻辑部分中，经所述第一AD转换模块和第二AD转换模块输入给FPGA的信息依次经过双AD采集单元、PGA控制单元、数字信号处理单元、组帧单元和编码发送单元后输出，所述数字逻辑部分还包括数据寄存器、状态寄存器、用于控制相应单元的定时器和控制寄存器，所述数字信号处理单元连接所述数据寄存器和状态寄存器；所述处理器软核部分包括总线单元、GPIO单元和用于与上位机连接的UART端口，所述总线单元通过数据总线和地址总线连接所述控制寄存器、数据寄存器和状态寄存器，所述GPIO单元中的中断端口连接所述定时器，所述GPIO单元中的控制端口连接所述数字逻辑部分。

所述电子式互感器还包括存储器，所述FPGA连接所述存储器。

所述PGA控制单元采用以下方式进行控制：设置若干个增益，所有的增益按大小排列，每个增益对应一个采集信号阈值，每两个相邻的增益对应的采集信号阈值构成一个阈值范围，当采集信号时，根据采集信号所处的阈值范围来对所述采集信号进行对应的增益处理；当发送所述采集信号时，将所述采集信号除以相应的增益来还原所述采集信号；所述相应的增益为构成所述所处的阈值范围的采集信号中的上限采集信号阈值对应的增益。

本发明提提供的电子式互感器中设置有可编程增益放大器，控制器控制连接该可编程增益放大器，采样线圈通过该可编程增益放大器根据模拟量小信号按照若干个增益进行对应分级放大，能够有效地对小信号进行增益处理，保证了小信号的有效采集，提高了每次采集信号时的采样精度。另外，通过一个FPGA实现同时CPU+FPGA的功能，将FPGA配置为两部分：一部分为处理器软核部分，另一部分为数字逻辑部分，每部分各自完成各自的功能，保证了信号的良好采集、处理和传输。

附图说明

图1是电子式互感器的结构原理图；

图2是FPGA的程序原理图；

图3是本发明提供的信号采集方法的增益切换原理图；

图4是增益切换的程序流程图；

图5是CPU软核的程序框图。

具体实施方式

下面结合附图对本发明做进一步详细的说明。

如图1所示的电子式互感器，包括电源、信号处理单元罗氏线圈，电源用于为该电子式互感器中的器件提供电能，信号处理单元包括信号调理电路、可编程增益放大器(PGA)和FPGA，罗氏线圈的输出端连接信号调理电路的输入端，该信号调理电路有两个输出端，一个输出端连接PGA的输入端，PGA的输出端通过AD转换模块连接FPGA的采样信号输入端口，FPGA的控制信号输出端口控制连接该PGA；信号调理电路的另一个输出端通过另一个AD转换模块连接FPGA的另一个信号输入端口。FPGA还连接有一个存储器。

FPGA的光接收口可以接收外部采集同步信号，同时复用作为调试口，通过光电转换器与电脑上位机通讯，进行参数调整，程序升级等功能。光发送口除了发送FT3等报文外，也同时做为调试口发送端与电脑通讯。通过器件的复用大大减少了内部元件，降低成本的同时，使电路更加高效。

整个电子式互感器采用双AD采集，用一片FPGA实现控制器加数据处理的功能，整个硬件结构非常简单，所有电路在保证性能的同时，做到精简，大大减少了故障点和降低了功耗。

FPGA的程序结构如图2所示，整个FPGA分为软核处理器部分和数字逻辑两个大的部分；在数字逻辑部分中，经两个AD转换模块输入给FPGA的信息依次经过双AD采集单元、PGA控制单元、数字信号处理单元、组帧单元和编码发送单元后输出，数字信号处理单元连接数据寄存器和状态寄存器，数字逻辑部分还包括用于控制相应单元的定时器和控制寄存器。

数字信号处理单元用于采样数据的数据处理，如数字滤波，参数调整等，组帧单元用于将数据组帧成FT3报文发送，双AD单元用于控制双AD的采样时序，编码发送单元用于将信号编码成UART型式通过光口发送给合并单元或者上位机，图1中的光发送口对应该编码发送单元。控制寄存器用于控制数字逻辑部分的工作状态，和用来设置采集器工作的参数，如采样率，发送波特率，报文类型等参数；状态寄存器用来将数字逻辑部分当前的工作状态反馈给处理器软核，处理器软核来监视数字逻辑状态机的跳转等参数；数据寄存器用来将数字逻辑部分的实时采样数据传输给处理器软核部分，来对采样数据进行计算。

处理器软核部分包括总线单元、GPIO单元和用于与上位机连接的UART端口，总线单元通过数据总线和地址总线连接数字逻辑部分，具体连接控制寄存器、状态寄存器和数据寄存器。GPIO单元实际上就是处理器软核的一个IO管脚，GPIO单元中的中断端口连接定时器，GPIO单元中的控制端口连接数字逻辑部分，定时器主要根据自己的时间，定时产生一个中断信号，定时中断信号通过GPIO单元中的中断端口给处理器软核产生一个IO中断；数字逻辑部分通过控制IO管脚的电平高低来产生中断，即低电平的下降沿就触发一个中断。

总线单元中的数据总线中的DATA数据分为两类，一类是处理器软核部分给数字逻辑单元的数据，主要是通过上位机调整并保存在flash中的采集器的参数文件，如采集器的发送波特率，采样速率，发送报文类型等，还包括采集器和传感头两层系数的幅值，零漂，相位等参数。另一类是数字逻辑单元给处理器软核部分的，主要是实时的采样值，用于处理器软核部分对采样值进行零漂，幅值等参数的计算。地址总线中的ADDR地址主要对应控制寄存器，状态寄存器和数据寄存器的部分，也就是每一个寄存器都对应一个地址，处理器软核和数字逻辑单元的数据交换主要通过读取和写入不同地址的寄存器来实现。

处理器软核还连接有一个片上RAM，主要作为处理器软核的程序和数据的运行缓存空间。

处理器软核部分的功能主要是完成一些非实时性的工作，这些工作对处理速度的要求不高，但是逻辑却很复杂。而数字逻辑部分的功能是：数据的采集，数字信号处理，数据组帧发送等功能，这些功能对处理速度的要求比较高，这些功能采用FPGA的内部逻辑资源实现，能充分发挥FPGA的并行运算和并行处理功能，提高效率。软核处理器部分和数字逻辑两个部分之间通过地址和数据总线实现数据流的交换。为了提高可靠性，将两部分的功能互相独立。数字逻辑部分能单独完成数据的采集，数据的处理，数据发送。采用FPGA代替传统的CPU作为主控制器的方式和CPU和FPGA配合使用的方式，大大节省了成本，提高了电路的效率和性能。

PGA用于将采样值按照大小进行不同增益的控制，以提高小信号时的信噪比，减小小信号的量化误差，从而提高小信号的采样精度。增益控制原理如图3所示，从图3中可以看出，根据采集到的小信号所处的幅值来确定对应的增益，幅值越大时，对应的增益越小，相应地，幅值越小时，对应的增益越大。在进行增益控制时，设置若干个增益，所有的增益按大小排列，每个增益对应一个采集信号阈值，每两个相邻的增益对应的采集信号阈值构成一个阈值范围，当采集信号时，根据采集信号所处的阈值范围来对采集信号进行对应的增益处理。阈值范围对应的增益为构成该阈值范围的两个采集信号阈值中较大的采集信号阈值(即为该阈值范围的上限采集信号阈值)对应的增益。由于采集信号越小时，需要的增益越大，所以增益与对应的采集信号阈值呈反比，所以构成阈值范围的两个采集信号阈值对应的增益中，较大采集信号阈值对应的增益小于较小采集信号阈值对应的增益。

在确定所处的阈值范围时，首先在所有的阈值范围内选定其中一个阈值范围作为原始比较范围。采集信号与原始比较范围进行比较，当采集信号处于原始比较范围内时，对采集信号进行与该原始比较范围对应的增益处理；当采集信号大于原始比较范围的上限采集信号阈值时，采集信号再与原始比较范围的相邻前一个比较范围进行比较，根据比较结果确定采集信号所在的阈值范围，当采集信号小于原始比较范围的下限采集信号阈值时，采集信号再与原始比较范围的相邻后一个比较范围进行比较。

当发送采集信号时，FPGA通过相应的除法器，将采集信号除以相应的增益来还原采集信号。

例如，选择PGA的×1，×2，×8三种增益，增益×1和×2对应的采集信号阈值构成一个阈值范围，×2和×8对应的采集信号阈值构成一个阈值范围，当采集信号处于增益×2和×8对应的阈值范围时，采集信号进行增益×2处理，当采集信号小于该阈值范围的下限阈值时，说明此时采集信号过小，需要更大的增益处理，采集信号进行增益×8处理；当采集信号大于该阈值范围的上限阈值时，说明此时采集信号较大，不需要进行×2增益处理，此时采集信号进行增益×1处理，如图4所示。每次采集信号都和系统设定好的阈值进行比较。如果采集信号超过对应的阈值则跳转到相应通道，反之则保持原来的通道。FPGA最终通过相应的乘法器和除法器，还原不同通道的真实采样值。通过增益控制的方法，小信号的采样精度可以达到0.05级。

本实施例中的采集器即是该电子式互感器，采集板是采集器的电路板；传感头对应电子式互感器中的一次设备，比如罗氏线圈等器件。

在进行精度校正的时候，采集器根据标准信号源，将幅值，相位，零漂等系数调整到一个统一的额定值，得到系数K1，K1作为采集器本身的系数。然后将采集器搭配传感头，将调试工具切换到传感头调试界面，按照标准信号源将系数重新校正，得到一个新的系数K2，这个就是传感头的系数。整个装置的系数为：K＝K1*K2。我们将K1，K2两个系数分别保存在FLASH芯片的两个block存储扇区中，同时上位机调试工具在电脑上保存成相应的文件，作为备份。当现场要更换传感头或者采集板时，无需重新校正精度，只需要将对应的传感头或者采集板的文件，通过上位机工具重新下载。这样就实现了采集器和传感头的免调试互换，给现场设备的维护升级节省了人力和物力，同时减少升级维修设备造成变电站停运的时间。系数调整及两级系数的管理通过处理器软核实现，处理器软核软核主程序框图如图5所示。

以上给出了具体的实施方式，但本发明不局限于所描述的实施方式。本发明的基本思路在于上述基本方案，对本领域普通技术人员而言，根据本发明的教导，设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变型仍落入本发明的保护范围内。

Claims (3)

1.一种电子式互感器，其特征在于，包括用于为电子式互感器中的器件提供电能的电源、FPGA、PGA、信号调理模块、第一AD转换模块和第二AD转换模块，线圈采集到的信息经所述信号调理模块后输出两路信号，一路依次经PGA和第一AD转换模块后输入给FPGA，另一路经第二AD转换模块后输入给FPGA；所述FPGA配置为两部分：一部分为处理器软核部分，另一部分为数字逻辑部分；在所述数字逻辑部分中，经所述第一AD转换模块和第二AD转换模块输入给FPGA的信息依次经过双AD采集单元、PGA控制单元、数字信号处理单元、组帧单元和编码发送单元后输出，所述数字逻辑部分还包括数据寄存器、状态寄存器、用于控制相应单元的定时器和控制寄存器，所述数字信号处理单元连接所述数据寄存器和状态寄存器；所述处理器软核部分包括总线单元、GPIO单元和用于与上位机连接的UART端口，所述总线单元通过数据总线和地址总线连接所述控制寄存器、数据寄存器和状态寄存器，所述GPIO单元中的中断端口连接所述定时器，所述GPIO单元中的控制端口连接所述数字逻辑部分。

2.根据权利要求1所述的电子式互感器，其特征在于，所述电子式互感器还包括存储器，所述FPGA连接所述存储器。

3.根据权利要求1所述的电子式互感器，其特征在于，所述PGA控制单元采用以下方式进行控制：

设置若干个增益，所有的增益按大小排列，每个增益对应一个采集信号阈值，每两个相邻的增益对应的采集信号阈值构成一个阈值范围，当采集信号时，根据采集信号所处的阈值范围来对所述采集信号进行对应的增益处理；当发送所述采集信号时，将所述采集信号除以相应的增益来还原所述采集信号；所述相应的增益为构成所述所处的阈值范围的采集信号中的上限采集信号阈值对应的增益。