CN105047223A - 一种或型级联匹配线结构 - Google Patents
一种或型级联匹配线结构 Download PDFInfo
- Publication number
- CN105047223A CN105047223A CN201510465640.4A CN201510465640A CN105047223A CN 105047223 A CN105047223 A CN 105047223A CN 201510465640 A CN201510465640 A CN 201510465640A CN 105047223 A CN105047223 A CN 105047223A
- Authority
- CN
- China
- Prior art keywords
- matched line
- stage
- type
- nmos tube
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000011156 evaluation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101150050144 MLO1 gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101000836337 Homo sapiens Probable helicase senataxin Proteins 0.000 description 2
- 102100027178 Probable helicase senataxin Human genes 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 101100001678 Emericella variicolor andM gene Proteins 0.000 description 1
- 101000615747 Homo sapiens tRNA-splicing endonuclease subunit Sen2 Proteins 0.000 description 1
- 101150020211 MPC1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 102100021774 tRNA-splicing endonuclease subunit Sen2 Human genes 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及一种匹配线结构，一种或型级联匹配线结构，由第一、二…N个单级OR型匹配线电路串联级联组成，所述每个单级OR型匹配线电路中包括比较控制模块、敏感放大器及第1、2…n个TCAM单元，所述比较控制模块与敏感放大器之间通过匹配线ML连接，所述第1、2…n个TCAM单元分别与匹配线ML并联连接，本发明由于大部分搜索操作都在第一级发生失配，无需启动后级搜索操作，且单级匹配线功耗跟TCAM单元数相关性较小，因此整体电路匹配线平均功耗不会因为字电路位数的增加而增加。同时该匹配线结构不需要对搜索线进行复位操作，有利于降低搜索线功耗。
Description
技术领域
本发明涉及一种匹配线结构，更具体地说，涉及一种或型级联匹配线结构。
背景技术
以往，许多研究者致力于未牺牲速度的前提下，降低TCAM匹配线的功耗。参考文献[1]Jian-WeiZhang,Yi-ZhengYe,andBin-DaLiu,“ACurrent-RecyclingTechniqueforShadow-Match-LineSensinginContent-AddressableMemories,”IEEETRANSACTIONSONVERYLARGESCALEINTEGRATION(VLSI)SYSTEMS,VOL.16,NO.6,pp.677-682,JUNE2008.中的作者提出了基于电荷重利用的CAM的下匹配线方案，同时实现了高速和低功耗的要求。但是其内部电平移位器采用了电荷泵，导致敏感放大器对下匹配线特别敏感。由于TCAM芯片是并行搜索操作，每次搜索操作将产生大量噪声，这些噪声会耦合到下匹配线，在大容量TCAM产品中，这个现象更为严重。因此基于电荷重利用的CAM下匹配线方案的应用范围受到了限制。参考文献[2]G.Kasai,Y.Takarahe,K.Furumi,andM.Yoneda,“200MHz/200MSPS3.2Wat1.5VVdd,9AMbitsternaryCAMwithnewchargeinjectionmatchdetectcircuitsandhankselectionscheme,”ProceedingsoftheIEEECustomIntegratedCircuitsConference,pp.387-390,Sep.2003中的电荷注入匹配线方案，虽然与传统NOR型匹配线相比提高了速度，降低了功耗。但是该方案内部采用的注入电容较大，不仅增加了芯片面积，同时由于工艺的偏差，芯片不同位置电容值不同。在大容量的TCAM芯片中，电容值变化更加明显，而该方案的匹配结果是通过敏感放大器进行采集，导致潜在的功能错误。随着字电路中位数的增加，其匹配线功耗也相应线性增加。参考文献[3]H.Lietal.,“AnAND-typematchlineschemeforhigh-performanceenergy-efficientcontentaddressablememories,”IEEEJ.Solid-StateCircuits,vol.41,no.5,pp.1108–1119,May2006.中作者提出的AND型级联匹配线策略，该策略充分利用了串行的低功耗优势以及虚地效应，在未牺牲性能的前提下，实现了低功耗。然而由于电荷共享问题，限制了其内部下拉网络中串联的TCAM单元数，在长字的应用中，这会导致更多级，进而增加了搜索时间。同时每一级中的反馈管使下拉网络更难将预充电节点下拉到地。以上两个因素，限制了在长字应用中AND型匹配线的使用。而参考文献[4]K.PagiamtzisandA.Sheikholeslami,“Content-AddressableMemory(CAM)CircuitsandArchitectures:ATutorialandSurvey,”IEEEJ.Solid-StateCircuits,vol.41,no.3,pp.712-727,Mar.2006.所提到的传统的NOR型匹配线的功耗随着字电路位数的增加呈线性增加，并且该结构不能使用级联的方式来降低功耗。参考文献[5]Lin,Ya-Chun,Yen-JenChang,andTung-ChiWu."Low-powercontent-addressablememorydesignusingadoublematch-line(DML)architecture."CircuitsandSystems(MWSCAS),2013IEEE56thInternationalMidwestSymposiumon.IEEE,2013.设计了一个双匹配线结构，把TCAM字电路分成若干段，进行并行连接处理，最后对每一段电路的求值结果进行或非操作。但是在预充电阶段，该匹配线结构需要对搜索线进行复位操作以断开上匹配线和下匹配线，因而搜索线功耗较大。同时由于各段电路属于并行连接关系，各段匹配结果需要连接到最终求值电路，在版图实现时会造成长连接线，增加搜索延时。许多研究者致力于将字电路分成若干段，并进行串行级联，例如参考文献[6]Jianwei,Zhang,etal."Acascadedcharge-sharingtechniqueforanEDP-efficientmatch-linedesigninCAMs."JournalofSemiconductors30.6(2009):065009.但是这些方案都存在功耗高，连接线复杂等问题。
发明内容
为了克服现有技术中存在的不足，本发明目的是提供一种或型级联匹配线结构。该匹配线结构简单，整体电路没有复杂的连接线，版图较容易实现。由于大部分搜索操作都在第一级发生失配，无需启动后级搜索操作，因此功耗较小，同时单级匹配线功耗跟TCAM单元数相关性较小，因此整体电路匹配线平均功耗不会因为字电路位数的增加而增加。同时该匹配线结构不需要对搜索线进行复位操作，有利于降低搜索线功耗。
为了实现上述发明目的，解决已有技术中所存在的问题，本发明采取的技术方案是：一种或型级联匹配线结构，由第一、二…N个单级OR型匹配线电路串联级联所组成，所述每个单级OR型匹配线电路中包括比较控制模块、敏感放大器及第1、2…n个TCAM单元，所述比较控制模块与敏感放大器之间通过匹配线ML连接，所述第1、2…n个TCAM单元分别与匹配线ML并联连接，第一单级OR型匹配线电路中的敏感放大器输出端与第二单级OR型匹配线电路中的比较控制模块输入端相连，所述第二单级OR型匹配线电路中的敏感放大器输出端与第三单级OR型匹配线电路中的比较控制模块输入端相连，依次类推，所述第N-1单级OR型匹配线电路中的敏感放大器输出端与第N单级OR型匹配线电路中的比较控制模块输入端相连。
所述比较控制模块，包括第1、2PMOS管MP1、MP2，NMOS管MN，第1、2反相器K1、K2及一个PMOS管、一个NMOS管组成的传输门T，其中：所述第1、2PMOS管MP1、MP2的源极分别与电源VDD正极相连，所述第1PMOS管MP1栅极分别与第1反相器K1输出端、传输门T的NMOS管栅极相连，所述第1反相器K1输入端分别与NMOS管MN栅极、传输门T中的PMOS管栅极相连，所述第2反相器K2输出端与第2PMOS管MP2栅极相连、输入端分别与第1、2PMOS管MP1、MP2漏极及传输门T的PMOS和NMOS管源极相连，所述传输门T的PMOS和NMOS管漏极与NMOS管MN漏极相连、NMOS管MN源极直接接地。
所述TCAM单元选自通用或非型TCAM单元。
本发明有益效果是：一种或型级联匹配线结构，由第一、二…N个单级OR型匹配线电路串联级联所组成，所述每个单级OR型匹配线电路中包括比较控制模块、敏感放大器及第1、2…n个TCAM单元，所述比较控制模块与敏感放大器之间通过匹配线ML连接，所述第1、2…n个TCAM单元分别与匹配线ML并联连接，第一单级OR型匹配线电路中的敏感放大器输出端与第二单级OR型匹配线电路中的比较控制模块输入端相连，所述第二单级OR型匹配线电路中的敏感放大器输出端与第三单级OR型匹配线电路中的比较控制模块输入端相连，依次类推，所述第N-1单级OR型匹配线电路中的敏感放大器输出端与第N单级OR型匹配线电路中的比较控制模块输入端相连。与已有技术相比，本发明中的单级OR型匹配线电路可连接的TCAM单元数较多，在同等字长的情况下，需要的级数较少，有利于减小搜索延时。本发明中的匹配线结构简单，整体电路没有复杂的连接线，版图较容易实现。由于大部分搜索操作都在第一级发生失配，无需启动后级搜索操作，且单级匹配线功耗跟TCAM单元数相关性较小，因此整体电路匹配线平均功耗不会因为字电路位数的增加而增加。同时该匹配线结构不需要对搜索线进行复位操作，有利于降低搜索线功耗。
附图说明
图1是本发明结构示意框图。
图2是本发明中的比较控制模块电路原理图。
图3是传统NOR型TCAM单元电路原理图。
图4是本发明电路原理图。
具体实施方式
下面结合附图对本发明作进一步说明。
如图1所示，一种或型级联匹配线结构，由第一、二…N个单级OR型匹配线电路串联级联所组成，所述每个单级OR型匹配线电路中包括比较控制模块、敏感放大器及第1、2…n个TCAM单元，所述比较控制模块与敏感放大器之间通过匹配线ML连接，所述第1、2…n个TCAM单元分别与匹配线ML并联连接，第一单级OR型匹配线电路中的敏感放大器输出端与第二单级OR型匹配线电路中的比较控制模块输入端相连，所述第二单级OR型匹配线电路中的敏感放大器输出端与第三单级OR型匹配线电路中的比较控制模块输入端相连，依次类推，所述第N-1单级OR型匹配线电路中的敏感放大器输出端与第N单级OR型匹配线电路中的比较控制模块输入端相连。
如图2所示，比较控制模块，包括第1、2PMOS管MP1、MP2，NMOS管MN，第1、2反相器K1、K2及一个PMOS管、一个NMOS管组成的传输门T，其中：所述第1、2PMOS管MP1、MP2的源极分别与电源VDD正极相连，所述第1PMOS管MP1栅极与第1反相器K1输出端、传输门T的NMOS管栅极相连，所述第1反相器K1输入端分别与NMOS管MN栅极、传输门T中的PMOS管栅极相连，所述第2反相器K2输出端与第2PMOS管MP2栅极相连、输入端分别与第1、2PMOS管MP1、MP2漏极及传输门T的PMOS和NMOS管源极相连，所述传输门T的PMOS和NMOS管漏极与NMOS管MN漏极相连、NMOS管MN源极直接接地。
如图3所示，NOR型TCAM单元工作过程有以下特点：当搜索操作匹配时，匹配线ML和地之间的下拉通道关闭，匹配线ML和地之间呈现高阻状态；当搜索操作失配时，匹配线ML和地之间的下拉通道打开，匹配线ML和地之间等效成一个较小的电阻。当SL和D相等时，例如SL＝‘1’，D＝‘1’，此时NMOS管M1和M4关闭，ML和地之间呈现高阻状态；当SL和D不等时，例如SL＝‘1’，D＝‘0’，此时NMOS管M1和M3打开，匹配线ML和地之间等效成一个较小的电阻。
如图4所示，一种或型级联匹配线结构具体工作过程如下：整个电路工作可以分成两个阶段，即预充电阶段和求值阶段。在预充电阶段，第一级中的SEN1首先变为高电平，MN1打开，传输门T1关闭，P1被预充电到高电平，而ML1被放电到地，经过方向器，MLO1变为高电平，作为第二级的输入SEN2，以此类推。可以看出，在预充电阶段，P1-Pn被预充到高电平，而ML1-MLn被放电到低电平。在求值阶段，SEN1变为低电平，MN1与预充电管Mpc1被关闭，传输门T开启进行求值。如果第一级的比较结果不匹配，意味着第一级中至少一个TCAM单元中下拉管打开，则P1直接通过传输门T1被下拉到地，P1#变为高电平，关闭反馈管Mpf1。此时MLO1保持高电平，不启动后级求值。如果第一级比较结果为匹配，则电源通过反馈管Mpf1与传输门T1，将ML1充电至VDD，此时MLO1变为低电平，开启下一级求值。以上可看出，只有上一级结果匹配，才能启动下一级求值，进而降低了功耗。最坏情况是整个字电路匹配，求值从第一级传递到最后一级。由于本发明采取分段策略，而在实际应用中，大部分字电路在第一级中失配，因此不需要启动后级比较操作，进而降低功耗。同时预充节点电容较小，意味着预充电电荷较少，每次比较操作功耗较少，以上两个因素实现了电路功耗的降低。
本发明优点在于：本发明中的单级OR型匹配线电路可连接的TCAM单元数较多，在同等字长的情况下，需要的级数较少，有利于减小搜索延时。本发明中的匹配线结构简单，整体电路没有复杂的连接线，版图较容易实现。由于大部分搜索操作都在第一级发生失配，无需启动后级搜索操作，且单级匹配线功耗跟TCAM单元数相关性较小，因此整体电路匹配线平均功耗不会因为字电路位数的增加而增加。同时该匹配线结构不需要对搜索线进行复位操作，有利于降低搜索线功耗。
Claims (3)
1.一种或型级联匹配线结构，由第一、二…N个单级OR型匹配线电路串联级联所组成，其特征在于：所述每个单级OR型匹配线电路中包括比较控制模块、敏感放大器及第1、2…n个TCAM单元，所述比较控制模块与敏感放大器之间通过匹配线ML连接，所述第1、2…n个TCAM单元分别与匹配线ML并联连接，第一单级OR型匹配线电路中的敏感放大器输出端与第二单级OR型匹配线电路中的比较控制模块输入端相连，所述第二单级OR型匹配线电路中的敏感放大器输出端与第三单级OR型匹配线电路中的比较控制模块输入端相连，依次类推，所述第N-1单级OR型匹配线电路中的敏感放大器输出端与第N单级OR型匹配线电路中的比较控制模块输入端相连。
2.根据权利要求1所述一种或型级联匹配线结构，其特征在于：所述比较控制模块，包括第1、2PMOS管MP1、MP2，NMOS管MN，第1、2反相器K1、K2及一个PMOS管、一个NMOS管组成的传输门T，其中：所述第1、2PMOS管MP1、MP2的源极分别与电源VDD正极相连，所述第1PMOS管MP1栅极与第1反相器K1输出端、传输门T的NMOS管栅极相连，所述第1反相器K1输入端分别与NMOS管MN栅极、传输门T中的PMOS管栅极相连，所述第2反相器K2输出端与第2PMOS管MP2栅极相连、输入端分别与第1、2PMOS管MP1、MP2漏极及传输门T的PMOS和NMOS管源极相连，所述传输门T的PMOS和NMOS管漏极与NMOS管MN漏极相连、NMOS管MN源极直接接地。
3.根据权利要求1所述一种或型级联匹配线结构，其特征在于：所述TCAM单元选自通用或非型TCAM单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510465640.4A CN105047223B (zh) | 2015-08-03 | 2015-08-03 | 一种或型级联匹配线结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510465640.4A CN105047223B (zh) | 2015-08-03 | 2015-08-03 | 一种或型级联匹配线结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047223A true CN105047223A (zh) | 2015-11-11 |
| CN105047223B CN105047223B (zh) | 2017-12-26 |
Family
ID=54453704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510465640.4A Active CN105047223B (zh) | 2015-08-03 | 2015-08-03 | 一种或型级联匹配线结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047223B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106205687A (zh) * | 2016-06-30 | 2016-12-07 | 醴陵恒茂电子科技有限公司 | 存储器及其搜索控制电路 |
| CN111934626A (zh) * | 2020-07-31 | 2020-11-13 | 大连理工大学 | 一种改进型的cam匹配线敏感放大器电路结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020181263A1 (en) * | 2001-05-30 | 2002-12-05 | Fujitsu Limited | Contents addressable memory with accelerated entry data shunting |
| CN104813405A (zh) * | 2012-12-26 | 2015-07-29 | 高通股份有限公司 | 用于三元内容可寻址存储器的伪nor单元 |
-
2015
- 2015-08-03 CN CN201510465640.4A patent/CN105047223B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020181263A1 (en) * | 2001-05-30 | 2002-12-05 | Fujitsu Limited | Contents addressable memory with accelerated entry data shunting |
| CN104813405A (zh) * | 2012-12-26 | 2015-07-29 | 高通股份有限公司 | 用于三元内容可寻址存储器的伪nor单元 |
Non-Patent Citations (1)
| Title |
|---|
| 万道焜等: "一种高速CAM的匹配线结构设计", 《第十四届计算机工程与工艺会议论文集》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106205687A (zh) * | 2016-06-30 | 2016-12-07 | 醴陵恒茂电子科技有限公司 | 存储器及其搜索控制电路 |
| CN106205687B (zh) * | 2016-06-30 | 2018-06-05 | 湖南恒茂高科股份有限公司 | 存储器及其搜索控制电路 |
| CN111934626A (zh) * | 2020-07-31 | 2020-11-13 | 大连理工大学 | 一种改进型的cam匹配线敏感放大器电路结构 |
| CN111934626B (zh) * | 2020-07-31 | 2024-02-06 | 大连理工大学 | 一种改进型的cam匹配线敏感放大器电路结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047223B (zh) | 2017-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105162441A (zh) | 一种高速低功耗动态比较器 | |
| Karunamuni et al. | Some improvements on a boundary corrected kernel density estimator | |
| US10049706B2 (en) | Memory and method of operating the same | |
| TW201443651A (zh) | 與資料匯流排反相記憶體電路、組態及／或操作有關之系統與方法 | |
| CN102957405A (zh) | 一种动态锁存比较器 | |
| CN106486156A (zh) | 一种基于FinFET器件的存储单元 | |
| CN105047223A (zh) | 一种或型级联匹配线结构 | |
| CN106026637A (zh) | 一种电荷泵电路及其单级电路 | |
| CN104506168B (zh) | 一种抗辐照超高速触发电路及航天超高速触发器 | |
| CN103531231B (zh) | 三态内容寻址存储器 | |
| CN205883044U (zh) | 电荷泵电路及其单级电路 | |
| Karthik et al. | Design and Implementation of a Low Power Ternary Content Addressable Memory (TCAM) | |
| CN103400597B (zh) | 一种超低功耗混合型内容可寻址存储器 | |
| CN102420585A (zh) | 双边沿脉冲d触发器 | |
| US20080183784A1 (en) | Full-adder of complementary carry logic voltage compensation | |
| CN106533447B (zh) | 一种动态比较器 | |
| CN201956999U (zh) | 3d多米诺集成电路时钟网络 | |
| CN102035530A (zh) | 用于高性能vlsi的最优保持管多米诺电路 | |
| CN113346894B (zh) | 逻辑运算电路及电子设备 | |
| CN102624378A (zh) | 一种低功耗多米诺三值文字运算电路 | |
| CN210958326U (zh) | 一种高可靠性可自恢复的锁存器结构 | |
| CN107425841B (zh) | 一种基于跳变检错结构的时序错误检测单元 | |
| CN113889158A (zh) | 一种基于sram的存内计算电路、装置及电子设备 | |
| CN113095035A (zh) | 一种亚阈值动态延迟型puf电路 | |
| CN102176186B (zh) | 电流镜求值动态电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210922 Address after: 361009 unit 401, No. 1736, Gangzhong Road, Xiamen area, China (Fujian) pilot Free Trade Zone, Xiamen, Fujian Patentee after: Dot crystal micro (Xiamen) integrated circuit Co.,Ltd. Address before: 116024 No. 2, Ling Gong Road, hi tech park, Liaoning, Dalian Patentee before: DALIAN University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right |