CN105024674B - 一种异步复位装置 - Google Patents

Abstract

本发明的目的在于提出一种由指令控制的异步复位装置，以替代传统的通过输入Pin电平进行异步复位的装置，为特定芯片节省一个Pin，有利于优化应用方案。

Description

一种异步复位装置

技术领域

本发明涉及电子信息系统的复位装置，尤其涉及特定芯片的复位装置，如指纹传感器芯片的复位装置。

背景技术

异步复位可在芯片发生异常时进行恢复。通常异步复位须独占一个IO，对于一些特定的芯片，例如指纹传感器芯片，可能构成一定的系统成本，如IO资源、封装布线资源、PCB布线资源、连接端子资源的占用。

发明内容

针对上述不足之处，本发明的目的在于提供一种复用标准串行外设接口从器件输入Pin的复位装置，从而省去独占的异步复位引脚。

本发明的技术方案是这样实现的：

一种复位装置包括：

复位指令检测器，自复位电路，系统复位电路，系统输入端口1，系统输入端口2，系统输入端口3，系统复位端口和标准串行外设接口从器件。复位指令检测器用于接收并检测从系统输入端口3输入的复位指令，自复位电路用于输出复位指令检测器的异步复位信号，系统复位电路用于输出异步复位信号来复位除本装置以外的硬件。

自复位电路的输入端连接系统输入端口3，异步复位信号输出端连接复位指令检测器的异步复位端口。

复位指令检测器的数据输入端连接系统输入端口1，时钟输入端连接系统输入端口2，输出端连接系统复位电路的指令复位信号输入端，异步复位端口接自复位电路的异步复位信号输出端。

系统复位电路的指令复位信号输入端连接复位指令检测器的输出端，系统复位信号输出端接系统复位端口。

标准串行外设接口从器件包括片选端口，时钟端口，数据端口和指令解析电路,其中：片选端口连接系统输入端口3，时钟端口连接系统输入端口2，数据端口连接系统输入端口3。指令解析电路解析的序列码组合不包含复位指令的序列码{b0,b1......bn}。

自复位电路还包括反相器和延时器，反相器的输入端连接自复位电路的输入端，输出端连接延时器的输入端；延时器的输入端连接反相器的输出端，输出端连接自复位电路异步复位信号输出端。

系统复位电路还包括反相器和延时器。反相器的输入端接系统复位电路的指令复位信号输入端，输出端接延时器的输入端；延时器的输入端接反相器的输出端，输出端接系统复位电路的系统复位信号输出端。

自复位电路的工作逻辑为：

状态一，当自复位电路输入端输入高电平时，异步复位信号输出端输出低电平；

状态二，当自复位电路输入端的输入从高电平变为低电平时，异步复位信号输出端输出从低电平变为高电平；

状态三，当自复位电路输入端的输入从低电平变为高电平并在△t1时间内保持高电平时，异步复位信号输出端的输出维持高电平。

复位指令检测器的工作时序为：

步骤一，当异步复位端口输入为低电平时，复位指令检测器执行异步复位；

步骤二，当异步复位端口输入从低电平变为高电平时，复位指令检测器开始接收外部发送的复位指令并沿时钟脉冲的上升沿采集数据。将每次采集到的数据序列码与预设的复位指令序列码相比较，当第N次采集到的序列码如{a0,a1......an}与预设的复位指令序列码{b0,b1......bn}一致时，产生指令复位信号，高电位有效；

步骤三，当异步复位端口输入从高电平变为低电平时，指令复位信号从高电平变为低电平，复位指令检测器执行异步复位。

系统复位电路的工作逻辑为:

状态一，当指令复位信号输入端输入为低电平时，系统复位信号输出端输出高电平；

状态二，当指令复位信号输入端输入从低电平变为高电平时，系统复位信号输出端的输出从高电平变为低电平，系统执行复位；

状态三，当指令复位信号输入端输入从高电平变为低电平并在△t2时间内维持低电平时，系统复位信号输出端的输出维持低电平。

附图说明

图1为一种复位装置的结构示意图；

图2为自复位电路的结构示意图；

图3为自复位电路的工作逻辑图；

图4为复位指令检测器的工作时序图；

图5为系统复位电路的结构示意图；

图6为系统复位电路的工作逻辑图。

具体实施方式

为了使本发明所提到的装置的工作流程及优点更加清楚明确，以下参照附图并举实例，对本发明进行详细的说明。

图1为一种复位装置的结构示意图。如图1所示，该装置由复位指令检测器1，自复位电路2，系统复位电路3，标准串行外设接口从器件4，系统输入端口1（5）,系统输入端口2（6），系统输入端口3（7）和系统复位端口8组成。

标准串行外设接口从器件的片选端口43连接系统输入端口3（7），时钟端口42连接系统输入端口2(6)，数据端口41连接系统输入端口1(5)。

自复位电路2的输入端21连接系统输入端口3(7)，异步复位信号输出端22接复位指令检测器1的异步复位端口13。

复位指令检测器1的时钟输入端11接系统输入端口2(6)，数据输入端12接系统输入端口1(5)，输出端14接系统复位电路3的指令复位信号输入端31，异步复位端口13接自复位电路2的异步复位信号输出端22；

系统复位电路3的指令复位信号输入端31接复位指令检测器1的输出端14，系统复位信号输出端32接系统复位端口8。

图2为自复位电路的结构示意图。如图2所示，自复位电路2还包含一个反相器23和一个延时器24，反相器23的输入端接自复位电路2的输入端21，输出端接延时器24的输入端，延时器23 的输出端接自复位电路2的异步复位信号输出端22。当片选信号输入至自复位电路2的输入端21时，经过反相器23和延时器24后，输出异步复位信号25。

图3为自复位电路的工作逻辑图。如图3所示，其工作逻辑为：

状态一，当自复位电路的输入端21的输入为高电平，异步复位信号输出端22输出低电平；

状态二，当自复位电路的输入端21的输入从高电平变为低电平，异步复位信号输出端22的输出从低电平变为高电平；

状态三，当自复位电路的输入端21的输入从低电平变为高电平并在△t1时间内维持高电平，异步复位信号输出端22的输出维持高电平；

图4为复位指令检测器的工作时序图。如图4所示，其工作步骤为：

步骤一，当异步复位端口13的输入为低电平时，复位指令检测器1执行异步复位；

步骤二，当异步复位端口13的输入从低电平变为高电平时，复位指令检测器1开始接收外部发送的复位指令9并沿时钟脉冲的上升沿采集数据。将每次采集到的数据序列码与预设的复位指令序列码相比较，当第N次采集到的序列码如{a0,a1......an}与预设的复位指令序列码{b0,b1......bn}一致时，产生指令复位信号15，高电位有效；

步骤三，当异步复位端口13的输入从高电平变为低电平时，复位指令检测器1执行异步复位，指令复位信号15从高电平变为低电平。

图5为系统复位电路的结构示意图。如图5所示，系统复位电路3还包括一个反相器33和一个延时器34。反相器33的输入端接系统复位电路3的指令复位信号输入端14，输出端接延时器34的输入端，延时器34的输出端接系统复位电路3的系统复位信号输出端32。指令复位信号15经过反相器33和延时器34后输出系统复位信号35。

图6为系统复位电路的工作逻辑图。如图5所示，其工作逻辑为：

状态一，当指令复位信号15为低电平时，系统复位信号输出端32输出高电平；

状态二，当指令复位信号15从低电平变为高电平时，系统复位信号输出端32的输出从高电平变为低电平；

状态三，当指令复位信号15从高电平变为低电平并在△t2时间内维持低电平时，系统复位信号输出端32的输出维持低电平；

以上结合最佳实施例对本发明进行阐述，但本发明并不局限于以上揭示的实施例，各种根据本发明的本质进行的修改变化，均应落在本发明的权利要求范围内。

Claims (9)

1.一种复位装置，其特征在于，所述复位装置包括：自复位电路，复位指令检测器和系统复位电路，

自复位电路用于输出复位指令检测器的异步复位信号；

复位指令检测器用于接收并检测从系统输入端口输入的复位指令；

系统复位电路用于输出异步复位信号来复位除本装置以外的硬件。

2.如权利要求1所述的一种复位装置，其特征在于：

自复位电路的输入端连接系统输入端口3，异步复位信号输出端连接复位指令检测器的异步复位端口；

复位指令检测器的数据输入端连接系统输入端口1，时钟输入端连接系统输入端口2，输出端连接系统复位电路的指令复位信号输入端，异步复位端口连接自复位电路的异步复位信号输出端；

系统复位电路的指令复位信号输入端连接复位指令检测器的输出端，系统复位信号输出端接系统复位端口。

3.如权利要求1所述的一种复位装置，其特征在于：所述自复位电路还包括反相器和延时器，

反相器的输入端连接自复位电路的输入端，输出端连接延时器的输入端；

延时器的输入端连接反相器的输出端，输出端连接自复位电路异步复位信号输出端。

4.如权利要求3所述的一种复位装置，其特征在于，所述自复位电路的工作逻辑为：

状态一，当自复位电路输入端输入高电平时，异步复位信号输出端输出低电平；

状态二，当自复位电路输入端的输入从高电平变为低电平时，异步复位信号输出端输出从低电平变为高电平；

状态三，当自复位电路输入端的输入从低电平变为高电平并在△t1时间内维持高电平时时，异步复位信号输出端的输出保持高电平。

5.如权利要求1所述的一种复位装置，其特征在于，所述复位指令检测器的工作时序为：

步骤一，当异步复位端口输入为低电平时，复位指令检测器执行异步复位；

步骤二，当异步复位端口输入从低电平变为高电平时，复位指令检测器开始接收外部发送的复位指令并沿时钟脉冲的上升沿采集数据，将每次采集到的数据序列码与预设的复位指令序列码相比较，当第N次采集到的序列码{a0,a1......an}与预设的复位指令序列码{b0,b1…… bn}一致时，产生指令复位信号，高电位有效；

步骤三，当异步复位端口输入变为从高电平变为低电平时，复位指令检测器执行异步复位，指令复位信号从高电平变为低电平。

6.如权利要求1所述的一种复位装置，其特征在于，所述系统复位电路还包括反相器和延时器，

反相器的输入端接系统复位电路的指令复位信号输入端，输出端接延时器的输入端；

延时器的输入端接反相器的输出端，输出端接系统复位电路的系统复位信号输出端。

7.如权利要求6所述的一种复位装置，其特征在于，所述系统复位电路的工作逻辑为：

状态一，当指令复位信号输入端输入为低电平时，系统复位信号输出端输出高电平；

状态二，当指令复位信号输入端输入从低电平变为高电平时，系统复位信号输出端的输出从高电平变为低电平，系统执行复位；

状态三，当指令复位信号输入端输入从高电平变为低电平并在△t2时间内维持低电平时，系统复位信号输出端的输出维持低电平。

8.如权利要求5所述的一种复位装置，还包括一个标准串行外设接口从器件，其特征在于：所述标准串行外设接口从器件包括片选端口，时钟端口，数据端口和指令解析电路；其中，

数据端口连接系统输入端口1；

时钟端口连接系统输入端口2；

片选端口连接系统输入端口3。

9.如权利要求8所述的一种复位装置，其特征在于：所述标准串行外设接口从器件的指令解析电路所解析的序列码组合不包含所述复位指令序列码{b0,b1......bn}。