发明内容
本发明提供一种供电电源掉电处理电路和一种网络终端,以解决Dyinggasp性能模块在实现Dying gasp信号功能时,灵活性较差,并且将Dyinggasp性能模块集成在芯片内部工艺较为复杂的问题。
为了解决上述问题,本发明公开了一种供电电源掉电处理电路,其特征在于,包括:供电电源、储能单元、第一信号生成单元和CPU;其中,所述供电电源的电压输出端分别与所述储能单元的电压输入端和所述第一信号生成单元的电压输入端连接;所述储能单元的电压输出端与所述CPU的电压输入端连接,所述第一信号生成单元的第一信号输出端与所述CPU的第一GPIO引脚连接;
在所述供电电源供电时,利用所述供电电源输入所述储能单元的电压对所述储能单元进行充电;在供电导致所述供电电源输入所述第一信号生成单元的电压高于或等于第一阈值时,所述第一信号输出端输出低电平至所述第一GPIO引脚;
在所述供电电源掉电时,所述储能单元进行放电以供所述CPU继续工作;在掉电导致所述供电电源输入所述第一信号生成单元的电压低于第一阈值时,所述第一信号输出端输出高电平至所述第一GPIO引脚;所述第一GPIO引脚在检测到电平由低到高跳变后产生第一中断信号,致使所述CPU生成掉电信号,并将所述掉电信号发送至服务器,以通知服务器所述供电电源掉电。
优选地,所述第一信号生成单元包括第一电容,所述第一电容的第一端连接所述第一信号输出端,所述第一电容的第二端接地;
在供电导致所述供电电源输入所述第一信号生成单元的电压高于或等于第一阈值时,对所述第一电容进行充电;
在掉电导致所述供电电源输入所述第一信号生成单元的电压低于第一阈值时,所述第一电容放电致使所述第一信号输出端输出低电平至所述第一GPIO引脚;在所述第一电容放电结束后致使所述第一信号输出端输出高电平至所述第一GPIO引脚。
优选地,所述第一信号生成单元还包括第一电阻、第二电阻和第一MOS管,
其中,所述第一电阻的第一端连接所述第一信号生成单元的电压输入端连接,所述第一电阻的第二端连接所述第二电阻的第一端连接,所述第二电阻的第二端接地;
所述第一MOS管的栅极与所述第一电阻的第二端或者所述第二电阻的第一端连接,所述第一MOS管的漏极与所述第一信号输出端连接,所述第一MOS管的源极接地;
在供电导致所述供电电源输入所述第一信号生成单元的电压高于或等于第一阈值时,所述第一MOS管导通,致使所述第一信号输出端输出低电平;在掉电导致所述供电电源输入所述第一信号生成单元的电压低于第一阈值时,所述第一MOS管截止,致使所述第一信号输出端输出高电平。
优选地,还包括第二信号生成单元,所述供电电源的电压输出端与所述第二信号生成单元的电压输入端连接,所述第二信号生成单元的第二信号输出端与所述CPU的第二GPIO引脚连接;
在供电导致所述供电电源输入所述第二信号生成单元的电压高于或等于第二阈值时,所述第二信号输出端输出低电平至所述第二GPIO引脚;在掉电导致所述供电电源输入所述第二信号生成单元的电压低于第二阈值时,所述第二信号输出端输出高电平至所述第二GPIO引脚;所述第二阈值大于所述第一阈值;
所述第二GPIO引脚在检测到电平由低到高跳变后产生第二中断信号,致使所述CPU记录所述供电电源的瞬时波动次数,所述记录为将所述供电电源的瞬时波动次数加1。
优选地,所述第二信号生成单元包括第三电阻、第四电阻和第二MOS管,
其中,所述第三电阻的第一端连接所述第二信号生成单元的电压输入端连接,所述第三电阻的第二端连接所述第四电阻的第一端连接,所述第四电阻的第二端接地;
所述第二MOS管的栅极与所述第三电阻的第二端或者所述第四电阻的第一端连接,所述第二MOS管的漏极与所述第二信号输出端连接,所述第二MOS管的源极接地;
在供电导致所述供电电源输入所述第二信号生成单元的电压高于或等于第二阈值时,所述第二MOS管导通,致使所述第二信号输出端输出低电平;在掉电导致所述供电电源输入所述第二信号生成单元的电压低于第二阈值时,所述第二MOS管截止,致使所述第二信号输出端输出高电平。
优选地,所述CPU在所述供电电源的瞬时波动次数超过预设次数时,生成干扰信号,并将所述干扰信号发送至服务器,以通知服务器所述供电电源受到干扰。
优选地,所述储能单元包括二极管和第二电容,
其中,所述二极管的正极与所述储能单元的电压输入端连接,所述二极管的负极与第二电容的第一端连接,所述第二电容的第二端接地;所述第二电容的第一端与所述储能单元的电压输出端连接。
优选地,所述第二电容包括一个或多个电容;
在所述第二电容包括一个电容时,所述二极管的负极与该一个电容的第一端连接,所述该一个电容的第二端接地;所述该一个电容的第一端与所述储能单元的电压输出端连接;
在所述第二电容包括多个电容时,所述多个电容并联,所述二极管的负极与并联后的第一端连接,并联后的第二端接地;所述并联后的第一端与所述储能单元的电压输出端连接。
优选地,所述第二电容为电解电容,所述第二电容的第一端为所述电解电容的正极,所述第二电容的第二端为所述电解电容的负极。
根据本发明的另一方面,还公开了一种网络终端,其特征在于,所述网络终端与服务器进行通信,所述网络终端包括如上所述的供电电源掉电处理电路。
与现有技术相比,本发明包括以下优点:
本发明中的供电电源掉电处理电路包括:供电电源、储能单元、第一信号生成单元和CPU。在供电电源供电时,利用供电电源输入储能单元的电压对储能单元进行充电,在供电导致供电电源输入第一信号生成单元的电压高于或等于第一阈值时,第一信号生成单元的第一信号输出端输出低电平至CPU的第一GPIO引脚;在供电电源掉电时,储能单元进行放电以供CPU继续工作,在掉电导致供电电源输入第一信号生成单元的电压低于第一阈值时,第一信号输出端输出高电平至第一GPIO引脚;第一GPIO引脚在检测到电平由低到高跳变后产生第一中断信号,致使CPU生成掉电信号,并将掉电信号发送至服务器,以通知服务器供电电源掉电。本发明中的供电电源掉电处理电路全部由模拟器件搭建,可以根据需求设置该电路的各项功能,控制更加灵活,并且无需集成技术,工艺更加简单。
实施例二:
参照图2,示出了本发明实施例二的一种供电电源掉电处理电路的结构框图,所述供电电源掉电处理电路可以包括:供电电源201、储能单元202、第一信号生成单元203、第二信号生成单元204和CPU205。
本实施例与上述实施例一的区别在于,该实施例的供电电源掉电处理电路还包括一个第二信号生成单元,该第二信号生成单元的作用与第一信号生成单元的作用类似,用于生成中断信号。所述第二信号生成单元可以包括电压输入端和第二信号输出端,所述CPU还可以包括第二GPIO引脚。
本发明实施例中,所述供电电源的电压输出端可以分别与所述储能单元的电压输入端、所述第一信号生成单元的电压输入端、以及所述第二信号生成单元的电压输入端连接;所述储能单元的电压输出端与所述CPU的电压输入端连接,所述第一信号生成单元的第一信号输出端与所述CPU的第一GPIO引脚连接,所述第二信号生成单元的第二信号输出端与所述CPU的第二GPIO引脚连接。
在所述供电电源供电时,可以利用所述供电电源输入所述储能单元的电压对所述储能单元进行充电;在供电导致所述供电电源输入所述第一信号生成单元的电压高于或等于第一阈值时,所述第一信号生成单元的第一信号输出端输出低电平至所述第一GPIO引脚;在供电导致所述供电电源输入所述第二信号生成单元的电压高于或等于第二阈值时,所述第二信号生成单元的第二信号输出端输出低电平至所述第二GPIO引脚。
在所述供电电源掉电时,所述储能单元可以利用存储的能量进行放电以供所述CPU继续工作;在掉电导致所述供电电源输入所述第一信号生成单元的电压低于第一阈值时,所述第一信号生成单元的第一信号输出端输出高电平至所述第一GPIO引脚;在掉电导致所述供电电源输入所述第二信号生成单元的电压低于第二阈值时,所述第二信号生成单元的第二信号输出端输出高电平至所述第二GPIO引脚。
其中,第一GPIO引脚在检测到电平由低到高跳变后将产生第一中断信号,此时CPU执行第一中断程序,致使所述CPU生成掉电信号,并将所述掉电信号发送至服务器,以通知服务器所述供电电源掉电。另外,在本发明的一种优选实施例中,所述CPU在生成掉电信号之后,该掉电信号还会促使CPU上运行的操作系统执行一个正常的关机操作,并保存网络终端当前的有效数据信息和程序运行状态信息等。
所述第二GPIO引脚在检测到电平由低到高跳变后将产生第二中断信号,此时CPU执行第二中断程序,致使所述CPU记录所述供电电源的瞬时波动次数,其中,所述记录为将所述供电电源的瞬时波动次数加1,例如CPU可以将供电电源的瞬时波动次数记录到存储器内。
上述的第一信号生成单元和第二信号生成单元均是根据供电电源输入的电压不同输出不同的电平至CPU的GPIO引脚,从而控制CPU执行相应的动作。所不同的是,所述第一信号生成单元主要用于在检测到供电电源真正掉电时产生第一中断信号,第二信号生成单元主要用于在检测到供电电源发生瞬时波动时产生第二中断信号。供电电源如果产生一个瞬时的电压波动,如果波动范围导致信号生成单元输出的电平产生了由低到高的跳变,则信号生成单元也会是产生中断信号发给CPU,但是该波动只是瞬间的,例如可能由于外界的干扰导致供电电源的输出电压产生波动,但是该波动很快会恢复正常,所以针对该种情况,CPU不会将其确定为供电电源掉电,而只是确定其产生了一次瞬时波动。
因此,针对供电电源产生瞬时波动的情况,本发明实施例中设置了专门的第二信号生成单元,如果与第二信号生成单元连接的第二GPIO引脚产生第二中断信号,此时CPU不会生成掉电信号发送给服务器,而是记录所述供电电源的瞬时波动次数,后续CPU可以在所述供电电源的瞬时波动次数超过预设次数时,生成干扰信号,并将所述干扰信号发送至服务器,以通知服务器所述供电电源受到干扰。服务器在接收到该干扰信号之后,即可根据该干扰信号进行后续处理,例如工作人员可以对受到干扰的电源及其周围环境进行检测等。
而针对供电电源真正发生掉电的情况,本发明实施例中设置了第一信号生成单元,为了保证第一信号生成单元不会在供电电源发生瞬时波动时导致CPU产生掉电信号,在本发明的一种优选实施例中,可以在所述第一信号生成单元中设置第一电容,其中,所述第一电容的第一端连接所述第一信号输出端,所述第一电容的第二端接地。因此,在供电导致所述供电电源输入所述第一信号生成单元的电压高于或等于第一阈值时,可以对所述第一电容进行充电;而在掉电导致所述供电电源输入所述第一信号生成单元的电压低于第一阈值时,所述第一电容放电致使所述第一信号输出端输出低电平至所述第一GPIO引脚;在所述第一电容放电结束后致使所述第一信号输出端输出高电平至所述第一GPIO引脚。
因此,通过第一电容的放电,即可增加电平跳变的时间,如果是瞬时的电压波动,供电电源的输出电压很快就又会处于稳定的高电压状态,则第一信号输出端输出的电平将不会跳变到高电平,如果是供电电源真的发生掉电,在第一电容放电完毕之后,第一信号输出端输出的电平才会跳变到高电平,此时第一GPIO引脚才会产生第一中断信号,才会导致CPU生成掉电信号。
本发明实施例中,由于第一信号生成单元针对的是供电电源真正发生掉电的情况,第二信号生成单元针对的是供电电源发生瞬时的电压波动的情况,因此所述第二阈值可以设置为大于所述第一阈值,即在供电电源有轻微的波动时即可检测到该波动情况。
参照图3,示出了本发明实施例二的一种供电电源掉电处理电路的具体电路图。下面结合图3,对上述供电电源掉电处理电路的各个部分进行详细描述。
(1)供电电源
从图3可以看出,所述供电电源可以包括电源接口P8、保险丝F1、二极管D6和滤波器T1,其中保险丝F1可以选取额定电流为3A的保险丝。电源接口P8的端口1可以和保险丝F1的第一端连接,电源接口P8的端口2可以分别和二极管D6的正极、以及滤波器T1的端口2连接;保险丝F1的第二端可以分别和二极管D6的负极、以及滤波器T1的端口1连接;滤波器T1的端口3接地,滤波器T1的端口4即为供电电源的电压输出端,该电压输出端输出的电压为VCC_12V_IN,经过开关(图中未标明开关)后变为VCC_12V_D。VCC_12V_D可以分别输入储能单元的电压输入端、第一信号生成单元的电压输入端和第二信号生成单元的电压输入端。
(2)储能单元
本发明实施例中,所述储能单元可以包括二极管和第二电容。其中,所述二极管的正极与所述储能单元的电压输入端连接,所述二极管的负极与第二电容的第一端连接,所述第二电容的第二端接地;所述第二电容的第一端与所述储能单元的电压输出端连接。所述第二电容可以为电解电容,此时所述第二电容的第一端为所述电解电容的正极,所述第二电容的第二端为所述电解电容的负极。
在本发明的一种优选实施例中,所述第二电容可以包括一个或多个电容。在所述第二电容包括一个电容时,所述二极管的负极与该一个电容的第一端连接,所述该一个电容的第二端接地;所述该一个电容的第一端与所述储能单元的电压输出端连接;在所述第二电容包括多个电容时,所述多个电容并联,所述二极管的负极与并联后的第一端连接,并联后的第二端接地;所述并联后的第一端与所述储能单元的电压输出端连接。
从图3可以看出,所述储能单元可以包括二极管D7、电解电容C770和电解电容C765,其中电解电容C770和电解电容C765即为第二电容。储能单元的电压输入端(即VCC_12V_D端)与二极管D7的正极连接,二极管D7的负极分别与电解电容C770和电解电容C765的正极连接,电解电容C770和电解电容C765的负极接地,电解电容C770和电解电容C765的正极分别与储能单元的电压输出端V(即VCC_12V端)连接,该电压输出端V连接CPU的电压输入端。
当供电电源正常供电时,可以对储能单元中的电解电容C770和电解电容C765进行充电,当供电电源掉电时,储能单元中的电解电容C770和电解电容C765可以进行放电。其中,电解电容C770的电容值可以为2200uf,电解电容C765的电容值也可以为2200uf,可以在外部断电的情况下给CPU提供1到2秒的缓冲工作时间,CPU正是利用了这个时间将掉电信号发送出去。
(3)第一信号生成单元
从图3可以看出,所述第一信号生成单元可以包括第一电阻R280、第二电阻R281、第一MOS管Q6(MOS管是金属(metal)-氧化物(oxid)-半导体(semiconductor)场效应晶体管)和第一电容C779。其中,第一信号生成单元的电压输入端(即VCC_12V_D端)与所述第一电阻R280的第一端连接,所述第一电阻R280的第二端连接所述第二电阻R281的第一端,所述第二电阻R281的第二端接地;所述第一MOS管Q6的栅极与所述第一电阻R280的第二端或者所述第二电阻R281的第一端连接,所述第一MOS管Q6的漏极与第一信号输出端(即INT_POWEROFF0端)连接,所述第一MOS管Q6的源极接地;INT_POWEROFF0端与CPU的第一GPIO引脚连接。
在供电导致所述供电电源输入所述第一信号生成单元的电压高于或等于第一阈值时,所述第一MOS管导通,致使所述第一信号输出端输出低电平;在掉电导致所述供电电源输入所述第一信号生成单元的电压低于第一阈值时,所述第一MOS管截止,致使所述第一信号输出端输出高电平。
本发明实施例中,所述第一信号生成单元还可以包括第一漏极电压输入端(即VCC_3V3端)和第一漏极电阻R282,用于保证第一MOS管Q6的正常工作。第一漏极电压输入端(即VCC_3V3端)与第一漏极电阻R282的第一端连接,第一漏极电阻R282的第二端与第一MOS管Q6的漏极连接。
其中,第一电阻R280的阻值可以为20k,第二电阻R281的阻值可以为4.7k,第一漏极电阻R282的阻值可以为10k,第一电容C779的电容值可以为1uf。
(4)第二信号生成单元
从图3可以看出,所述第二信号生成单元可以包括第三电阻R287、第四电阻R288和第二MOS管Q7。其中,第二信号生成单元的电压输入端(即VCC_12V_D端)与所述第三电阻R287的第一端连接,所述第三电阻R287的第二端连接所述第四电阻R288的第一端,所述第四电阻R288的第二端接地;所述第二MOS管Q7的栅极与所述第三电阻R287的第二端或者所述第四电阻R288的第一端连接,所述第二MOS管Q7的漏极与第二信号输出端(即INT_POWEROFF1端)连接,所述第二MOS管Q7的源极接地;INT_POWEROFF1端与CPU的第二GPIO引脚连接。
在供电导致所述供电电源输入所述第二信号生成单元的电压高于或等于第二阈值时,所述第二MOS管导通,致使所述第二信号输出端输出低电平;在掉电导致所述供电电源输入所述第二信号生成单元的电压低于第二阈值时,所述第二MOS管截止,致使所述第二信号输出端输出高电平。
本发明实施例中,所述第二信号生成单元还可以包括第二漏极电压输入端(即VCC_3V3端)和第二漏极电阻R289,用于保证第二MOS管Q7的正常工作。第二漏极电压输入端(即VCC_3V3端)与第二漏极电阻R289的第一端连接,第二漏极电阻R289的第二端与第二MOS管Q7的漏极连接。
其中,第三电阻R287的阻值可以为20k,第四电阻R288的阻值可以为3k,第二漏极电阻R289的阻值可以为10k。
本发明实施例中,可以自由配置电路中各个元器件的参数。例如,可以配置不同的第二电容的电容值,以使储能单元具有不同的工作时间,根据所用的电容容量的不同,提供的电量也不同,工作时间跟这个电量有关。再例如,上述的第一阈值与第一电阻和第二电阻的阻值相关,通过第一电阻和第二电阻分压得到的分压电压越大,第一阈值越小,因此可以配置不同的第一电阻和第二电阻的阻值,以使导致第一MOS管截止的电压不同,即导致产生第一中断信号的电压不同;上述的第二阈值与第三电阻和第四电阻的阻值相关,通过第三电阻和第四电阻分压得到的分压电压越大,第二阈值越小,因此可以配置不同的第三电阻和第四电阻的阻值,以使导致第二MOS管截止的电压不同,即导致产生第二中断信号的电压不同。
图3中,Q6用于产生真正的中断信号INT_POWEROFF0,Q6的栅极为2个电阻分压后的控制信号,正常供电电压下,这个分压信号为2V左右,Q6的导通电压为1.5V左右,所以当输入第一信号生成单元的电压下降到7V以下时,Q6由导通变为截止,而因为有电容C779的关系,INT_POWEROFF0由低电平跳变为高电平,这个跳变需要一段时间才完成,避免了普通的电压波动造成的误操作。Q7为简单的电源稳定性检测,用于产生中断信号INT_POWEROFF1,Q7的栅极为2个电阻分压后的控制信号,正常供电电压下,这个分压信号为1.6V左右,Q7的导通电压为1.5V左右,这样当供电电源的电压有轻微的波动时,INT_POWEROFF1就会由低电平跳变为高电平,从而CPU产生中断信号,此时CPU仅仅会简单的记录有电源波动的次数。
图3所示的电路只是用作举例说明,其中各个元器件的参数值也只是用作举例说明,本发明实施例中并不限定于这一种电路形式,并且对具体的参数值并不加以限制。
本发明实施例中,在供电电源供电时,利用供电电源输入储能单元的电压对储能单元进行充电,在供电导致供电电源输入第一信号生成单元的电压高于或等于第一阈值时,第一信号生成单元的第一信号输出端输出低电平至CPU的第一GPIO引脚;在供电电源掉电时,储能单元进行放电以供CPU继续工作,在掉电导致供电电源输入第一信号生成单元的电压低于第一阈值时,第一信号输出端输出高电平至第一GPIO引脚;第一GPIO引脚在检测到电平由低到高跳变后产生第一中断信号,致使CPU生成掉电信号,并将掉电信号发送至服务器,以通知服务器供电电源掉电,并且促使网络终端的操作系统执行正常的关机操作以保存有效信息。本发明实施例中的供电电源掉电处理电路全部由模拟器件搭建,可以根据需求设置该电路的各项功能,控制更加灵活,并且无需集成技术,工艺更加简单。
本发明实施例中还提供了一种网络终端,所述网络终端中可以包括上述实施例一或实施例二所述的供电电源掉电处理电路,该网络终端可以与服务器进行通信,其可以通过所述供电电源掉电处理电路,在供电电源掉电时,及时将掉电信号发送至服务器,以通知服务器供电电源掉电,然后维修人员即可以根据实际情况进行后续维护等。所述网络终端可以为路边监控终端、路边发布终端等,本发明实施例对此并不加以限制。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本发明可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种供电电源掉电处理电路和一种网络终端,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。