CN105007307A - 一种存储控制方法和系统 - Google Patents

一种存储控制方法和系统 Download PDF

Info

Publication number
CN105007307A
CN105007307A CN201510342457.5A CN201510342457A CN105007307A CN 105007307 A CN105007307 A CN 105007307A CN 201510342457 A CN201510342457 A CN 201510342457A CN 105007307 A CN105007307 A CN 105007307A
Authority
CN
China
Prior art keywords
controller
data
signal
spatial cache
sas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510342457.5A
Other languages
English (en)
Other versions
CN105007307B (zh
Inventor
孙磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201510342457.5A priority Critical patent/CN105007307B/zh
Publication of CN105007307A publication Critical patent/CN105007307A/zh
Application granted granted Critical
Publication of CN105007307B publication Critical patent/CN105007307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种存储控制方法和系统，包括：将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间。通过预先互联的第一控制器的第一串行连接小型计算机系统接口SAS控制器和第二控制器的第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理。在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在第二SAS控制器的监控下将经过同步处理的第一缓存空间的第一数据信号存储到第一固定存储空间中。通过本发明的方案，能够实现低成本、双向控制的存储功能。

Description

一种存储控制方法和系统
技术领域
本发明涉及存储设计领域，具体涉及一种存储控制方法和系统。
背景技术
目前通用的服务器存储连接方式如图1所示，此种方式连接,需要存储具备完整的运行管理功能,即存储单元必须可以独立运行管理，如可以管理磁盘、建立主机组、根据与主机连接协议进行磁盘映射；这种架构的成本是相当高的，存储端需要1+1冗余控制器主板，为了连接更多主机、存储端和服务器端都需要插接IP/FC/IB等昂贵的接口卡，而且在增加成本的同时，连接速度也会受限于连接接口的带宽，不能发挥后端存储的性能。
发明内容
为了解决上述问题，本发明提出了一种存储控制方法和系统，能够实现低成本、双向控制的存储功能。
为了达到上述目的，本发明提出了一种存储控制方法，该方法包括：
将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间。
通过预先互联的第一控制器的第一串行连接小型计算机系统接口SAS控制器和第二控制器的第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理。
在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在第二SAS控制器的监控下将经过同步处理的第一缓存空间的第一数据信号存储到第一固定存储空间中。
优选地，
将需要存储的数据信号通过PCI-E总线传输到第一缓存空间和/或第二缓存空间包括：
将通过PCI-E总线的需要存储的数据信号放大到预设的信号值或还原成初始的信号值；并将放大或还原后的数据信号通过预先按照四通道可插拔QSFP接口定义进行排序的PCI-E总线发送到第一缓存空间和/或第二缓存空间。
优选地，
通过预先互联的第一SAS控制器和第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理包括：
通过所述第一SAS控制器在第一控制器的软件层模拟第一发起端和第一目标端，将第一缓存空间的第一数据信号发送至第二缓存空间进行备份；其中，第一发起端为第一缓存空间，第一目标端为第二缓存空间；和/或，
通过第二SAS控制器在第二控制器的软件层模拟第二发起端和第二目标端，将第二缓存空间的第二数据信号发送至第一缓存空间进行备份；其中，第二发起端为第二缓存空间，第二目标端为第一缓存空间。
优选地，
在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中包括：
第一SAS控制器向第二SAS控制器实时发送检测第二控制器是否正常工作的第一心跳数据，并根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中；和/或，
第二SAS控制器向第一SAS控制器实时发送检测第一控制器是否正常工作的第二心跳数据，并根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中。
优选地，
根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中包括：
当第一SAS控制器收到第一心跳数据的反馈信息时，判定第二控制器工作正常，并忽略该反馈信息，继续由第二控制器将第二数据信号存储到第二固定存储空间中；当第一SAS控制器未收到第一心跳数据的反馈信息时，判定第二控制器宕机，并通知第一控制器接管第二控制器的全部工作，由第一控制器将备份的第二数据信号存储到第二固定存储空间中。
根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中包括：
当第二SAS控制器收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器工作正常，并忽略该反馈信息，继续由第一控制器将第一数据信号存储到第一固定存储空间中；当第二SAS控制器未收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器宕机，并通知第二控制器接管所述第一控制器的全部工作，由第二控制器将备份的第一数据信号存储到第一固定存储空间中。
为了达到上述目的，本发明还提出了一种存储控制系统，该系统包括：传输模块、同步模块和存储模块。
传输模块，用于将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间。
同步模块，用于通过预先互联的第一控制器的第一串行连接小型计算机系统接口SAS控制器和第二控制器的第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理。
存储模块，用于在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在第二SAS控制器的监控下将经过同步处理的第一缓存空间的第一数据信号存储到第一固定存储空间中。
优选地，
传输模块将需要存储的数据信号通过PCI-E总线传输到第一缓存空间和/或第二缓存空间是指：
将通过PCI-E总线的需要存储的数据信号放大到预设的信号值或还原成初始的信号值；并将放大或还原后的数据信号通过预先按照四通道可插拔QSFP接口定义进行排序的PCI-E总线发送到第一缓存空间和/或第二缓存空间。
优选地，
同步模块通过预先互联的第一SAS控制器和第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理是指：
通过第一SAS控制器在第一控制器的软件层模拟第一发起端和第一目标端，将第一缓存空间的第一数据信号发送至第二缓存空间进行备份；其中，第一发起端为第一缓存空间，第一目标端为第二缓存空间；和/或，
通过第二SAS控制器在第二控制器的软件层模拟第二发起端和第二目标端，将第二缓存空间的第二数据信号发送至第一缓存空间进行备份；其中，第二发起端为第二缓存空间，第二目标端为第一缓存空间。
优选地，
存储模块在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中是指：
第一SAS控制器向第二SAS控制器实时发送检测第二控制器是否正常工作的第一心跳数据，并根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中；和/或，
第二SAS控制器向第一SAS控制器实时发送检测第一控制器是否正常工作的第二心跳数据，并根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中。
优选地，
存储模块根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中是指：
当第一SAS控制器收到第一心跳数据的反馈信息时，判定第二控制器工作正常，并忽略该反馈信息，继续由第二控制器将第二数据信号存储到第二固定存储空间中；当第一SAS控制器未收到第一心跳数据的反馈信息时，判定第二控制器宕机，并通知第一控制器接管第二控制器的全部工作，由第一控制器将备份的第二数据信号存储到第二固定存储空间中。
存储模块根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中是指：
当第二SAS控制器收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器工作正常，并忽略该反馈信息，继续由第一控制器将第一数据信号存储到第一固定存储空间中；当第二SAS控制器未收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器宕机，并通知第二控制器接管所述第一控制器的全部工作，由第二控制器将备份的第一数据信号存储到第一固定存储空间中。
与现有技术相比，本发明包括：将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间。通过预先互联的第一控制器的第一串行连接小型计算机系统接口SAS控制器和第二控制器的第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理。在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在第二SAS控制器的监控下将经过同步处理的第一缓存空间的第一数据信号存储到第一固定存储空间中。通过本发明的方案，能够实现低成本、双向控制的存储功能。
附图说明
下面对本发明实施例中的附图进行说明，实施例中的附图是用于对本发明的进一步理解，与说明书一起用于解释本发明，并不构成对本发明保护范围的限制。
图1为传统的存储控制方法示意图；
图2为本发明的存储控制方法流程图；
图3为本发明的SAS控制器互联示意图；
图4为本发明的存储控制系统框图。
具体实施方式
为了便于本领域技术人员的理解，下面结合附图对本发明作进一步的描述，并不能用来限制本发明的保护范围。
为了达到上述目的，本发明提出了一种存储控制方法，如图2所示，该方法包括：
S101、将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间。
在本发明实施例中，通过PCIE的扩展延伸,在主机和存储系统间通过PCIE方式进行连接,从而存储IO单元可以不依赖主板系统独立工作。
并且，在传统的外插HBA(Host Bus Adapter，HBA，主机总线适配器)卡设计中，其核心是HBA芯片搭配FW的协议转化完成数据传输，而本发明方案摒弃了上述传统模式，在主机端对外的HBA卡上，不做任何协议转化，单纯的把PCI-E的信号进行还原和放大，这样更适宜远距离传输，主机端出口将PCI-E线序进行调整，按QSFP(Quad Small Form-factor Pluggable四通道可插拔)接口定义进行排序定义，以达到更适宜传输的目的。
另外，在本发明实施例中，主机端需要根据本发明的发明思路预先设计适配卡，该适配卡可以是标准的半高半长卡，插接到服务器上，然后传输线缆采用标准QSFP线缆，PCI-E信号通过QSFP连接到存储设备后，直接与SAS控制器进行连接，从而实现对SAS控制器工作的支持。
优选地，
将需要存储的数据信号通过PCI-E总线传输到第一缓存空间和/或第二缓存空间包括：
将通过PCI-E总线的需要存储的数据信号放大到预设的信号值或还原成初始的信号值；并将放大或还原后的数据信号通过预先按照QSFP接口定义进行排序的PCI-E总线发送到第一缓存空间和/或第二缓存空间。
S102、通过预先互联的第一控制器的第一串行连接小型计算机系统接口SAS控制器和第二控制器的第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理。
在本发明实施例中，第一SAS控制器和第二SAS控制器预先通过SAS通道连接；通过两个控制器的SAS芯片的连接，实现了双控的冗余切换。其中，该SAS通道可以通过存储背板进行连接；并且SAS通道可以为SAS×4通道。如图3所示，为两个控制器的SAS芯片互联示意图。
优选地，
通过预先互联的第一SAS控制器和第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理包括：
通过所述第一SAS控制器在第一控制器的软件层模拟第一发起端和第一目标端，将第一缓存空间的第一数据信号发送至第二缓存空间进行备份；其中，第一发起端为第一缓存空间，第一目标端为第二缓存空间；和/或，
通过第二SAS控制器在第二控制器的软件层模拟第二发起端和第二目标端，将第二缓存空间的第二数据信号发送至第一缓存空间进行备份；其中，第二发起端为第二缓存空间，第二目标端为第一缓存空间。
S103、在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在第二SAS控制器的监控下将经过同步处理的第一缓存空间的第一数据信号存储到第一固定存储空间中。
优选地，
在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中包括：
第一SAS控制器向第二SAS控制器实时发送检测第二控制器是否正常工作的第一心跳数据，并根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中；和/或，
第二SAS控制器向第一SAS控制器实时发送检测第一控制器是否正常工作的第二心跳数据，并根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中。
优选地，
根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中包括：
当第一SAS控制器收到第一心跳数据的反馈信息时，判定第二控制器工作正常，并忽略该反馈信息，继续由第二控制器将第二数据信号存储到第二固定存储空间中；当第一SAS控制器未收到第一心跳数据的反馈信息时，判定第二控制器宕机，并通知第一控制器接管第二控制器的全部工作，由第一控制器将备份的第二数据信号存储到第二固定存储空间中。
根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中包括：
当第二SAS控制器收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器工作正常，并忽略该反馈信息，继续由第一控制器将第一数据信号存储到第一固定存储空间中；当第二SAS控制器未收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器宕机，并通知第二控制器接管所述第一控制器的全部工作，由第二控制器将备份的第一数据信号存储到第一固定存储空间中。
为了达到上述目的，本发明还提出了一种存储控制系统01，如图4所示，该系统包括：传输模块02、同步模块03和存储模块04。
传输模块02，用于将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间。
优选地，
传输模块02将需要存储的数据信号通过PCI-E总线传输到第一缓存空间和/或第二缓存空间是指：
将通过PCI-E总线的需要存储的数据信号放大到预设的信号值或还原成初始的信号值；并将放大或还原后的数据信号通过预先按照四通道SFP接口QSFP接口定义进行排序的PCI-E总线发送到第一缓存空间和/或第二缓存空间。
同步模块03，用于通过预先互联的第一控制器的第一串行连接小型计算机系统接口SAS控制器和第二控制器的第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理。
优选地，
同步模块03通过预先互联的第一SAS控制器和第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理是指：
通过第一SAS控制器在第一控制器的软件层模拟第一发起端和第一目标端，将第一缓存空间的第一数据信号发送至第二缓存空间进行备份；其中，第一发起端为第一缓存空间，第一目标端为第二缓存空间；和/或，
通过第二SAS控制器在第二控制器的软件层模拟第二发起端和第二目标端，将第二缓存空间的第二数据信号发送至第一缓存空间进行备份；其中，第二发起端为第二缓存空间，第二目标端为第一缓存空间。
存储模块04，用于在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在第二SAS控制器的监控下将经过同步处理的第一缓存空间的第一数据信号存储到第一固定存储空间中。
优选地，
存储模块04在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中是指：
第一SAS控制器向第二SAS控制器实时发送检测第二控制器是否正常工作的第一心跳数据，并根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中；和/或，
第二SAS控制器向第一SAS控制器实时发送检测第一控制器是否正常工作的第二心跳数据，并根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中。
优选地，
存储模块04根据检测结果对第二控制器的状态进行判断，根据判断结果将第二数据信号存储到第二固定存储空间中是指：
当第一SAS控制器收到第一心跳数据的反馈信息时，判定第二控制器工作正常，并忽略该反馈信息，继续由第二控制器的存储模块将第二数据信号存储到第二固定存储空间中；当第一SAS控制器未收到第一心跳数据的反馈信息时，判定第二控制器宕机，并通知第一控制器接管第二控制器的全部工作，由第一控制器的存储模块将备份的第二数据信号存储到第二固定存储空间中。
存储模块04根据检测结果对第一控制器的状态进行判断，根据判断结果将第一数据信号存储到第一固定存储空间中是指：
当第二SAS控制器收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器工作正常，并忽略该反馈信息，继续由第一控制器的存储模块将第一数据信号存储到第一固定存储空间中；当第二SAS控制器未收到第二心跳数据的反馈信息时，第二SAS控制器判定第一控制器宕机，并通知第二控制器接管所述第一控制器的全部工作，由第二控制器的存储模块将备份的第一数据信号存储到第一固定存储空间中。
与现有技术相比，本发明包括：将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间。通过预先互联的第一控制器的第一串行连接小型计算机系统接口SAS控制器和第二控制器的第二SAS控制器对第一缓存空间和第二缓存空间的数据信号进行同步处理。在第一SAS控制器的监控下将经过同步处理的第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在第二SAS控制器的监控下将经过同步处理的第一缓存空间的第一数据信号存储到第一固定存储空间中。通过本发明的方案，能够实现低成本、双向控制的存储功能。
需要说明的是，以上所述的实施例仅是为了便于本领域的技术人员理解而已，并不用于限制本发明的保护范围，在不脱离本发明的发明构思的前提下，本领域技术人员对本发明所做出的任何显而易见的替换和改进等均在本发明的保护范围之内。

Claims (10)

1.一种存储控制方法，其特征在于，所述方法包括：
将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间；
通过预先互联的所述第一控制器的第一串行连接小型计算机系统接口SAS控制器和所述第二控制器的第二SAS控制器对所述第一缓存空间和所述第二缓存空间的数据信号进行同步处理；
在所述第一SAS控制器的监控下将经过同步处理的所述第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在所述第二SAS控制器的监控下将经过同步处理的所述第一缓存空间的第一数据信号存储到第一固定存储空间中。
2.如权利要求1所述的方法，其特征在于，
所述将需要存储的数据信号通过PCI-E总线传输到所述第一缓存空间和/或所述第二缓存空间包括：
将通过PCI-E总线的所述需要存储的数据信号放大到预设的信号值或还原成初始的信号值；并将放大或还原后的所述数据信号通过预先按照四通道可插拔QSFP接口定义进行排序的PCI-E总线发送到所述第一缓存空间和/或所述第二缓存空间。
3.如权利要求1所述的方法，其特征在于，
所述通过预先互联的所述第一SAS控制器和所述第二SAS控制器对所述第一缓存空间和所述第二缓存空间的数据信号进行同步处理包括：
通过所述第一SAS控制器在所述第一控制器的软件层模拟第一发起端和第一目标端，将所述第一缓存空间的所述第一数据信号发送至所述第二缓存空间进行备份；其中，所述第一发起端为所述第一缓存空间，所述第一目标端为所述第二缓存空间；和/或，
通过所述第二SAS控制器在所述第二控制器的软件层模拟第二发起端和第二目标端，将所述第二缓存空间的所述第二数据信号发送至所述第一缓存空间进行备份；其中，所述第二发起端为所述第二缓存空间，所述第二目标端为所述第一缓存空间。
4.如权利要求1所述的方法，其特征在于，
所述在所述第一SAS控制器的监控下将经过同步处理的所述第二缓存空间的第二数据信号存储到第二固定存储空间中包括：
所述第一SAS控制器向所述第二SAS控制器实时发送检测所述第二控制器是否正常工作的第一心跳数据，并根据检测结果对所述第二控制器的状态进行判断，根据判断结果将所述第二数据信号存储到所述第二固定存储空间中；和/或，
所述第二SAS控制器向所述第一SAS控制器实时发送检测所述第一控制器是否正常工作的第二心跳数据，并根据检测结果对所述第一控制器的状态进行判断，根据判断结果将所述第一数据信号存储到所述第一固定存储空间中。
5.如权利要求4所述的方法，其特征在于，
所述根据检测结果对所述第二控制器的状态进行判断，根据判断结果将所述第二数据信号存储到所述第二固定存储空间中包括：
当所述第一SAS控制器收到所述第一心跳数据的反馈信息时，判定所述第二控制器工作正常，并忽略所述反馈信息，继续由所述第二控制器将所述第二数据信号存储到所述第二固定存储空间中；当所述第一SAS控制器未收到所述第一心跳数据的反馈信息时，判定所述第二控制器宕机，并通知所述第一控制器接管所述第二控制器的全部工作，由所述第一控制器将备份的所述第二数据信号存储到所述第二固定存储空间中；
所述根据检测结果对所述第一控制器的状态进行判断，根据判断结果将所述第一数据信号存储到所述第一固定存储空间中包括：
当所述第二SAS控制器收到所述第二心跳数据的反馈信息时，所述第二SAS控制器判定所述第一控制器工作正常，并忽略所述反馈信息，继续由所述第一控制器将所述第一数据信号存储到所述第一固定存储空间中；当所述第二SAS控制器未收到所述第二心跳数据的反馈信息时，所述第二SAS控制器判定所述第一控制器宕机，并通知所述第二控制器接管所述第一控制器的全部工作，由所述第二控制器将备份的所述第一数据信号存储到所述第一固定存储空间中。
6.一种存储控制系统，其特征在于，所述系统包括：传输模块、同步模块和存储模块；
所述传输模块，用于将需要存储的数据信号通过外围组件互连表达PCI-E总线传输到第一存储设备的第一控制器的第一缓存空间和/或第二存储设备的第二控制器的第二缓存空间；
所述同步模块，用于通过预先互联的所述第一控制器的第一串行连接小型计算机系统接口SAS控制器和所述第二控制器的第二SAS控制器对所述第一缓存空间和所述第二缓存空间的数据信号进行同步处理；
所述存储模块，用于在所述第一SAS控制器的监控下将经过同步处理的所述第二缓存空间的第二数据信号存储到第二固定存储空间中，和/或在所述第二SAS控制器的监控下将经过同步处理的所述第一缓存空间的第一数据信号存储到第一固定存储空间中。
7.如权利要求6所述的系统，其特征在于，
所述传输模块将需要存储的数据信号通过PCI-E总线传输到所述第一缓存空间和/或所述第二缓存空间是指：
将通过PCI-E总线的所述需要存储的数据信号放大到预设的信号值或还原成初始的信号值；并将放大或还原后的所述数据信号通过预先按照四通道可插拔QSFP接口定义进行排序的PCI-E总线发送到所述第一缓存空间和/或所述第二缓存空间。
8.如权利要求6所述的系统，其特征在于，
所述同步模块通过预先互联的所述第一SAS控制器和所述第二SAS控制器对所述第一缓存空间和所述第二缓存空间的数据信号进行同步处理是指：
通过所述第一SAS控制器在所述第一控制器的软件层模拟第一发起端和第一目标端，将所述第一缓存空间的所述第一数据信号发送至所述第二缓存空间进行备份；其中，所述第一发起端为所述第一缓存空间，所述第一目标端为所述第二缓存空间；和/或，
通过所述第二SAS控制器在所述第二控制器的软件层模拟第二发起端和第二目标端，将所述第二缓存空间的所述第二数据信号发送至所述第一缓存空间进行备份；其中，所述第二发起端为所述第二缓存空间，所述第二目标端为所述第一缓存空间。
9.如权利要求6所述的系统，其特征在于，
所述存储模块在所述第一SAS控制器的监控下将经过同步处理的所述第二缓存空间的第二数据信号存储到第二固定存储空间中是指：
所述第一SAS控制器向所述第二SAS控制器实时发送检测所述第二控制器是否正常工作的第一心跳数据，并根据检测结果对所述第二控制器的状态进行判断，根据判断结果将所述第二数据信号存储到所述第二固定存储空间中；和/或，
所述第二SAS控制器向所述第一SAS控制器实时发送检测所述第一控制器是否正常工作的第二心跳数据，并根据检测结果对所述第一控制器的状态进行判断，根据判断结果将所述第一数据信号存储到所述第一固定存储空间中。
10.如权利要求9所述的系统，其特征在于，
所述存储模块根据检测结果对所述第二控制器的状态进行判断，根据判断结果将所述第二数据信号存储到所述第二固定存储空间中是指：
当所述第一SAS控制器收到所述第一心跳数据的反馈信息时，判定所述第二控制器工作正常，并忽略所述反馈信息，继续由所述第二控制器将所述第二数据信号存储到所述第二固定存储空间中；当所述第一SAS控制器未收到所述第一心跳数据的反馈信息时，判定所述第二控制器宕机，并通知所述第一控制器接管所述第二控制器的全部工作，由所述第一控制器将备份的所述第二数据信号存储到所述第二固定存储空间中；
所述存储模块根据检测结果对所述第一控制器的状态进行判断，根据判断结果将所述第一数据信号存储到所述第一固定存储空间中是指：
当所述第二SAS控制器收到所述第二心跳数据的反馈信息时，所述第二SAS控制器判定所述第一控制器工作正常，并忽略所述反馈信息，继续由所述第一控制器将所述第一数据信号存储到所述第一固定存储空间中；当所述第二SAS控制器未收到所述第二心跳数据的反馈信息时，所述第二SAS控制器判定所述第一控制器宕机，并通知所述第二控制器接管所述第一控制器的全部工作，由所述第二控制器将备份的所述第一数据信号存储到所述第一固定存储空间中。
CN201510342457.5A 2015-06-18 2015-06-18 一种存储控制方法和系统 Active CN105007307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510342457.5A CN105007307B (zh) 2015-06-18 2015-06-18 一种存储控制方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510342457.5A CN105007307B (zh) 2015-06-18 2015-06-18 一种存储控制方法和系统

Publications (2)

Publication Number Publication Date
CN105007307A true CN105007307A (zh) 2015-10-28
CN105007307B CN105007307B (zh) 2019-02-22

Family

ID=54379825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510342457.5A Active CN105007307B (zh) 2015-06-18 2015-06-18 一种存储控制方法和系统

Country Status (1)

Country Link
CN (1) CN105007307B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776363A (zh) * 2016-12-27 2017-05-31 郑州云海信息技术有限公司 缓存性能优化方法、系统及数据写入方法
CN106776369A (zh) * 2016-12-12 2017-05-31 郑州云海信息技术有限公司 一种缓存镜像的方法及装置
CN108388524A (zh) * 2016-12-21 2018-08-10 伊姆西Ip控股有限责任公司 用于缓存数据的方法和设备
CN108616411A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种fc监控卡
CN109471811A (zh) * 2018-11-16 2019-03-15 郑州云海信息技术有限公司 一种背板上存储信息的读取方法及装置
CN114168518A (zh) * 2021-11-08 2022-03-11 陕西千山航空电子有限责任公司 一种空速数据的传输方法及传输系统
CN116700604A (zh) * 2023-02-20 2023-09-05 无锡众星微系统技术有限公司 一种基于sas hba的数据传输方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722074A (zh) * 2004-07-16 2006-01-18 佛山市顺德区顺达电脑厂有限公司 容错式磁盘阵列控制器
US20060282639A1 (en) * 2005-06-09 2006-12-14 Infortrend Technology Inc. Storage virtualization subsystem architecture
CN101131624A (zh) * 2007-08-17 2008-02-27 杭州华三通信技术有限公司 存储控制系统及其处理节点
CN102081386A (zh) * 2009-11-30 2011-06-01 英业达股份有限公司 iSCSI设备的双控制器同步链路系统
CN202421970U (zh) * 2012-01-20 2012-09-05 杭州海莱电子科技有限公司 实现pci-e外扩展的输入输出装置
CN102662803A (zh) * 2012-03-13 2012-09-12 深圳华北工控股份有限公司 一种双控双活冗余设备
CN102968280A (zh) * 2012-11-21 2013-03-13 华为技术有限公司 一种存储系统及存储设备、控制设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722074A (zh) * 2004-07-16 2006-01-18 佛山市顺德区顺达电脑厂有限公司 容错式磁盘阵列控制器
US20060282639A1 (en) * 2005-06-09 2006-12-14 Infortrend Technology Inc. Storage virtualization subsystem architecture
CN101131624A (zh) * 2007-08-17 2008-02-27 杭州华三通信技术有限公司 存储控制系统及其处理节点
CN102081386A (zh) * 2009-11-30 2011-06-01 英业达股份有限公司 iSCSI设备的双控制器同步链路系统
CN202421970U (zh) * 2012-01-20 2012-09-05 杭州海莱电子科技有限公司 实现pci-e外扩展的输入输出装置
CN102662803A (zh) * 2012-03-13 2012-09-12 深圳华北工控股份有限公司 一种双控双活冗余设备
CN102968280A (zh) * 2012-11-21 2013-03-13 华为技术有限公司 一种存储系统及存储设备、控制设备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776369A (zh) * 2016-12-12 2017-05-31 郑州云海信息技术有限公司 一种缓存镜像的方法及装置
CN108616411A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种fc监控卡
CN108616411B (zh) * 2016-12-12 2021-12-24 中国航空工业集团公司西安航空计算技术研究所 一种fc监控卡
CN108388524A (zh) * 2016-12-21 2018-08-10 伊姆西Ip控股有限责任公司 用于缓存数据的方法和设备
US11093141B2 (en) 2016-12-21 2021-08-17 EMC IP Holding Company LLC Method and apparatus for caching data
CN106776363A (zh) * 2016-12-27 2017-05-31 郑州云海信息技术有限公司 缓存性能优化方法、系统及数据写入方法
CN106776363B (zh) * 2016-12-27 2020-05-12 苏州浪潮智能科技有限公司 缓存性能优化方法、系统及数据写入方法
CN109471811A (zh) * 2018-11-16 2019-03-15 郑州云海信息技术有限公司 一种背板上存储信息的读取方法及装置
CN114168518A (zh) * 2021-11-08 2022-03-11 陕西千山航空电子有限责任公司 一种空速数据的传输方法及传输系统
CN116700604A (zh) * 2023-02-20 2023-09-05 无锡众星微系统技术有限公司 一种基于sas hba的数据传输方法
CN116700604B (zh) * 2023-02-20 2023-11-14 无锡众星微系统技术有限公司 一种基于sas hba的数据传输方法

Also Published As

Publication number Publication date
CN105007307B (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN105007307A (zh) 一种存储控制方法和系统
KR101200998B1 (ko) 멀티 ｐｃｉ 버스 스위칭을 갖는 하이브리드 ｒａｉｄ 컨트롤러
US20170068628A1 (en) Reducing ethernet latency in a multi-server chassis
US10540307B1 (en) Providing an active/active front end by coupled controllers in a storage system
KR101209920B1 (ko) Ssd 메모리 시스템
WO2012169824A2 (en) Raid controller with programmable interface for a semiconductor storage device
US20080195831A1 (en) Data transfer apparatus and data transfer method
CN104468238A (zh) 基于vxworks系统的双网卡冗余切换方法
CN103154920A (zh) 统一i/o适配器
US10484732B2 (en) Data processing backplane with serial bus communication loop
CN104765570A (zh) 一种基于pci-e多主机共享的存储单元
TWI465922B (zh) 介面裝置的資料流量分析管理裝置、系統與方法
JP2014002545A (ja) データ転送装置、及びデータ転送方法
CN101833522B (zh) 一种sas链路的通信方法和设备
KR101200997B1 (ko) 멀티 ｐｃｉ 버스 스위칭을 갖는 ｒａｉｄ 컨트롤러
CN103929475A (zh) 一种以太网架构的硬盘存储系统及硬盘数据操作方法
US9507677B2 (en) Storage control device, storage apparatus, and computer-readable recording medium having storage control program stored therein
CN116737624B (zh) 一种高性能数据存取装置
US8745448B2 (en) Storage system, storage control apparatus and method for failure recovery
WO2012177056A2 (en) Two-way raid controller with programmable host interface for a semiconductor storage device
WO2012169825A2 (en) Two-way raid controller for a semiconductor storage device
US8352661B1 (en) Data storage systems having seamless software upgrades
US20140317320A1 (en) Universal serial bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
CN110852931A (zh) 一种适用于vpx架构的高性能cpu刀片装置
US9304842B2 (en) Computer system, control method for computer system and coupling module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant