CN109471811A - 一种背板上存储信息的读取方法及装置 - Google Patents

一种背板上存储信息的读取方法及装置 Download PDF

Info

Publication number
CN109471811A
CN109471811A CN201811367233.XA CN201811367233A CN109471811A CN 109471811 A CN109471811 A CN 109471811A CN 201811367233 A CN201811367233 A CN 201811367233A CN 109471811 A CN109471811 A CN 109471811A
Authority
CN
China
Prior art keywords
mainboard
slave board
memory
storage
storage information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811367233.XA
Other languages
English (en)
Inventor
朱绍霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811367233.XA priority Critical patent/CN109471811A/zh
Publication of CN109471811A publication Critical patent/CN109471811A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake

Abstract

本申请公开了一种背板上存储信息的读取方法及装置,包括:主板从背板上的存储介质中读取存储信息,其中,该存储信息被主板与备板所共有,该主板与备板位于背板上;主板将该存储信息存储至主板的第一内存中,并将该存储信息发送给备板,以便于备板将该存储信息存储至备板的第二内存中。可见,由于主板在读取到背板上的存储信息后,将该存储信息保存到自身的第一内存中,并且将该存储信息发送给备板使得备板将该存储信息保存到第二内存中,这使得当主板和/或备板需要获取背板上的存储信息时,可以直接从自身的内存中读取出存储信息,从而不进可以避免主板以及备板抢占低速通信总线的问题,而且,可以避免主板与备板的效率被降低。

Description

一种背板上存储信息的读取方法及装置
技术领域
本申请涉及信息处理技术领域,特别是涉及一种背板上存储信息的读取方法及装置。
背景技术
随着信息科技的发展,存储系统的应用需求越来越大,使得对于存储系统的性能要求也越来越高。目前,存储系统通常会包括主板和备板两块单板,每块单板上均运行有操作系统。两块单板通常会插在背板上,并且,两块单板上的操作系统在运行过程中,主、备板会通过背板上的同一低速通信总线从背板上的存储介质中读取其所需的共有信息。
现有的主、备板在读取存储介质中存储的共有信息时,通常是由主、备板通过同一低速通信总线直接从存储介质中进行读取,但是这种方式面临着主、备板抢占低速通信总线的问题,容易失败;而在另一种获取共有信息的方式中,备板是从主板中读取共有信息,即主板在从存储介质中读取出共有信息并进行保存后,备板会通过与主板之间的交互获取该共有信息,这种方式虽然可以避免主、备板抢占低速通信总线的问题,但是需要主、备板之间进行多次的板间通信,降低了主、备板的工作效率。
发明内容
本申请实施例提供了一种背板上存储信息的读取方法及装置,不仅可以避免主、备板抢占低速通信总线的问题,而且还能提高主、备板的效率。
第一方面,本申请实施例提供了一种背板上存储信息的读取方法,所述方法包括:
所述主板读取背板上存储介质中的存储信息,所述存储信息被所述主板与备板所共有,所述主板与所述备板位于所述背板上;
所述主板将所述存储信息存储至所述主板的第一内存中;
所述主板将所述存储信息发送给所述备板,以便于所述备板将所述存储信息存储至所述备板的第二内存中。
在一些可能的实施方式中,所述方法还包括:
所述主板在启动过程中,创建所述第一内存,所述第一内存的存储空间大小与所述背板上的存储介质的存储空间大小一致。
在一些可能的实施方式中,所述方法还包括:
所述主板将所述背板上的存储介质的存储空间大小发送给所述备板,以便于所述备板根据接收到的所述存储空间大小,在所述备板中创建所述第二内存。
在一些可能的实施方式中,所述方法还包括:
所述主板检测是否在预设时间段内接收到所述备板发送的心跳消息;
则,所述主板将所述存储信息发送给所述备板,包括:
所述主板若确定在预设时间段内接收到所述备板发送的心跳消息,则将所述存储信息发送给所述备板。
在一些可能的实施方式中,所述方法还包括:
所述主板将所述第一内存中的存储信息周期性的同步至所述第二内存。
在一些可能的实施方式中,所述方法还包括:
所述主板响应于针对存储信息的修改操作,对所述第一内存中的存储信息进行修改;
所述主板将修改后的存储信息同步至所述备板的第二内存中。
在一些可能的实施方式中,所述方法还包括:
所述主板校验所述第一内存与所述第二内存中的存储信息是否一致。
第二方面,本申请实施例提供了一种背板上存储信息的读取装置,所述装置包括:
读取模块,用于读取背板上存储介质中的存储信息,所述存储信息被所述主板与备板所共有,所述主板与所述备板位于所述背板上;
存储模块,用于将所述存储信息存储至所述主板的第一内存中;
发送模块,用于将所述存储信息发送给所述备板,以便于所述备板将所述存储信息存储至所述备板的第二内存中。
在一些可能的实施方式中,所述装置还包括:
创建模块,用于在所述主板启动过程中,创建所述第一内存,所述第一内存的存储空间大小与所述背板上的存储介质的存储空间大小一致。
在一些可能的实施方式中,所述装置还包括:
存储空间大小发送模块,用于将所述背板上的存储介质的存储空间大小发送给所述备板,以便于所述备板根据接收到的所述存储空间大小,在所述备板中创建所述第二内存。
在一些可能的实施方式中,所述装置还包括:
检测模块,用于检测是否在预设时间段内接收到所述备板发送的心跳消息;
则,所述发送模块,具体用于若确定在预设时间段内接收到所述备板发送的心跳消息,则将所述存储信息发送给所述备板。
在一些可能的实施方式中,所述装置还包括:
第一同步模块,用于将所述第一内存中的存储信息周期性的同步至所述第二内存。
在一些可能的实施方式中,所述装置还包括:
修改模块,用于响应于针对存储信息的修改操作,对所述第一内存中的存储信息进行修改;
第二同步模块,用于将修改后的存储信息同步至所述备板的第二内存中。
在一些可能的实施方式中,所述装置还包括:
校验模块,用于校验所述第一内存与所述第二内存中的存储信息是否一致。
在本申请实施例的上述实现方式中,通过将背板上的存储信息保存到主板的内存以及备板的内存,不仅可以避免主、备板抢占低速通信总线的问题,而且还能提高主、备板的效率。具体的,主板可以从背板上的存储介质中读取存储信息,其中,该存储信息被主板与备板所共有,该主板与备板位于背板上;主板在读取到背板中的存储信息后,可以将该存储信息存储至主板的第一内存中,并将该存储信息发送给备板,以便于备板将该存储信息存储至备板的第二内存中。可见,由于主板在读取到背板上的存储信息后,将该存储信息保存到自身的第一内存中,并且将该存储信息发送给备板使得备板将该存储信息保存到第二内存中,这使得当主板和/或备板需要获取背板上的存储信息时,可以直接从自身的内存中读取出存储信息,从而不进可以避免主板以及备板抢占低速通信总线的问题;而且,当备板需要获取存储信息时,备板也无需与主板进行多次通信交互,而可以直接从第二内存中进行读取,从而可以避免主板与备板的效率被降低。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1为本申请实施例中一应用场景示意图;
图2为本申请实施例中一种背板上存储信息的读取方法的流程示意图;
图3为本申请实施例中一种背板上存储信息的读取装置的结构示意图。
具体实施方式
现有的主、备板在读取存储介质中存储的共有信息的方式中,主要包含两种:一种是主板与备板直接通过背板上的低速通信总线读取背板上的存储信息,但是由于背板上的低速通信总线通常只有一条,因此,若主板与备板需要同时读取背板上的存储信息时,则会发生低速通信总线抢占的问题,从而造成主板或者备板读取存储信息失败;另一种是主板先从背板上的存储介质中读取出存储信息并进行保存,当备板需要读取背板上的存储信息时,则会向主板发送获取存储信息的请求,以请求主板基于该请求将该存储信息发送给备板,从而使得备板能够从主板中获取到所需的存储信息,虽然这种方式能够避免主板与备板之间抢占低速通信总线的问题,但是,当备板需要读取存储信息时,需要与主板之间进行多次的通信交互,从而使得主板与备板之间的效率降低。
为了解决上述技术问题,本申请实施例提供了一种背板上存储信息的读取方法,通过将背板上的存储信息保存到主板的内存以及备板的内存,不仅可以避免主、备板抢占低速通信总线的问题,而且还能提高主、备板的效率。具体的,主板可以从背板上的存储介质中读取存储信息,其中,该存储信息被主板与备板所共有,该主板与备板位于背板上;主板在读取到背板中的存储信息后,可以将该存储信息存储至主板的第一内存中,并将该存储信息发送给备板,以便于备板将该存储信息存储至备板的第二内存中。可见,由于主板在读取到背板上的存储信息后,将该存储信息保存到自身的第一内存中,并且将该存储信息发送给备板使得备板将该存储信息保存到第二内存中,这使得当主板和/或备板需要获取背板上的存储信息时,可以直接从自身的内存中读取出存储信息,从而不进可以避免主板以及备板抢占低速通信总线的问题;而且,当备板需要获取存储信息时,备板也无需与主板进行多次通信交互,而可以直接从第二内存中进行读取,从而可以避免主板与备板的效率被降低。
举例来说,本申请实施例可以应用于如图1所示的示例性应用场景。在该场景中,主板101与备板102位于背板103上,主板101与备板102所需的存储信息位于背上103上的存储介质104中。主板101在启动过程中,可以从存储介质104中读取所需的存储信息,该存储信息被主板101与备板102所共有;然后,主板101可以将读取的存储信息存储至自身的第一内存中,并且,可以将该存储信息发送给备板102,则,备板102在接收到存储信息后,可以将该存储信息存储至自身存储的第二内存中。这样,当主板101需要读取存储信息时,可以直接从主板101自身的第一内存中进行读取即可;同样,当备板102需要读取存储信息时,可以直接从备板102自身的第二内存中进行读取即可。
可以理解的是,上述场景仅是本申请实施例提供的一个场景示例,本申请实施例并不限于此场景。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面将结合附图对本申请实施例中的各种非限定性实施方式进行示例性说明。显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
参阅图2,图2示出了本申请实施例中一种背板上存储信息的读取方法的流程示意图,该方法具体可以包括:
S201:主板读取背板上存储介质中的存储信息,其中,该存储信息被主板与备板所共有,该主板与备板位于背板上。
本实施例中,主板与备板可以位于背板上,具体实现时可以是插入在背板上,并且主板与备板均可以通过低速通信总线对背板上存储介质中的数据进行读写。通常情况下,存储介质中的存储信息可以被主板与备板共享,即主板以及备板均可以访问存储介质中的存储信息。实际应用中,该存储信息可以是主、备板的生产厂商ID(Identification,身份)、设备编号、设备类型等数据。
在一种示例性的应用场景中,对主板进行上电后,主板可以在启动过程中,通过低速通信总线访问背板上的存储介质,并读取该存储介质中的存储信息。
S202:主板将读取到的存储信息存储至主板的第一内存中。
值得注意的是,主板在从存储介质中获得存储信息后,会将该存储信息保存到预先创建的第一内存中。这样,当主板每次需要使用该存储信息时,就无需再从存储介质中进行读取,而可以直接从自身的第一内存中进行读取即可。
进一步的,由于存储信息需要保存到主板的第一内存中,因此,主板可以预先创建第一内存。在一种示例性的具体实现方式中,主板可以获取存储介质的存储空间大小,并根据所获取的存储空间大小创建第一内存,具体可以是以该存储空间大小申请内存空间,创建得到第一内存,则,所创建出的第一内存的存储空间大小与存储介质的存储空间大小一致。实际应用中,主板可以在启动过程中,可以完成第一内存的创建。
S203:主板将存储信息发送给备板,以便于备板将该存储信息存储至备板的第二内存中。
需要说明的是,主板在获取到存储信息后,还会将该存储信息发送给备板,并且由备板将该存储信息存储至自身的第二内存中。这样,当备板每次需要使用该存储信息时,可以直接从自身的第二内存中读取得到,而不用通过低速通信总线从存储介质中读取,从而不会与主板竞争低速通信总线,也就可以避免主板与备板之间抢占低速通信总线而导致存储信息读取失败的问题;同时,备板也不用每次都需要与主板之间的多次通信交互来获取存储数据,从而可以减少主板与备板之间的通信交互次数,进而可以避免主板与备板之间进行多次通信而降低主板与备板的通信效率的问题。
与主板类似的是,备板在接收到存储信息后,也需要在自身的内存中保存该存储信息,因此,备板也可以预先创建第二内存。在一种示例性的具体实现方式中,主板可以将背板上的存储介质的存储空间大小发送给备板,这样备板可以根据接收到的存储空间大小,创建第二内存,具体可以是以该存储空间大小申请内存空间,创建得到第二内存,则,所创建出的第二内存的存储空间大小与存储介质的存储空间大小一致。
实际应用中,备板可以基于主板的创建指令创建该第二内存。具体实现时,主板可以向备板发送内存创建指令,该内存创建指令中包含所需创建的内存空间的大小,具体可以是存储介质的存储空间大小等;备板可以响应该内存创建指令,从中解析出所需创建的第二内存的内存空间大小,并基于该内存空间大小创建出第二内存。
由于存储信息在由主板传输至备板的过程中可能会发生数据包的丢失,或者备板将存储信息写入第二内存的过程中存在写入错误,导致最终第二内存中所保存的存储信息与第一内存中的存储信息不一致,从而可能会对存储系统的性能造成一定的影响。基于此,在一些可能的实施方式中,为了确保存储至第二内存的存储信息与主板上第一内存中的存储信息一致,主板在将存储信息发送给备板后,可以校验第二内存中的存储信息与第一内存中的存储信息是否一致。若检测出第一内存与第二内存中的存储信息不一致,则主板可以向备板发送第一内存中的存储信息,实现主板与备板中存储信息的同步;当然,若检测出第一内存与第二内存中的存储信息一致,则无需执行额外操作。
另外,主板也可以周期性的轮询第二内存中的存储信息,并在检测出第一内存与第二内存中的存储信息不一致时,对主板与备板中存储信息进行同步,而若检测出第一内存与第二内存中的存储信息一致,则可以在下一个轮询周期中继续校验。实际应用中,该轮询周期可以为1分钟、90秒等,在此不做限定。
本实施例中,除了上述基于对第一内存与第二内存中的存储信息一致性的校验结果来同步存储信息以外,在另一些可能的实施方式中,主板也可以周期性的将第一内存中的存储信息同步至第二内存。即,主板可以周期性的将第一内存中保存的存储信息发送给备板,并指示备板利用该存储信息覆盖存储第二内存中已有的存储信息,从而实现主板与备板之间的存储信息的同步。
实际应用中,当需要对存储介质中的存储信息进行修改时,主板与备板的内存中所保存的存储信息通常也需要进行相应的修改,此时,主板可以在确定需要对存储信息进行修改时,将主板与备板的内存中所保存的存储信息进行同步。作为一种示例,主板可以响应于针对存储信息的修改操作,比如,用户可以在主板上执行修改存储信息的操作,由主板对用户的操作进行响应等,然后,主板可以基于该操作将第一内存中的存储信息进行修改,并且,主板还可以将修改后的存储信息同步至备板的第二内存中,以使得主板中第一内存的存储信息与备板中第二内存的存储信息一致。进一步的,主板还可以通过低速通信总线对背板上存储介质中的存储信息进行修改,使得存储介质的存储信息与第一内存中的存储信息也一直。
值的注意的是,实际应用的一些场景中,备板可能会发生故障,使得备板无法正常运行,此时,主板可以不用再向备板同步存储信息。因此,在一些可能的实施方式中,主板可以检测是否在预设时间段内接收到备板发送的心跳消息,若确定在该预设时间段内检测到备板发送的心跳信息,则才将第一内存中的存储信息发送给备板,若确定在该预设时间段内没有检测到备板发送的心跳信息,表明该备板此时处于失效状态,则主板可以不用将第一内存中的存储信息同步至备板的第二内存中。
本实施例中,通过将背板上的存储信息保存到主板的内存以及备板的内存,不仅可以避免主、备板抢占低速通信总线的问题,而且还能提高主、备板的效率。具体的,主板可以从背板上的存储介质中读取存储信息,其中,该存储信息被主板与备板所共有,该主板与备板位于背板上;主板在读取到背板中的存储信息后,可以将该存储信息存储至主板的第一内存中,并将该存储信息发送给备板,以便于备板将该存储信息存储至备板的第二内存中。可见,由于主板在读取到背板上的存储信息后,将该存储信息保存到自身的第一内存中,并且将该存储信息发送给备板使得备板将该存储信息保存到第二内存中,这使得当主板和/或备板需要获取背板上的存储信息时,可以直接从自身的内存中读取出存储信息,从而不进可以避免主板以及备板抢占低速通信总线的问题;而且,当备板需要获取存储信息时,备板也无需与主板进行多次通信交互,而可以直接从第二内存中进行读取,从而可以避免主板与备板的效率被降低。
此外,本申请实施例还提供了一种背板上存储信息的读取装置。参见图3,图3示出了本申请实施例中一种背板上存储信息的读取装置的结构示意图,该装置300包括:
读取模块301,用于读取背板上存储介质中的存储信息,所述存储信息被所述主板与备板所共有,所述主板与所述备板位于所述背板上;
存储模块302,用于将所述存储信息存储至所述主板的第一内存中;
发送模块303,用于将所述存储信息发送给所述备板,以便于所述备板将所述存储信息存储至所述备板的第二内存中。
在一些可能的实施方式中,所述装置300还包括:
创建模块,用于在所述主板启动过程中,创建所述第一内存,所述第一内存的存储空间大小与所述背板上的存储介质的存储空间大小一致。
在一些可能的实施方式中,所述装置300还包括:
存储空间大小发送模块,用于将所述背板上的存储介质的存储空间大小发送给所述备板,以便于所述备板根据接收到的所述存储空间大小,在所述备板中创建所述第二内存。
在一些可能的实施方式中,所述装置300还包括:
检测模块,用于检测是否在预设时间段内接收到所述备板发送的心跳消息;
则,所述发送模块303,具体用于若确定在预设时间段内接收到所述备板发送的心跳消息,则将所述存储信息发送给所述备板。
在一些可能的实施方式中,所述装置300还包括:
第一同步模块,用于将所述第一内存中的存储信息周期性的同步至所述第二内存。
在一些可能的实施方式中,所述装置300还包括:
修改模块,用于响应于针对存储信息的修改操作,对所述第一内存中的存储信息进行修改;
第二同步模块,用于将修改后的存储信息同步至所述备板的第二内存中。
在一些可能的实施方式中,所述装置300还包括:
校验模块,用于校验所述第一内存与所述第二内存中的存储信息是否一致。
在本申请实施例的上述实现方式中,由于主板在读取到背板上的存储信息后,将该存储信息保存到自身的第一内存中,并且将该存储信息发送给备板使得备板将该存储信息保存到第二内存中,这使得当主板和/或备板需要获取背板上的存储信息时,可以直接从自身的内存中读取出存储信息,从而不进可以避免主板以及备板抢占低速通信总线的问题;而且,当备板需要获取存储信息时,备板也无需与主板进行多次通信交互,而可以直接从第二内存中进行读取,从而可以避免主板与备板的效率被降低。
本申请实施例中提到的“第一内存”、“第一同步模块”等名称中的“第一”只是用来做名字标识,并不代表顺序上的第一。该规则同样适用于“第二”等。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如只读存储器(英文:read-only memory,ROM)/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅是本申请示例性的实施方式,并非用于限定本申请的保护范围。

Claims (10)

1.一种背板上存储信息的读取方法,其特征在于,所述方法包括:
所述主板读取背板上存储介质中的存储信息,所述存储信息被所述主板与备板所共有,所述主板与所述备板位于所述背板上;
所述主板将所述存储信息存储至所述主板的第一内存中;
所述主板将所述存储信息发送给所述备板,以便于所述备板将所述存储信息存储至所述备板的第二内存中。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述主板在启动过程中,创建所述第一内存,所述第一内存的存储空间大小与所述背板上的存储介质的存储空间大小一致。
3.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述主板将所述背板上的存储介质的存储空间大小发送给所述备板,以便于所述备板根据接收到的所述存储空间大小,在所述备板中创建所述第二内存。
4.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述主板检测是否在预设时间段内接收到所述备板发送的心跳消息;
则,所述主板将所述存储信息发送给所述备板,包括:
所述主板若确定在预设时间段内接收到所述备板发送的心跳消息,则将所述存储信息发送给所述备板。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述主板将所述第一内存中的存储信息周期性的同步至所述第二内存。
6.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述主板响应于针对存储信息的修改操作,对所述第一内存中的存储信息进行修改;
所述主板将修改后的存储信息同步至所述备板的第二内存中。
7.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述主板校验所述第一内存与所述第二内存中的存储信息是否一致。
8.一种背板上存储信息的读取装置,其特征在于,所述装置应用于主板,所述装置包括:
读取模块,用于读取背板上存储介质中的存储信息,所述存储信息被所述主板与备板所共有,所述主板与所述备板位于所述背板上;
存储模块,用于将所述存储信息存储至所述主板的第一内存中;
发送模块,用于将所述存储信息发送给所述备板,以便于所述备板将所述存储信息存储至所述备板的第二内存中。
9.根据权利要求8所述的装置,其特征在于,所述装置还包括:
第一同步模块,用于将所述第一内存中的存储信息周期性的同步至所述第二内存。
10.根据权利要求9所述的装置,其特征在于,所述装置还包括:
修改模块,用于响应于针对存储信息的修改操作,对所述第一内存中的存储信息进行修改;
第二同步模块,用于将修改后的存储信息同步至所述备板的第二内存中。
CN201811367233.XA 2018-11-16 2018-11-16 一种背板上存储信息的读取方法及装置 Withdrawn CN109471811A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811367233.XA CN109471811A (zh) 2018-11-16 2018-11-16 一种背板上存储信息的读取方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811367233.XA CN109471811A (zh) 2018-11-16 2018-11-16 一种背板上存储信息的读取方法及装置

Publications (1)

Publication Number Publication Date
CN109471811A true CN109471811A (zh) 2019-03-15

Family

ID=65673593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811367233.XA Withdrawn CN109471811A (zh) 2018-11-16 2018-11-16 一种背板上存储信息的读取方法及装置

Country Status (1)

Country Link
CN (1) CN109471811A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110062A (zh) * 2009-12-25 2011-06-29 杭州华三通信技术有限公司 内存数据的保存方法和装置
CN102142978A (zh) * 2010-08-04 2011-08-03 华为技术有限公司 数据备份传输处理方法、装置及系统
CN103257946A (zh) * 2013-05-24 2013-08-21 浪潮电子信息产业股份有限公司 一种紧耦合多控存储系统控制器之间的高速互联方法
CN105007307A (zh) * 2015-06-18 2015-10-28 浪潮(北京)电子信息产业有限公司 一种存储控制方法和系统
CN105589818A (zh) * 2015-07-17 2016-05-18 杭州华三通信技术有限公司 电子设备和用于电子设备的访问控制方法
CN105939366A (zh) * 2015-07-03 2016-09-14 杭州迪普科技有限公司 用户信息同步的方法、装置及接入设备
CN106331081A (zh) * 2016-08-19 2017-01-11 浪潮(北京)电子信息产业有限公司 一种信息同步方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110062A (zh) * 2009-12-25 2011-06-29 杭州华三通信技术有限公司 内存数据的保存方法和装置
CN102142978A (zh) * 2010-08-04 2011-08-03 华为技术有限公司 数据备份传输处理方法、装置及系统
CN103257946A (zh) * 2013-05-24 2013-08-21 浪潮电子信息产业股份有限公司 一种紧耦合多控存储系统控制器之间的高速互联方法
CN105007307A (zh) * 2015-06-18 2015-10-28 浪潮(北京)电子信息产业有限公司 一种存储控制方法和系统
CN105939366A (zh) * 2015-07-03 2016-09-14 杭州迪普科技有限公司 用户信息同步的方法、装置及接入设备
CN105589818A (zh) * 2015-07-17 2016-05-18 杭州华三通信技术有限公司 电子设备和用于电子设备的访问控制方法
CN106331081A (zh) * 2016-08-19 2017-01-11 浪潮(北京)电子信息产业有限公司 一种信息同步方法及装置

Similar Documents

Publication Publication Date Title
US10895996B2 (en) Data synchronization method, system, and apparatus using a work log for synchronizing data greater than a threshold value
US11397647B2 (en) Hot backup system, hot backup method, and computer device
US9189348B2 (en) High availability database management system and database management method using same
CN103051681B (zh) 一种面向分布式文件系统的协作式日志系统
CN103441861B (zh) 一种数据记录生成方法及装置
CN108628717A (zh) 一种数据库系统及监控方法
CN107404522B (zh) 一种跨节点的虚拟机集群高可用实现方法和装置
CN110096340A (zh) 定时任务处理方法及装置
CN108595119B (zh) 一种数据同步方法及分布式系统
CN102567227A (zh) 共享缓存设备的双控制器存储系统和方法
US10977049B2 (en) Installing of operating system
WO2020233001A1 (zh) 双控构架分布式存储系统、数据读取方法、装置和存储介质
US11354044B2 (en) Identifying an availability of a system
CN114281788A (zh) 一种bmc固件数据提取方法、装置、终端及存储介质
CN112052230A (zh) 多机房数据同步方法、计算设备及存储介质
CN102521060A (zh) 基于看门狗本地检测技术的高可用集群系统假死解决方法
CN112596371A (zh) 控制卡切换方法、装置、电子设备及存储介质
CN109471811A (zh) 一种背板上存储信息的读取方法及装置
CN112799879B (zh) 节点的故障处理方法、装置、设备和存储介质
CN115129249A (zh) Sas链路拓扑识别管理方法、系统、终端及存储介质
CN103197992B (zh) GlusterFS脑裂的自动化恢复方法
CN112905668A (zh) 基于分布式数据流处理引擎的数据库导数方法、设备和介质
CN108614873B (zh) 一种数据处理方法及装置
CN109508259A (zh) 一种数据存储的方法和装置
CN107368390B (zh) 数据库日志的备份方法、装置及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190315

WW01 Invention patent application withdrawn after publication