CN105006248A - 一种基于隔离型存储阵列结构的固态存储器 - Google Patents

Abstract

本发明公开了一种基于隔离型存储阵列结构的固态存储器，包括M×N个上电极、N个下电极以及M×N个存储单元；每个上电极只与一个功能层相连；功能层位于上电极与所述下电极之间；通过外部的控制信号选择X方向的第i个上电极和Y方向的第j个下电极，使得由第i个上电极、功能层和第j个下电极构成的存储单元工作；沿着上电极的方向定义为X方向，沿着下电极的方向定义为Y方向。本发明中的隔离型crossbar阵列结构通过一定程度降低单元阵列集成度，提高了阵列各存储单元的读写精度。在隔离型crossbar阵列结构中，读写操作时，当行选线和列选线确定后，可确保仅有一个存储单元中有操作电流通过，从而避免了传统crossbar结构中因存在缺陷单元而出现存储单元间的混联串扰问题。

Description

一种基于隔离型存储阵列结构的固态存储器

技术领域

本发明属于半导体存储器领域，更具体地，涉及一种基于隔离型存储阵列结构的固态存储器。

背景技术

随着信息高速公路与信息产业的飞快发展，信息存储技术作为人机接口的核心技术之一显得越来越重要。人们对数据存储，处理和传输的需求呈几何级数式急剧增加，直接导致了信息存储技术的高速发展。

目前，固态存储器占据全球半导体产业1/4以上的市场份额并保持着较高的增速，其可分为两大类：易失性存储器(Volatile Memory，VM)和非易失性存储器(Non-Volatile Memory，NVM)。其中VM主要包括动态随机存储器(DRAM)和静态随机存储器(SRAM)，它们所存储的数据会随着断电而丢失，但其极高的读写速度使之成为最主要的缓存设备，并占固态存储器市场最大份额长达10年；随着移动互联技术的飞速发展，以闪存(Flash Memory)为代表的NVM被广泛应用于各类便携电子产品中(比如手机、数码相机等)，并且闪存逐步取代DRAM成为市场份额最大的半导体存储器。

尽管如此，闪存却并非理想的非易失性存储技术，这是由于：(1)当半导体工艺尺寸小于22纳米后，由于漏电流太大闪存将不能稳定工作，因而限制了闪存容量的进一步提高；(2)闪存复杂的时间消耗程序使得数据必须以块为单位(block-unit)写入，使其写数据的时间为微秒数量级，不能适应数据快速写入的需要；(3)其重复可擦写次数只有10⁶次，这显然无法满足市场对下一代大容量高速随机存储器的需求。

目前，新型固态半导体随机存储器如磁随机存取存储器(MRAM)、铁电随机存储器(FeRAM)、相变随机存储器(PCRAM)、阻变存储器(RRAM)和忆阻器等被提出和研究，这几种存储器都具有非易失性特点和与主存相当的速度，可以作为通用存储器使用而无须结合使用多种存储器。

而目前大规模应用于固态半导体储存器件的传统阵列结构如图3所示，采用双译码结构(X-Y译码)。读写操作时，只有X方向和Y方向的地址线同时导通的存储单元才会被选中。传统阵列结构其外加电流的情况如图1所示。

图1(a)中所示为传统crossbar立体图结构示意图，图中选取了4个位置紧密靠近的单元进行示意，分别为1号到4号。如图1(b)，理想情况下，当通过X、Y选址对1号单元加电压时，有电流通过1号单元，1号单元的信息被读出或擦写，其他单元由于没有被选通，所存储的信息不会被改变。但在实际情况下，由于单元及阵列的制备工艺存在不均匀性，当某个单元电阻与其它单元的电阻相比差异较大或发生短路或断路失效时，如图1(c)所示，在针对1号单元的写入情况下，电流也可以依次流经2号、4号和3号单元，形成电流通路，由此导致了4个单元的混连，如图1(d)所示。在实际的半导体存储阵列中，X和Y两个方向的电极线远远多于图1中的8根，因此其中的串联并联等混联情况可能更多更复杂，并依赖于工艺的均匀性和稳定性。在对某个单元进行写入时，这种混联情况将导致其他单元中有微弱的电流流过，形成串扰，这将严重影响存储阵列的信息存储稳定性。

以MRAM中的磁隧道结(MTJ)阵列为例，信息写入时，单元两端要达到一定的电场强度，MgO势垒层才会隧穿导通。而MgO的制备偶尔会出现缺陷。如果2号、3号、4号单元中的某个单元的势垒层溅射时出现缺陷而发生短路，导致上下CoFeB接触导通时，或1号单元出现断路时，电流将不流经1号目标单元，而直接经由缺陷单元的小电阻路径通过，不仅导致相邻1号单元写入失败，严重情况下还会影响与缺陷单元共享X或Y选址线的其他单元的信息读写。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种基于隔离型存储阵列结构的固态存储器，旨在解决现有技术中由于制备过程中工艺的均匀性及稳定性欠佳导致的半导体存储阵列中单元间的混联串扰问题。

本发明提供了一种基于隔离型存储阵列结构的固态存储器，包括多个阵列(M行×N列)分布的存储单元，某一方向的每条地址选择线只与一个存储单元相连。当读写操作时，选定任一条行选线和任一条列选线，读写电流只能流经一个存储单元。

该固态存储器包括M×N个上电极、N个下电极以及M×N个功能层；每个上电极只与一个功能层相连；功能层位于上电极与所述下电极之间；通过外部的控制信号选择X方向的第i个上电极(0<i≤M×N)和Y方向的第j个下电极(0<j≤N)，使得由第i个上电极、功能层和第j个下电极构成的存储单元工作；

沿着上电极的方向定义为X方向，沿着下电极的方向定义为Y方向，N为大于等于2的整数，i为上电极的序号，i＝1,2，……M×N，j为下电极的序号，j＝1,2，……N。这里，X方向和Y方向、上电极和下电极的定义只是为了区分两个不同的方向和存储单元两端的不同电极而已，相互之间可以互换。

所述上、下电极材料可以为常规电极材料，如Ag、Cu、Au、Pt、TiW，也可以是复合多层膜结构，如Ta/Cu、Ta/Cu/Ta。固态存储器中的功能层可以为阻变材料、铁电材料、磁阻多层膜材料、忆阻材料。

该隔离型存储阵列结构通过降低阵列集成度，提高了阵列各存储单元的读写精度。实施读写操作时，由于某一方向的地址选择线相对独立，每条线只和一个存储单元相连，只要选定任一条行选线和任一条列选线，读写电流将只能流经唯一的一个存储单元，即使由于工艺的均匀性或稳定性问题，该存储单元成为缺陷单元，该读写操作也不会影响到其他存储单元的信息存储状态，即不会出现传统crossbar阵列结构中的混联情况，有效地提高了读写操作的精度。

与传统的crossbar相比，本发明中的隔离型crossbar通过一定程度降低单元阵列集成度，提高了阵列各存储单元的读写精度。当外电源加在某一个上电极(X方向地址线)和某一个下电极(Y方向地址线)时，确保了仅有一个单元中有电流通过；不仅可以提高存储单元读写操作的成功率，而且在制备过程中具有更高的光刻对准精度。

附图说明

图1传统crossbar阵列结构外加电流示意图；其中，(a)为传统crossbar立体图结构示意图，(b)目标单元电流通过，(c)其他单元电流通过，(d)4个单元的混联示意图。

图2本发明所述隔离型crossbar阵列立体结构及外加电流示意图；其中，(a)隔离型crossbar立体图结构示意图，(b)目标单元电流路径。

图3传统crossbar阵列各层及制备工艺流程示意图；其中，(a)为下电极层图形，(b)为功能层图形，(c)为上电极层图形，(d)为对准后的完整crossbar图形。

图4本发明所述隔离型crossbar阵列各层及制备工艺流程示意图，其中，(a)下电极层图形，(b)功能层图形，(c)上电极图形，(d)对准后的完整隔离型crossbar图形。

图5本发明实施例一所述MRAM阵列中的MTJ单元膜层结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明属于半导体存储器领域，提供了一种可用于Flash，MRAM，PCRAM，RRAM、忆阻器等各类固态存储器的隔离型存储阵列结构；本发明提供的阵列结构能够提高读写操作的成功率。

本发明针对传统crossbar存储阵列结构中由于制备过程中工艺的均匀性及稳定性欠佳导致的半导体存储阵列中单元间的混联串扰问题，提供一种改良的隔离型crossbar结构，来减少读写过程中发生单元间串扰的可能性，并提高读写操作的成功率。

传统crossbar阵列结构各层及制备工艺流程示意图如图3所示，依据功能大致可以分成3层结构。

图3(a)是下电极层图形(仅画出8条)，图中的下电极线对应于实际存储阵列的X方向上的行选线(实际存储器中，行选线数量可能远远大于8条)，图3(b)是功能层图形，图3(c)是上电极图形(仅画出8条)，对应于实际存储阵列的Y方向上的列选线(实际存储器中，列选线数量可能远远大于8条)，图3(d)是对准后的完整crossbar图形。从图中可以明显看出，8条上电极线或下电极线全部是各自导通的，存在电信号在各个单元之间串扰混联的可能性，导致单元读写的失效或信息存储的不稳定。

本发明提供一种隔离型crossbar结构，通过将每个单元独立开，杜绝了单元之间串联和并联的可能，也减少了测试时发生单元间串扰的可能性。图2是所述隔离型crossbar立体结构示意图。从图中可以明显看出隔离型crossbar结构存储单元间没有串并联。当某一个上电极和某一个下电极通电时，只有一个存储单元有外加电压。图4所示是本发明设计的新型隔离型crossbar结构各层及制备工艺流程示意图(以2×4crossbar结构为例)，依据功能可以分成三层。

图4(a)是下电极层图形。隔离型crossbar结构的下电极图形中的下电极线(某一方向地址选择线)相互之间独立，每条电极线只和一个存储单元相连。而传统crossbar阵列结构中每条电极线同时连接多个存储单元，如图2(a)所示。

图4(b)是功能层图形。隔离型crossbar结构的功能层方块只有8个，小方块尺寸足够大，便于光刻时，层间的套刻对准。而传统的crossbar结构在功能层有8*8＝64个点，如此密集的点导致每一个点的面积都要尽可能的小以避免点与点之间因相互接触而导致短路。

图4(c)是上电极图形。隔离型crossbar结构的上电极线(另一方向地址选择线)和传统的crossbar阵列结构相同，每条线同时和多个存储单元相连。但由于下电极线的相互独立(只与一个存储单元相连)，实施读写操作时，只要选定任一条上电极线和任一条下电极线，读写电流将只能流经唯一的一个存储单元，即使由于工艺的均匀性或稳定性问题，该存储单元成为缺陷单元，该读写操作也不会影响到其他存储单元的信息存储状态，即不会出现传统crossbar阵列结构中的混联情况，有效地提高了读写操作的精度。图4(d)是将三层重叠对准后的完整crossbar图形。

与传统的crossbar相比，本发明中的隔离型crossbar通过一定程度降低单元阵列集成度，提高了阵列各存储单元的读写精度。同时，如图2(b)所示，当X、Y方向上各选定一条地址选择线时，只有唯一的一条电流通路通过指定存储单元，不会出现如图1(c)中所示电流从其他单元通过的情况。因此，当外电源加在某一个上电极(X方向地址线)和某一个下电极(Y方向地址线)时，确保了仅有一个单元中有电流通过。同时，经过实验证实，新的结构不仅可以提高存储单元读写操作的成功率，而且在制备过程中具有更高的光刻对准精度。本发明所述新型隔离型crossbar阵列结构可用于各类固态存储器中，如磁随机存取存储器(MRAM)、铁电随机存储器(FeRAM)、相变随机存储器(PCRAM)、阻变存储器(RRAM)和忆阻器等。

下面通过具体实施例的阐述，以进一步说明本发明实质性特点和显著的进步，但本发明绝非仅局限于实施例。

实施例一

本发明实施例以MRAM中的MTJ阵列为例，各层选择的材料如图5所示：第一层下电极材料Ta/Cu/Ta；第二层功能层材料CoFeB/MgO/CoFeB；第三层上电极材料Ta/Cu。

本发明实施例提供的固态存储器的制备方法包括下述步骤：

(1)基片制备：选择4英寸热氧化硅作为基底材料，硅片表面有一层200nm厚度的SiO₂。将4英寸的硅晶圆切割成一平方厘米正方形的基片，然后依次通过丙酮、酒精和蒸馏水超声清洗得到干净的基片；

(2)底电极制备：通过光刻显影的工艺在已经洗净的基片上得到电极图形，然后通过磁控溅射依次溅射10nm的Ta、200nm的Cu、10nm的Ta的电极，最后用丙酮剥离得到电极图形；

(3)功能层和上电极制备：通过与底电极制备一样的工艺制备出功能层和上电极。

电极层材料一般为单金属材料、合金材料或者金属多层膜，例如铜(Cu)、金(Au)、银(Ag)、铁(Fe)、铝(Al)、钛钨合金(TiW)等。

在本发明实施例中，一共研究了三种电极材料：TiW、Ag和Cu。

(1)TiW电极：经文献调研以及实验测试发现，TiW电极材料性能稳定，且与硅基底的附着性较好，但是电阻较大，相对于本次结构较小的电阻来说，使用TiW电极，会增大磁阻率测试误差，所以本次设计不适合用TiW做电极；

(2)Ag电极：经过实验研究发现，Ag电极电阻较小，但是与硅基底附着性较差，而且材料性能不稳定，在空气中极易被氧化；

(3)Cu电极：经实验研究发现，Cu电极材料电阻小，相比Al、Ag等材料在空气中更不易被氧化，性能稳定性强，对磁阻等测量结果影响较小，价格较低，与材料的粘附性较好，剥离时成功率高，易于和集成电路集成。另外，为了增加电极材料和硅基底之间的粘附性，选择了在硅基底上先淀积一层10nm厚的Ta材料，做成Cu/Ta多层膜结构，下电极具体厚度为Ta(10nm)/Cu(200nm)/Ta(10nm)，上电极为Ta(10nm)/Cu(200nm)。

功能层自下而上依次包括参考层、势垒层和自由层，其中势垒层材料为绝缘材料，常用的有MgO和Al₂O₃；参考层和自由层均为铁磁性薄膜材料，可以为单层磁性材料、合金磁性材料或者多层磁性材料中的任意一种，例如CoFeB、NiFe等。实验表明，在Co₄₀Fe₄₀B₂₀磁性层上溅射一层极薄的MgO，能够很容易的得到(001)晶体取向，经过退火以后，Co₄₀Fe₄₀B₂₀与MgO的界面处会在MgO晶体取向的诱导下晶化，形成完美的bcc晶体结构，与MgO形成良好的晶格匹配；因此，本发明中采用CoFeB作为磁性薄膜材料，MgO作为绝缘势垒层材料，具体的厚度为CoFeB(3nm)/MgO(2nm)/CoFeB(1.5nm)。

本发明实施例中，隔离型crossbar-MTJ阵列结构的基片制备方法如下：选择4英寸、表面有一层200nm厚度的热氧化硅作为基底材料。将4英寸的硅晶圆切割成一平方厘米正方形的基片。依次用丙酮、无水乙醇和去离子水分别浸泡基片，放入超声清洗仪处理5到10分钟。最后用氮枪吹干，将基片放入清洗干净的样品盒中。清洗完成后要用金相显微镜观察基片表面洁净程度，如表面仍有污点则重复清洗步骤至干净为止。

本发明实施例中，隔离型阵列结构的底电极制备方法如下：

首先进行底电极图案光刻；在热板上对基片进行脱水烘烤，待基片降至室温后，使用匀胶机在其表面旋涂一层光刻胶。将基片在97℃的热板上进行110s的前烘，将光刻掩膜板固定在曝光机内，对准该样品和掩膜板上的图形位置，以284W功率曝光55s。然后将样品在112℃的热板上进行120s的后烘，取出掩膜板，对样品无掩膜曝光110s。用显影液对基片进行45s左右的漂洗显影，用去离子水漂洗干净后，将样品用氮枪吹干。完成光刻后，用金像显微镜确认底电极图形的大小和形状，然后溅射Ta(10nm)/Cu(200nm)/Ta(10nm)。最后将样品放入丙酮中浸泡30-60分钟，使用超声波清洗仪剥离掉非目标图案处的多余材料。

本发明实施例中，隔离型阵列结构的功能层制备方法如下：

首先进行功能层图案光刻。在热板上对样品进行脱水烘烤，待样品降至室温后，使用匀胶机在其表面旋涂一层光刻胶。将样品在97℃的热板上进行110s的前烘，将光刻掩膜板固定在曝光机内，对准该样品和掩膜板上的图形位置，以284W功率曝光55s。然后将样品在112℃的热板上进行120s的后烘，取出掩膜板，对样品无掩膜曝光110s。用显影液对基片进行45s左右的漂洗显影，用去离子水漂洗干净后，将样品用氮枪吹干。完成光刻后，用金像显微镜确认功能层图形的大小和形状，然后溅射CoFeB(3nm)/MgO(2nm)/CoFeB(1.5nm)。最后将样品放入丙酮中浸泡30-60分钟，使用超声波清洗仪剥离掉非目标图案处的多余材料。

本发明实施例中，隔离型阵列结构的顶电极层制备方法如下：

首先进行顶电极层图案光刻。在热板上对样品进行脱水烘烤，待样品降至室温后，使用匀胶机在其表面旋涂一层光刻胶。将样品在97℃的热板上进行110s的前烘，将光刻掩膜板固定在曝光机内，对准该样品和掩膜板上的图形位置，以284W功率曝光55s。然后将样品在112℃的热板上进行120s的后烘，取出掩膜板，对样品无掩膜曝光110s。用显影液对基片进行45s左右的漂洗显影，用去离子水漂洗干净后，将样品用氮枪吹干。完成光刻后，用金像显微镜确认顶电极层图形的大小和形状，然后溅射Ta(10nm)/Cu(200nm)。最后将样品放入丙酮中浸泡30-60分钟，使用超声波清洗仪剥离掉非目标图案处的多余材料。

与传统的crossbar相比，本发明中的隔离型crossbar通过一定程度降低单元阵列集成度，提高了阵列各存储单元的读写精度。如图2(b)所示，当X、Y方向上各选定一条地址选择线时，只有唯一的一条电流通路通过指定存储单元，不会出现如图1(c)中所示电流从其他单元通过的情况。因此，当外电源加在某一个上电极(X方向地址线)和某一个下电极(Y方向地址线)时，确保了仅有一个单元中有电流通过。而传统的crossbar当通过X、Y选址对1号单元加电压时，有电流通过1号单元，如图1(c)所示，电流也可以依次流经2号、4号和3号单元，形成电流通路，由此导致了2号、4号和3号单元的串联，然后和1号单元并联。测出的阻值是小于实际一个单元阻值的。在实际的半导体存储阵列中，X和Y两个方向的电极线远远多于图1中的8根，因此其中的串联并联等混联情况可能更多更复杂，并依赖于工艺的均匀性和稳定性。在对某个单元进行写入时，这种混联情况将导致其他单元中有微弱的电流流过，形成串扰，这将严重影响存储阵列的信息存储稳定性。

同时，经过实验证实，新的结构不仅可以提高存储单元读写操作的成功率，而且在制备过程中具有更高的光刻对准精度。本发明提供的新型隔离型crossbar阵列结构可用于各类固态存储器中，如磁随机存取存储器(MRAM)、铁电随机存储器(FeRAM)、相变随机存储器(PCRAM)、阻变存储器(RRAM)和忆阻器等。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种基于隔离型存储阵列结构的固态存储器，其特征在于，包括M×N个上电极、N个下电极以及M×N个功能层；每个上电极只与一个功能层相连；所述功能层位于上电极与所述下电极之间；通过外部的控制信号选择X方向的第i个上电极和Y方向的第j个下电极，使得由第i个上电极、功能层和第j个下电极构成的存储单元工作；

沿着上电极的方向定义为X方向，沿着下电极的方向定义为Y方向，M、N均为大于等于2的整数，i为上电极的序号，i＝1，2，……M×N，j为下电极的序号，j＝1，2，……N。

2.如权利要求1所述的固态存储器，其特征在于，当读写操作时，读写电流只能流经一个存储单元。

3.如权利要求1所述的固态存储器，其特征在于，X方向与Y方向可互换，上电极与下电极可互换。

4.如权利要求1-3任一项所述的固态存储器，其特征在于，所述上电极和所述下电极的材料为电极材料Ag、Cu、Au、Pt或TiW；或复合多层膜结构Ta/Cu或Ta/Cu/Ta。

5.如权利要求1-4任一项所述的固态存储器，其特征在于，所述功能层为阻变材料、铁电材料、磁阻多层膜材料或忆阻材料。

6.一种固态存储器的应用，其特征在于，包括权利要求1-5任一项所述的固态存储器。