CN104992929A - BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法 - Google Patents
BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法 Download PDFInfo
- Publication number
- CN104992929A CN104992929A CN201510270336.4A CN201510270336A CN104992929A CN 104992929 A CN104992929 A CN 104992929A CN 201510270336 A CN201510270336 A CN 201510270336A CN 104992929 A CN104992929 A CN 104992929A
- Authority
- CN
- China
- Prior art keywords
- hbt
- layer
- oxide layer
- germanium silicon
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 23
- 239000010703 silicon Substances 0.000 title claims abstract description 23
- 238000005516 engineering process Methods 0.000 title claims abstract description 15
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 230000007547 defect Effects 0.000 claims abstract description 6
- 238000005457 optimization Methods 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，包括步骤：形成第一栅氧化层；对第一栅氧化层进行刻蚀；形成第二栅氧化层，第二栅氧化层的厚度小于第一栅氧化层的厚度；生长第一多晶硅层，光刻刻蚀形成多晶硅栅；SC film生长，光刻刻蚀形成锗硅窗口；进行热氧化生长并湿法去除，以消除锗硅窗口区域内的硅衬底表面的缺陷；进行锗硅外延层生长。本发明通过在锗硅窗口形成后，进行热氧化并湿法去除热氧化层来消除锗硅窗口区域内的硅衬底表面的缺陷，从而能消除基区锗硅外延层形成区域的有源区表面的损伤，提高HBT基区锗硅外延层质量、从而提高HBT性能。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法。
背景技术
BiCMOS工艺是将互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)和双极结型晶体管(Bipopar Junction Transistor,BJT)器件同时集成在同一块芯片上的工艺，双极结型晶体管中的异质结双极型晶体管(Heterojunction Bipolar Transistor，HBT)一般采用锗硅外延层作为基区，具有较好的频率特性。所以现有BiCMOS工艺中会有CMOS器件与HBT器件共存，CMOS器件包括NMOS器件和PMOS器件两种，所以如何将这两种器件集成而又互不影响彼此的特性就成为BiCMOS工艺需要解决的重要问题。
集成有HBT的锗硅(SiGe)BiCMOS工艺中中包括1.8V和3.3V两种工作电压的CMOS器件，因此需要采用双栅氧(dual gox)制程，即需要采用两种厚度的栅氧，厚栅氧用于工作电压较高的CMOS器件，薄栅氧用于工作电压较低的CMOS器件。现有工艺中，在HBT区域的锗硅外延层(EPI)形成前，用于作为基区的锗硅外延层形成区域的有源区表面形成有薄栅氧，在多晶硅栅刻蚀的过程中薄栅氧不容易对底部的有源区表面形成良好的保护，从而使得锗硅外延层形成区域的有源区表面会出现损伤，从而影响后续锗硅外延层质量，影响器件的性能。
发明内容
本发明所要解决的技术问题是提供一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，能消除基区锗硅外延层形成区域的有源区表面的损伤，提高HBT基区锗硅外延层质量、从而提高HBT性能。
为解决上述技术问题，本发明提供的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，BiCMOS工艺在同一硅衬底中集成HBT和两种工作电压的CMOS器件，两种工作电压分别为第一工作电压和第二工作电压，其中第一工作电压大于第二工作电压，其特征在于，包括如下步骤：
步骤一、形成第一栅氧化层，所述第一栅氧化层用于作为所述第一工作电压的CMOS器件的栅氧化层。
步骤二、采用湿法刻蚀工艺对所述第一栅氧化层进行刻蚀，去除所述第二工作电压的CMOS器件区域以及所述HBT区域的所述第一栅氧化层，所述第一工作电压的CMOS器件区域的所述第一栅氧化层保留。
步骤三、形成第二栅氧化层，所述第二栅氧化层的厚度小于所述第一栅氧化层的厚度，所述第二栅氧化层用于作为所述第二工作电压的CMOS器件的栅氧化层。
步骤四、生长第一多晶硅层，采用光刻刻蚀工艺对所述第一多晶硅层进行刻蚀同时形成所述两种工作电压的CMOS器件的多晶硅栅，HBT区域的所述第一多晶硅层都被去除；
步骤五、进行SC薄膜生长，所述SC薄膜由采用淀积工艺形成的第三氧化膜和第二多晶硅层组成，在所述HBT区域，所述SC薄膜形成于所述第二栅氧化层表面；
采用光刻刻蚀工艺依次对所述第二多晶硅层、所述第三氧化膜和其底部的所述第二栅氧化膜进行刻蚀形成锗硅窗口，所述锗硅窗口由刻蚀后的所述SC薄膜围绕而成，所述锗硅窗口定义出所述HBT的基区形成区域；
步骤六、进行热氧化生长在所述锗硅窗口区域内的硅衬底表面形成热氧化层，用以消除所述锗硅窗口区域内的硅衬底表面的缺陷；之后在用湿法工艺去除所述热氧化层；
步骤七、进行锗硅外延层生长，位于所述锗硅窗口内的所述锗硅外延层用于形成所述HBT的基区。
进一步的改进是，所述第一工作电压为3.3V，所述第二工作电压为1.8V。
进一步的改进是，所述第二栅氧化层的厚度为300埃，所述第一多晶硅层的厚度为500埃。
进一步的改进是，所述第一栅氧化层采用热氧化工艺形成，所述第二栅氧化层采用热氧化工艺形成。
进一步的改进是，步骤四的光刻刻蚀工艺中的刻蚀工艺采用干法刻蚀工艺。
进一步的改进是，步骤五的光刻刻蚀工艺中的刻蚀工艺采用干法刻蚀工艺。
进一步的改进是，在所述硅衬底中形成有场氧层，所述场氧层围绕所述硅衬底的硅隔离出有源区，所述HBT的集电区形成于一个所述有源区中，所述HBT的基区形成于所述集电区所在有源区的表面。在所述集电区的底部形成有埋层；在所述基区的顶部形成有发射区。
进一步的改进是，步骤五中所述第三氧化膜的厚度为300埃，所述第二多晶硅层的厚度为500埃。
本发明通过在锗硅窗口形成后，进行热氧化并湿法去除热氧化层来消除锗硅窗口区域内的硅衬底表面的缺陷，从而能消除基区锗硅外延层形成区域的有源区表面的损伤，即能消除由第一多晶硅层刻蚀时由于HBT区域的第二栅氧化层较薄而容易形成刻蚀带来的对有源区表面硅的损伤，从而提高HBT基区锗硅外延层质量、从而提高HBT性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例方法流程图；
图2A-图2D是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图1所示，是本发明实施例方法流程图；如图2A至图2D所示，是本发明实施例方法各步骤中的器件结构图。本发明实施例BiCMOS工艺中HBT基区锗硅外延层110质量优化工艺方法中BiCMOS工艺在同一硅衬底101中集成HBT和两种工作电压的CMOS器件，两种工作电压分别为第一工作电压和第二工作电压，其中第一工作电压大于第二工作电压；本发明实施例中，所述第一工作电压为3.3V，所述第二工作电压为1.8V，包括如下步骤：
首先、如图2A所示，在所述硅衬底101中形成场氧层102，本发明实施例的场氧层102采用浅沟槽隔离(STI)工艺形成，在形成浅沟槽后，在浅沟槽表面还形成有衬垫氧化层103。所述场氧层102围绕所述硅衬底101的硅隔离出有源区。
在HBT形成区域中，在有源区的底部形成有埋层104。
步骤一、采用热氧化工艺形成第一栅氧化层(未示出)，所述第一栅氧化层用于作为所述第一工作电压的CMOS器件的栅氧化层。
步骤二、采用湿法刻蚀工艺对所述第一栅氧化层进行刻蚀，去除所述第二工作电压的CMOS器件区域以及所述HBT区域的所述第一栅氧化层，所述第一工作电压的CMOS器件区域的所述第一栅氧化层保留。
步骤三、采用热氧化工艺形成第二栅氧化层，所述第二栅氧化层的厚度小于所述第一栅氧化层的厚度，所述第二栅氧化层用于作为所述第二工作电压的CMOS器件的栅氧化层。
步骤四、生长第一多晶硅层，采用光刻加干法刻蚀工艺对所述第一多晶硅层进行干法刻蚀同时形成所述两种工作电压的CMOS器件的多晶硅栅。HBT区域的所述第一多晶硅层都被去除。
步骤五、进行SC薄膜生长，所述SC薄膜由采用淀积工艺形成的第三氧化膜105和第二多晶硅层106组成，在所述HBT区域，所述SC薄膜形成于所述第二栅氧化层表面。
采用光刻刻蚀工艺依次对所述第二多晶硅层106、所述第三氧化膜105和其底部的所述第二栅氧化膜进行刻蚀形成锗硅窗口107，所述锗硅窗口107由刻蚀后的所述SC薄膜围绕而成，所述锗硅窗口107定义出所述HBT的基区形成区域。
步骤六、如图2C所示，进行热氧化生长在所述锗硅窗口107区域内的硅衬底101表面形成热氧化层109，用以消除所述锗硅窗口107区域内的硅衬底101表面的缺陷；之后在用湿法工艺去除所述热氧化层109。
步骤七、如图2D所示，进行锗硅外延层110生长，位于所述锗硅窗口107内的所述锗硅外延层110用于形成所述HBT的基区。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，BiCMOS工艺在同一硅衬底中集成HBT和两种工作电压的CMOS器件，两种工作电压分别为第一工作电压和第二工作电压，其中第一工作电压大于第二工作电压，其特征在于，包括如下步骤：
步骤一、形成第一栅氧化层，所述第一栅氧化层用于作为所述第一工作电压的CMOS器件的栅氧化层；
步骤二、采用湿法刻蚀工艺对所述第一栅氧化层进行刻蚀，去除所述第二工作电压的CMOS器件区域以及所述HBT区域的所述第一栅氧化层，所述第一工作电压的CMOS器件区域的所述第一栅氧化层保留；
步骤三、形成第二栅氧化层，所述第二栅氧化层的厚度小于所述第一栅氧化层的厚度，所述第二栅氧化层用于作为所述第二工作电压的CMOS器件的栅氧化层；
步骤四、生长第一多晶硅层，采用光刻刻蚀工艺对所述第一多晶硅层进行刻蚀同时形成所述两种工作电压的CMOS器件的多晶硅栅，HBT区域的所述第一多晶硅层都被去除；
步骤五、进行SC薄膜生长，所述SC薄膜由采用淀积工艺形成的第三氧化膜和第二多晶硅层组成，在所述HBT区域，所述SC薄膜形成于所述第二栅氧化层表面；
采用光刻刻蚀工艺依次对所述第二多晶硅层、所述第三氧化膜和其底部的所述第二栅氧化膜进行刻蚀形成锗硅窗口，所述锗硅窗口由刻蚀后的所述SC薄膜围绕而成，所述锗硅窗口定义出所述HBT的基区形成区域；
步骤六、进行热氧化生长在所述锗硅窗口区域内的硅衬底表面形成热氧化层，用以消除所述锗硅窗口区域内的硅衬底表面的缺陷；之后在用湿法工艺去除所述热氧化层；
步骤七、进行锗硅外延层生长，位于所述锗硅窗口内的所述锗硅外延层用于形成所述HBT的基区。
2.如权利要求1所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：所述第一工作电压为3.3V，所述第二工作电压为1.8V。
3.如权利要求1所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：所述第二栅氧化层的厚度为300埃，所述第一多晶硅层的厚度为500埃。
4.如权利要求1所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：所述第一栅氧化层采用热氧化工艺形成，所述第二栅氧化层采用热氧化工艺形成。
5.如权利要求1所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：步骤四的光刻刻蚀工艺中的刻蚀工艺采用干法刻蚀工艺。
6.如权利要求1所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：步骤五的光刻刻蚀工艺中的刻蚀工艺采用干法刻蚀工艺。
7.如权利要求1所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：在所述硅衬底中形成有场氧层，所述场氧层围绕所述硅衬底的硅隔离出有源区，所述HBT的集电区形成于一个所述有源区中，所述HBT的基区形成于所述集电区所在有源区的表面。
8.如权利要求7所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：在所述集电区的底部形成有埋层；在所述基区的顶部形成有发射区。
9.如权利要求1所述的BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，其特征在于：步骤五中所述第三氧化膜的厚度为300埃，所述第二多晶硅层的厚度为500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510270336.4A CN104992929B (zh) | 2015-05-25 | 2015-05-25 | BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510270336.4A CN104992929B (zh) | 2015-05-25 | 2015-05-25 | BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992929A true CN104992929A (zh) | 2015-10-21 |
| CN104992929B CN104992929B (zh) | 2017-12-05 |
Family
ID=54304718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510270336.4A Active CN104992929B (zh) | 2015-05-25 | 2015-05-25 | BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992929B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428320A (zh) * | 2015-12-17 | 2016-03-23 | 重庆中科渝芯电子有限公司 | 一种SiGe BiCMOS工艺中保护HBT有源区的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169007B1 (en) * | 1999-06-25 | 2001-01-02 | Applied Micro Circuits Corporation | Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback |
| CN101266969A (zh) * | 2007-03-13 | 2008-09-17 | 台湾积体电路制造股份有限公司 | 双载子互补式金属氧化物半导体元件 |
| CN103050493A (zh) * | 2012-09-05 | 2013-04-17 | 上海华虹Nec电子有限公司 | 锗硅多晶硅栅BiCMOS器件及制造方法 |
-
2015
- 2015-05-25 CN CN201510270336.4A patent/CN104992929B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169007B1 (en) * | 1999-06-25 | 2001-01-02 | Applied Micro Circuits Corporation | Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback |
| CN101266969A (zh) * | 2007-03-13 | 2008-09-17 | 台湾积体电路制造股份有限公司 | 双载子互补式金属氧化物半导体元件 |
| CN103050493A (zh) * | 2012-09-05 | 2013-04-17 | 上海华虹Nec电子有限公司 | 锗硅多晶硅栅BiCMOS器件及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428320A (zh) * | 2015-12-17 | 2016-03-23 | 重庆中科渝芯电子有限公司 | 一种SiGe BiCMOS工艺中保护HBT有源区的方法 |
| CN105428320B (zh) * | 2015-12-17 | 2017-12-22 | 重庆中科渝芯电子有限公司 | 一种SiGe BiCMOS工艺中保护HBT有源区的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992929B (zh) | 2017-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673294B2 (en) | Bipolar transistor structure and a method of manufacturing a bipolar transistor structure | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| US7462923B1 (en) | Bipolar transistor formed using selective and non-selective epitaxy for base integration in a BiCMOS process | |
| US9312258B2 (en) | Strained silicon structure | |
| US10134882B2 (en) | Method of junction control for lateral bipolar junction transistor | |
| US9704967B2 (en) | Heterojunction bipolar transistor | |
| TW201801314A (zh) | 具有應力分量之異質接面雙極電晶體 | |
| KR20150000386A (ko) | 응력 변형된 반도체 구조물 형성 방법 | |
| US10043825B2 (en) | Lateral bipolar junction transistor with multiple base lengths | |
| US20180323293A1 (en) | Method for manufacturing a bipolar junction transistor | |
| US9064886B2 (en) | Heterojunction bipolar transistor having a germanium extrinsic base utilizing a sacrificial emitter post | |
| CN102386093B (zh) | 双极性晶体管及其制造方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN104992929A (zh) | BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法 | |
| US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
| US10211324B2 (en) | Vertical p-type, n-type, p-type (PNP) junction integrated circuit (IC) structure | |
| CN112786694B (zh) | 栅控横向双极结/异质结晶体管 | |
| CN103208452B (zh) | Mos晶体管及其制造方法 | |
| CN113851526B (zh) | 一种双极结型晶体管及其制备方法 | |
| US11195925B2 (en) | Heterojunction bipolar transistors | |
| CN103165509B (zh) | 准绝缘体上硅场效应晶体管的制备方法 | |
| WO2023087201A1 (zh) | 半导体结构及其制备方法、射频电路、通信装置 | |
| JPH0499329A (ja) | 半導体装置の製造方法 | |
| JP2002208597A (ja) | バイポーラトランジスタ及びバイポーラトランジスタの製造方法 | |
| US20100200896A1 (en) | Embedded stress elements on surface thin direct silicon bond substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |