CN104954035B

CN104954035B - 直流偏压电路及使用直流偏压电路的射频接收器电路

Info

Publication number: CN104954035B
Application number: CN201510369651.2A
Authority: CN
Inventors: 陈宪谷; 陈培炜
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2015-06-29
Filing date: 2015-06-29
Publication date: 2018-03-30
Anticipated expiration: 2035-06-29
Also published as: US20160380599A1; CN104954035A; US10014830B2

Abstract

本发明公开一种直流偏压电路及使用此直流偏压电路的射频接收器电路。该直流偏压电路包括第一偏压电路和第二偏压电路。第一偏压电路包括第一偏压晶体管，以提供第一直流偏压至混频器电路的输出晶体管。第一偏压晶体管和输出晶体管为同类型的晶体管，且具有相同沟道长度。第二偏压电路包括第二偏压晶体管，以提供第二直流偏压至下一级的共栅极放大器电路的输入晶体管。第二偏压晶体管和输入晶体管为同类型的晶体管，且具有相同沟道长度。当输出晶体管和输入晶体管皆操作在饱和区时，混频器电路所输出的交流电流信号的电流值与输出晶体管的临界电压的电压值和输入晶体管的临界电压的电压值无关。

Description

直流偏压电路及使用直流偏压电路的射频接收器电路

技术领域

本发明涉及直流偏压电路，特别涉及稳定射频接收器电路中混频器电路所输出的交流电流信号的直流偏压电路。

背景技术

图1是一射频接收器电路10的一区块图。如图1所示，射频接收器电路10包括一低噪声放大器101、一混频器电路102、以及一放大器电路103。射频接收器电路10通过天线11接收并处理来自无线传输信道的多个射频信号，其中该等射频信号是特定频带的高频电磁波信号，例如，频率5GHz或2.4GHz的电磁波信号。低噪声放大器101用以对接收到的该等射频信号进行噪声处理。混频器电路102(Mixer)(或称作降频器(Downconverter))用以对低噪声放大器101处理过的该等射频信号执行一降频操作。最后，放大器电路103接收自混频器电路102的多个交流电信号，并输出对应的多个交流电压信号。在图1中，低噪声放大器101、混频器电路102和放大器电路103皆可由模拟电路实现。而在模拟电路设计中，半导体工艺上的变异是很重要的考虑。这是由于半导体工艺上的变异很可能影响到模拟电路各种设计参数的精确性。

有鉴于此，本发明提出应用在射频接收器电路10的一种直流偏压电路。

发明内容

本发明的一实施例提供一种直流偏压电路，用以直流偏压一混频器电路和一共栅极放大器电路。该直流偏压电路包括一第一偏压电路和一第二偏压电路。该第一偏压电路包括一第一偏压晶体管和一第一偏压电阻，其中该第一偏压晶体管和该第一偏压电阻提供一第一直流偏压至一混频器电路的一输出晶体管，使该输出晶体管操作在饱和区；以及其中该第一偏压晶体管和该输出晶体管为同类型的晶体管，且该输出晶体管与该第一偏压晶体管具有相同沟道长度。该第二偏压电路包括一第二偏压晶体管和一第二偏压电阻，其中该第二偏压晶体管和该第二偏压电阻提供一第二直流偏压至该混频器电路下一级的一共栅极放大器电路的一输入晶体管，使该输入晶体管操作在饱和区；其中该第二偏压晶体管和该输入晶体管为同类型的晶体管，且该输入晶体管与该第二偏压晶体管具有相同沟道长度；以及其中当该输出晶体管和该输入晶体管皆操作在饱和区时，该混频器电路所输出的多个交流电流信号的电流值与该输出晶体管的一临界电压的电压值无关，且该等交流电流信号的电流值与该输入晶体管的一临界电压的电压值无关。

本发明的一实施例提供一种直流偏压电路，用以直流偏压一混频器电路和一共栅极放大器电路。该直流偏压电路包括一第一偏压电路和一第二偏压电路。该第一偏压电路用以输出一第一直流偏压至该混频器电路的一第一晶体管的一栅极，使该第一晶体管操作在饱和区。该第一偏压电路包括一第三晶体管、一第一电阻、以及一第一电流源。该第三晶体管的一栅极和一漏极电性连接至一第一节点，该第三晶体管的一源极则电性连接至地，且该第三晶体管和该第一晶体管为同类型的晶体管。该第一电阻电性连接至该第一晶体管的该栅极和该第一节点之间。该第一电流源用以输出一第一直流电流至该第三晶体管。该第二偏压电路用以输出一第二直流偏压至该共栅极放大器电路的一第二晶体管的一栅极，使该第二晶体管操作在饱和区。该第二偏压电路包括一第四晶体管、一第三电阻、以及一第二电流源。该第四晶体管的一栅极和一漏极电性连接至一第二节点，该第四晶体管的一源极则电性连接至地，且该第四晶体管和该第二晶体管为同类型的晶体管。该第三电阻电性连接至该第二晶体管的该栅极和该第二节点之间。该第二电流源用以输出该第一直流电流至该第四晶体管。该混频器电路藉由该第一晶体管的一漏极接收一高频输入信号，并通过该第一晶体管的一源极输出一交流电流信号。该共栅极放大器电路藉由该第二晶体管的一源极接收该交流电流信号，并通过该第二晶体管的一漏极输出一输出电压信号。该第一晶体管的该源极和该第二晶体管的该源极皆电性接连至一第三节点，且一第三电流源分别电性连接至该第三节点和电性连接至地。该第一晶体管和该第二晶体管分别与该第三晶体管和该第四晶体管具有相同沟道长度，使该混频器电路所输出的该交流电流信号的电流值与该第一晶体管的临界电压的电压值无关。

本发明的一实施例提供一种射频接收器电路。该射频接收器电路包括一混频器电路、一共栅极放大器电路、一第一偏压电路、以及一第二偏压电路。该混频器电路包括一第一晶体管，其中该混频器电路藉由该第一晶体管的一漏极接收一高频输入信号，并通过该第一晶体管的一源极输出一交流电流信号。该共栅极放大器电路，包括一第二晶体管，其中该共栅极放大器电路藉由该第二晶体管的一源极接收该交流电流信号，并通过该第二晶体管的一漏极输出一输出电压信号。该第一偏压电路用以输出一第一直流偏压至该混频器电路的该第一晶体管的一栅极，使该第一晶体管操作在饱和区，其中该第一偏压电路包括一第三晶体管、一第一电阻、以及一第一电流源。该第三晶体管的一栅极和一漏极电性连接至一第一节点，该第三晶体管的一源极则电性连接至地，且该第三晶体管和该第一晶体管为同类型的晶体管。该第一电阻电性连接至该第一晶体管的该栅极和该第一节点之间。该第一电流源用以输出一第一直流电流至该第三晶体管。该第二偏压电路用以输出一第二直流偏压至该共栅极放大器电路的该第二晶体管的一栅极，使该第二晶体管操作在饱和区，其中该第二偏压电路包括一第四晶体管、一第三电阻、以及一第二电流源。该第四晶体管的一栅极和一漏极电性连接至一第二节点，该第四晶体管的一源极则电性连接至地，且该第四晶体管和该第二晶体管为同类型的晶体管。该第三电阻电性连接至该第二晶体管的该栅极和该第二节点之间。该第二电流源用以输出该第一直流电流至该第四晶体管，其中该第一晶体管的该源极和该第二晶体管的该源极皆电性接连至一第三节点，且一第三电流源分别电性连接至该第三节点和电性连接至地；以及其中该第一晶体管和该第二晶体管分别与该第三晶体管和该第四晶体管具有相同沟道长度，使该混频器电路所输出的该交流电流信号的电流值与该第一晶体管的临界电压的电压值无关。

附图说明

为能更完整地理解本公开实施例及其优点，现在参考与附图一起进行的以下描述作出，其中：

图1是一射频接收器电路10的一区块图。

图2A是依据本发明第一实施例的射频接收器电路20的电路图。

图2B是依据本发明第二实施例的被动混频器电路21的一直流偏压电路24的一电路图。

图2C是依据本发明第三实施例的被动混频器电路21和共栅极放大器22的一直流偏压电路25的一电路图。

图3A是依据本发明第四实施例的射频接收器电路30的一电路图。

图3B是依据本发明第五实施例的一直流偏压电路35的一电路图，用以直流偏压被动互补式金属氧化物半导体混频器电路32和差动共栅极转阻放大器33。

图3C是对本发明的被动互补式金属氧化物半导体混频器电路32和差动共栅极转阻放大器33进行直流分析得到的等效电路图。

图4A是依据本发明第六实施例实现射频接收器电路40的一电路图。

图4B是依据本发明第七实施例的一直流偏压电路45的一电路图，用以直流偏压被动互补式金属氧化物半导体混频器电路42和增益提升差动共栅极转阻放大器43。

图4C是对本发明的被动互补式金属氧化物半导体混频器电路42和增益提升差动共栅极转阻放大器43进行直流分析得到的等效电路图。

具体实施方式

本发明所附图示的实施例或例子将如以下说明。本发明的范围并非以此为限。本领域技术人员应能知悉在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。在本发明的实施例中，元件符号可能被重复地使用，本发明的数种实施例可能共用相同的元件符号，但为一实施例所使用的特征元件不必然为另一实施例所使用。

图2A是依据本发明第一实施例实现射频接收器电路20的一电路图。在本发明的该第一实施例中，射频接收器电路20包括一被动混频器电路21、一共栅极放大器22、一转阻放大器23、以及一直流偏压电路24。在本发明的该第一实施例中，被动混频器电路21包括一开关晶体管211和一电容器212，共栅极放大器22包括一晶体管221、一电阻器222、以及一电流源晶体管201。在本发明的该第一实施例中，直流偏压电路24用以提供横跨在被动混频器电路21的开关晶体管211的栅极与源极间的一直流偏压V_BIAS24(V_LO-V_S)。

在本发明的该第一实施例中，被动混频器电路21的电容器212用以作为直流阻隔(DC block)。被动混频器电路21的开关晶体管211的一源极用以接收低噪声放大器101所处理过的该等射频信号，被动混频器电路21的开关晶体管211的一栅极用以感应一振荡器所产生的一周期信号(未图示)，而被动混频器电路21的开关晶体管211的一源极则用以输出多个交流电流信号S_i21。

在本发明的该第一实施例中晶体管221的一源极电性连接至开关晶体管211的该源极，晶体管221的一栅极电性连接至一直流偏压V_G，晶体管221的一漏极则用以将多个交流电流信号S_i22输出至转阻放大器23。电阻器222电性连接在一第一电压源V_DD和晶体管221的该漏极之间，并作为一偏压电阻。电流源晶体管201电性连接在第二电压源V_SS和一第一节点N₁之间，并作为流通一第一定电流I_BG的一定电流源。在本发明的该第一实施例中，第二电压源V_SS是一接地端。转阻放大器23用以将交流电流信号S_i22转换为多个交流电压信号S_V23。

图2B是依据本发明第二实施例实现射频接收器电路20的一直流偏压电路24的一电路图。在本发明的该第二实施例中，直流偏压电路24包括一电阻器241、一电阻器242、一电阻器243、以及一定电流源244。直流偏压电路24用以提供横跨在被动混频器电路21的开关晶体管211的栅极与源极间的一直流偏压V_BIAS24(V_LO-V_S)。在本发明的该第二实施例中，电阻器241电性连接在第一电压源V_DD和开关晶体管211的该栅极之间，电阻器242电性连接在开关晶体管211的该栅极和该源极之间，电阻器243则电性连接在开关晶体管211的该源极和定电流源244之间。定电流源244用以提供流通电阻器241、电阻器242和电阻器243的一第一定电流I_BG。

在本发明的该第二实施例中，直流偏压电路24的电阻器242提供横跨在被动混频器电路21的开关晶体管211的该栅极和该源极之间的直流偏压V_BIAS24，使开关晶体管211操作在饱和区。当开关晶体管211操作在饱和区时，晶体管211之一驱动电压V_OV211(overdrivevoltage)表示如下：

V_OV211＝V_GS211–V_t211＝V_BIAS24–V_t211

＝I_BG*R₂₄₂–V_t211…(1)

其中V_GS211为开关晶体管211的栅极和源极间的一跨压，V_t211-为开关晶体管211的一临界电压(thermal voltage)，R₂₄₂为电阻器242的一电阻值。

由上述(1)可知，开关晶体管211的驱动电压V_OV211会与开关晶体管211的临界电压V_t211-有关。由于临界电压V_t211-会随着半导体工艺温度的不同而有着大约25％的变异，开关晶体管211的驱动电压V_OV211跟着产生变异。因此，当开关晶体管211操作在饱和区时，被动混频器电路21的开关晶体管211所输出该等交流电流信号S_i21因不同临界电压V_t211-产生变异。这影响了被动混频器电路21输出端的交流电流信号S_i21的精确度。

接者，回到图2A的电路图。在本发明的该第一实施例中，电流源晶体管201系定电流源且被动混频器电路21的开关晶体管211不会流通直流电流。因此，流经晶体管221的一直流电流会等于流经电流源晶体管201的第一定电流I_BG。

因此，当晶体管221操作在饱和区且临界电压V_t221-会随着半导体工艺温度的不同而变小时，共栅极放大器22的晶体管221的该源极的直流电压值(亦即节点N₁的直流电压值)发生改变，以使得晶体管221所流通的第一定电流I_BG维持不变。此时，节点N₁上的直流电压的改变直接影响到被动混频器电路21的开关晶体管211的栅极和源极间的电压大小，并进而影响到被动混频器电路21的开关晶体管211所输出该等交流电流信号S_i21。

因此，共栅极放大器22的晶体管221的一临界电压V_t221-产生变异亦会影响到被动混频器电路21的开关晶体管211所输出该等交流电流信号S_i21。然而，图2B所示直流偏压电路24并无法改善上述问题。

图2C是依据本发明第三实施例实现射频接收器电路20的一直流偏压电路25的一电路图。在本发明的该第三实施例中，图2B所示直流偏压电路24被直流偏压电路25所取代。在本发明的该第三实施例中，直流偏压电路25用以提供一直流偏压V_BIAS26和一直流偏压V_BIAS27。直流偏压电路25包括一第一偏压电路26和一第二偏压电路27。第一偏压电路26用以提供直流偏压V_BIAS26至被动混频器电路21的开关晶体管211的栅极，而第二偏压电路27则用以提供直流偏压V_BIAS27至共栅极放大器22的晶体管221的栅极。

在本发明的该第三实施例中，第一偏压电路26包括一电流源261、一电阻器262、一电阻器263、以及一偏压晶体管264。电流源261电性连接在第一电压源V_DD和电阻器262之间。电流源261提供流通电阻器262、电阻器263和偏压晶体管264的一定电流I₂₅。电阻器262电性连接在电流源261和电阻器263的一端之间。电阻器263的另一端同时电性连接至偏压晶体管264的一栅极和一漏极，亦即偏压晶体管264的该栅极和该漏极电性连接至一起。偏压晶体管264的一源极则电性连接至第二电压源V_SS。在本发明的该第三实施例中，第二电压源V_SS系一接地端。在本发明的该第三实施例中，直流偏压V_BIAS26等于电阻器263上的跨压加上偏压晶体管264的该栅极和该源极之间的电压，并表示如下：

其中K₂₆为偏压晶体管264的一导电参数(μ_n*W*2L*COX)，V_t26为偏压晶体管264的一临界电压，R₂₆₃为电阻器263的一电阻值。

在本发明的该第三实施例中，第二偏压电路27包括一电流源271、一电阻器272、一电阻器273、以及一偏压晶体管274。电流源271电性连接在第一电压源V_DD和电阻器272之间。电流源271提供流通电阻器272、电阻器273和偏压晶体管274的一定电流I₂₅。电阻器272电性连接在电流源271和电阻器273的一端之间。电阻器273的另一端同时电性连接至偏压晶体管274的一栅极和一漏极，亦即偏压晶体管274的该栅极和该漏极电性连接至一起。偏压晶体管274的一源极则电性连接至第二电压源V_SS。在本发明的该第三实施例中，直流偏压V_BIAS27等于电阻器273上的跨压加上偏压晶体管274的该栅极和该源极之间的电压，并表示如下：

其中K₂₇为偏压晶体管274的一导电参数(μ_n*W*2L*C_OX)，V_t27为偏压晶体管274的一临界电压，R₂₇₃为电阻器273的一电阻值。

当第二偏压电路27提供直流偏压V_BIAS27至共栅极放大器22的晶体管221的栅极时，可藉由上述(3)得到晶体管221的源极电压V_S221，并表示如下：

其中K₂₂₁为晶体管221的一导电参数。

在本发明的该第三实施例中，晶体管221与偏压晶体管274为同类型晶体管(同为n-类型或同为p-类型)且晶体管221与偏压晶体管274具有相同沟道长度时，临界电压V_t27会等同于临界电压V_t221。因此，由上述(4)可知，晶体管221的源极电压V_S221可表示如下：

由上述(5)可知，共栅极放大器22的晶体管221的源极电压V_S221(亦即被动混频器电路21的开关晶体管211的源极电压V_S211)为一固定电压而不受半导体工艺变异影响。

在本发明的该第三实施例中，被动混频器电路21的开关晶体管211与偏压晶体管264为同类型晶体管(同为n-类型或同为p-类型)且被动混频器电路21的开关晶体管211与偏压晶体管264具有相同沟道长度时，临界电压V_t26会等同于临界电压V_t211。因此，被动混频器电路21的开关晶体管211的一驱动电压V_OV211可表示如下：

其中V_GS211是被动混频器电路21的开关晶体管211的栅极和源极间电压。

由上述(6)可知，被动混频器电路21的开关晶体管211的驱动电压V_OV211与临界电压V_t26及临界电压V_t211无关，且该等交流电流信号S_i21只与驱动电压V_OV211和开关晶体管211的一导电参数K₂₂₁有关。因此，被动混频器电路21的开关晶体管211所输出的该等交流电流信号S_i21与临界电压V_t26及临界电压V_t211无关，而不受半导体工艺变异影响。

不同于上述第二实施例的直流偏压电路24，本发明的该第三实施例的直流偏压电路25可以稳定射频接收器电路中的被动混频器电路21所输出的多个交流电流信号S_i21，使该等交流电流信号S_i21不受半导体工艺变异的影响(亦即该等交流电流信号S_i21不受被动混频器电路21的开关晶体管211的临界电压V_t211以及共栅极放大器22的晶体管221的临界电压V_t221影响)。

因此，在本发明的该第三实施例中，被动混频器电路21的开关晶体管211和共栅极放大器22的晶体管221分别与第一偏压电路26的偏压晶体管264和第二偏压电路27的偏压晶体管274具有相同沟道长度，使被动混频器电路21所输出的该等交流电流信号的电流值与开关晶体管211的临界电压V_t211的电压值无关。

图3A是依据本发明第四实施例实现射频接收器电路30的一电路图。在本发明的该第四实施例中，射频接收器电路30包括一低噪声放大器31、一被动互补式金属氧化物半导体(Passive CMOS)混频器电路32、一差动共栅极转阻放大器33、以及一差动共源极放大器34。低噪声放大器31用以对通过天线11所接收到的该等射频信号进行噪声处理。被动互补式金属氧化物半导体混频器电路32用以对低噪声放大器31处理过的该等射频信号执行一降频操作，并输出多个差动交流电流信号I_sig32 ⁺和I_sig32 ^-。差动共栅极转阻放大器33接收自被动互补式金属氧化物半导体混频器电路32的多个差动交流电流信号I_sig32 ⁺和I_sig32 ^-，并输出对应的多个差动交流电压信号V_sig33 ⁺和V_sig33 ^-。差动共源极放大器34放大该等差动交流电压信号V_sig33 ⁺和V_sig33 ^-，并输出对应的多个差动交流电压信号V_sig34 ⁺和V_sig34 ^-。

在本发明的该第四实施例中，被动互补式金属氧化物半导体混频器电路32包括一电容器321、一晶体管322、以及一晶体管323。在本发明的该第四实施例中，被动互补式金属氧化物半导体混频器电路32的电容器321系用以作为直流阻隔。在本发明的该第四实施例中，晶体管322的一漏极和晶体管322的一漏极电性连接至一起，并用以接收低噪声放大器31所处理过的该等射频信号。晶体管322的一栅极用以感应一振荡器所产生的一周期信号(未图示)。同理，晶体管323的一栅极用以感应与上述周期信号反相的一周期信号。晶体管322的一源极则用以输出多个差动交流电流信号I_sig32 ⁺，而晶体管323的一源极则用以输出多个差动交流电流信号I_sig32 ^-。

在本发明的该第四实施例中，差动共栅极转阻放大器33包括一晶体管331、一晶体管332、一晶体管333、一晶体管334、一电容器335、一电容器336、一电阻器337、一电阻器338、以及一电阻器339。差动共栅极转阻放大器33在射频接收器电路30之中的主要作用在于将电流信号转为电压信号。在本发明的该第四实施例中，晶体管331和晶体管332系作为差动共栅极转阻放大器33的差动对输入晶体管。因此，差动共栅极转阻放大器33的晶体管331的一源极和差动共栅极转阻放大器33的晶体管332的一源极分别接收该等差动交流电流信号I_sig32 ⁺和I_sig32 ^-。差动共栅极转阻放大器33的晶体管331的一漏极和差动共栅极转阻放大器33的晶体管332的一漏极则分别输出对应的多个差动交流电压信号V_sig33 ⁺和V_sig33 ^-。

在本发明的该第四实施例中，晶体管333和晶体管334形成一电流镜，以用以作为差动共栅极转阻放大器33的电流源。在本发明的该第四实施例中，晶体管333和晶体管334同样流通电流值为I₃₃的一定电流，其中I₃₃的大小为75μA；但本发明并不仅限定于此。电容器335用以作为差动共栅极转阻放大器33的一输入电容器。电阻器337和电阻器338用以作为差动共栅极转阻放大器33的差动对输出负载。电容器336和电阻器339则分别为一可变电容器和一可变电阻器，以用以调整差动共栅极转阻放大器33的输出阻抗。

在本发明的该第四实施例中，差动共源极放大器34包括一晶体管341、一晶体管342、一晶体管343、一晶体管344、一晶体管345、一电容器346、一电阻器347、一电阻器348、以及一比较器349。差动共源极放大器34在射频接收器电路30之中的主要作用在于提供一够大的电压增益。在本发明的该第四实施例中，晶体管341和晶体管342系用以作为差动共源极放大器34的差动对输入晶体管。因此，差动共源极放大器34的晶体管341的一栅极和差动共源极放大器34的晶体管342的一栅极分别接收该等差动交流电压信号V_sig33 ⁺和V_sig33 ^-。差动共源极放大器34的晶体管341的一漏极和差动共源极放大器34的晶体管342的一漏极则分别输出对应的多个差动交流电压信号V_sig34 ⁺和V_sig34 ^-。在本发明的该第四实施例中，晶体管343和晶体管344用以作为差动共源极放大器34的主动负载。在本发明的该第四实施例中，晶体管345同样与晶体管333和晶体管334形成一电流镜。不同的是，晶体管345流通电流值为I₃₄的一定电流，其中I₃₄的大小为200μA。电容器346、电阻器347和电阻器348则是差动共源极放大器34的被动负载。

图3B是依据本发明第五实施例的一直流偏压电路35的一电路图，用以直流偏压被动互补式金属氧化物半导体混频器电路32和差动共栅极转阻放大器33。在本发明的该第五实施例中，直流偏压电路35提供一直流偏压V_BIAS36和一直流偏压V_BIAS37。直流偏压电路35包括一第一偏压电路36和一第二偏压电路37。第一偏压电路36用以提供直流偏压V_BIAS36至被动互补式金属氧化物半导体混频器电路32的晶体管322的栅极以及晶体管323的栅极，而第二偏压电路37则用以提供直流偏压V_BIAS37至差动共栅极转阻放大器33的输入晶体管331的栅极以及输入晶体管332的栅极。

在本发明的该第五实施例中，第一偏压电路36包括一电流源361、一电阻器362、一电阻器363、以及一偏压晶体管364。电流源361电性连接在第一电压源V_DD和电阻器362之间。电流源361提供流通电阻器362、电阻器363和偏压晶体管364的一定电流I₃₅。电阻器362电性连接在电流源361和电阻器363的一端之间。电阻器363的另一端同时电性连接至偏压晶体管364的一栅极和一漏极，亦即偏压晶体管364的该栅极和该漏极电性连接至一起。偏压晶体管364的一源极则电性连接至第二电压源V_SS。在本发明的该第五实施例中，第二电压源V_SS是一接地端。在本发明的该第五实施例中，直流偏压V_BIAS36等于电阻器363上的跨压加上偏压晶体管364的该栅极和该源极之间的电压。

在本发明的该第五实施例中，第二偏压电路37包括一电流源371、一电阻器372、一电阻器373、以及一偏压晶体管374。电流源371电性连接在第一电压源V_DD和电阻器372之间。电流源371提供流通电阻器372、电阻器373和偏压晶体管374的一定电流I₃₅。电阻器372电性连接在电流源371和电阻器373的一端之间。电阻器373的另一端同时电性连接至偏压晶体管374的一栅极和一漏极，亦即偏压晶体管374的该栅极和该漏极电性连接至一起。偏压晶体管374的一源极则电性连接至第二电压源V_SS。在本发明的该第五实施例中，直流偏压V_BIAS37等于电阻器373上的跨压加上偏压晶体管374的该栅极和该源极之间的电压。

图3C是对本发明的被动互补式金属氧化物半导体混频器电路32和差动共栅极转阻放大器33进行直流分析得到的等效电路图。由图3C可知，被动互补式金属氧化物半导体混频器电路32的晶体管322对应至图2A所示被动混频器电路21的输出晶体管211，差动共栅极转阻放大器33的输入晶体管331对应至图2A所示共栅极放大器22的输入晶体管221，而差动共栅极转阻放大器33的电流源晶体管333对应至图2A所示电流源晶体管201。因此，本发明的该第五实施例的直流偏压电路35的运作方法与本发明的该第三实施例的直流偏压电路25的运作方法相同。

同上述第三实施例的直流偏压电路25，本发明的该第五实施例的直流偏压电路35可以稳定射频接收器电路30中的被动互补式金属氧化物半导体混频器电路32所输出的多个差动交流电流信号I_sig32 ⁺和I_sig32 ^-，使该等差动交流电流信号I_sig32 ⁺和I_sig32 ^-不受半导体工艺变异的影响(亦即该等差动交流电流信号I_sig32 ⁺和I_sig32 ^-不受被动互补式金属氧化物半导体混频器电路32的晶体管322的一临界电压V_t322和晶体管323的一临界电压V_t323影响，亦不受到差动共栅极转阻放大器33的输入晶体管331的一临界电压V_t331和输入晶体管332的一临界电压V_t332影响)。

图4A是依据本发明第六实施例实现射频接收器电路40的一电路图。在本发明的该第六实施例中，射频接收器电路40包括一低噪声放大器41、一被动互补式金属氧化物半导体混频器电路42、一增益提升差动共栅极转阻放大器43、以及一差动共源极放大器44。低噪声放大器41用以对通过天线11所接收到的该等射频信号进行噪声处理。被动互补式金属氧化物半导体混频器电路42用以对低噪声放大器41处理过的该等射频信号执行一降频操作，并输出多个差动交流电流信号I_sig42 ⁺和I_sig42 ^-。差动共栅极转阻放大器43接收自被动互补式金属氧化物半导体混频器电路42的多个差动交流电流信号I_sig42 ⁺和I_sig42 ^-，并输出对应的多个差动交流电压信号V_sig43 ⁺和V_sig43 ^-。差动共源极放大器44放大该等差动交流电压信号V_sig43 ⁺和V_sig43 ^-，并输出对应的多个差动交流电压信号V_sig44 ⁺和V_sig44 ^-。

在本发明的该第六实施例中，被动互补式金属氧化物半导体混频器电路42包括一电容器421、一晶体管422、以及一晶体管423。在本发明的该第六实施例中，被动互补式金属氧化物半导体混频器电路42的电容器421用以作为直流阻隔的功用。在本发明的该第六实施例中，晶体管422的一漏极和晶体管422的一漏极电性连接至一起，并用以接收低噪声放大器41所处理过的该等射频信号。晶体管422的一栅极用以感应一振荡器所产生的一周期信号(未图示)。同理，晶体管423的一栅极用以感应与上述周期信号反相的一周期信号。晶体管422的一源极则用以输出多个差动交流电流信号I_sig42 ⁺，而晶体管423的一源极则用以输出多个差动交流电流信号I_sig42 ^-。

在本发明的该第六实施例中，差动共栅极转阻放大器43包括一X型结构、一晶体管431、一晶体管432、一晶体管433、一晶体管434、一电容器435、一电容器436、一电阻器437、一电阻器438、以及一电阻器439。图4A所示射频接收器电路40与图3A所示射频接收器电路30的不同之处仅在于图4A所示射频接收器电路40的增益提升差动共栅极转阻放大器43新增该X型结构。相较差动共栅极转阻放大器33，增益提升差动共栅极转阻放大器43所新增的该X型结构包括一电阻器4301、一电阻器4302、一电容器4303、以及一电容器4304，并连结如图4A所示。在本发明的该第六实施例中，位于增益提升差动共栅极转阻放大器43的输入级的电阻器4301、电阻器4302、电容器4303和电容器4304额外提供一低通滤波器，该低通滤波器的极点ω₀表示如下：

其中C₄₃₅是电容器435的一电容值，而g_m431则是输入晶体管431的一跨导值。该低通滤波器用以降低增益提升差动共栅极转阻放大器43的噪声。此外，与差动共栅极转阻放大器33比较之下，由于增益提升差动共栅极转阻放大器43新增该X型结构，增益提升差动共栅极转阻放大器43具有更好的噪声指数(Noise Factor)和更大的输入导纳(InputAdmittance)。

图4B是依据本发明第七实施例的一直流偏压电路45的一电路图，用以直流偏压被动互补式金属氧化物半导体混频器电路32和增益提升差动共栅极转阻放大器43。在本发明的该第七实施例中，直流偏压电路45提供一直流偏压V_BIAS46和一直流偏压V_BIAS47。直流偏压电路45包括一第一偏压电路46和一第二偏压电路47。第一偏压电路46用以提供直流偏压V_BIAS46至被动互补式金属氧化物半导体混频器电路42的晶体管422的栅极以及晶体管423的栅极，而第二偏压电路37则用以提供直流偏压V_BIAS47至增益提升差动共栅极转阻放大器43的输入晶体管431的栅极以及输入晶体管432的栅极。

在本发明的该第七实施例中，第一偏压电路46包括一电流源461、一电阻器462、一电阻器463、以及一偏压晶体管464。电流源461电性连接在第一电压源V_DD和电阻器462之间。电流源461提供流通电阻器462、电阻器463和偏压晶体管464的一定电流I₄₅。电阻器462电性连接在电流源361和电阻器463的一端之间。电阻器463的另一端同时电性连接至偏压晶体管464的一栅极和一漏极，亦即偏压晶体管464的该栅极和该漏极电性连接至一起。偏压晶体管464的一源极则电性连接至第二电压源V_SS。在本发明的该第五实施例中，第二电压源V_SS是一接地端。在本发明的该第五实施例中，直流偏压V_BIAS46等于电阻器463上的跨压加上偏压晶体管464的该栅极和该源极之间的电压。

在本发明的该第七实施例中，第二偏压电路47包括一电流源471、一电阻器472、一电阻器473、以及一偏压晶体管474。电流源471电性连接在第一电压源V_DD和电阻器472之间。电流源471提供流通电阻器472、电阻器473和偏压晶体管474的一定电流I₄₅。电阻器472电性连接在电流源471和电阻器473的一端之间。电阻器473的另一端同时电性连接至偏压晶体管474的一栅极和一漏极，亦即偏压晶体管474的该栅极和该漏极电性连接至一起。偏压晶体管474的一源极则电性连接至第二电压源V_SS。在本发明的该第七实施例中，直流偏压V_BIAS47等于电阻器473上的跨压加上偏压晶体管474的该栅极和该源极之间的电压。

图4C是对本发明的被动互补式金属氧化物半导体混频器电路42和增益提升差动共栅极转阻放大器43进行直流分析得到的等效电路图。由图4C可知，被动互补式金属氧化物半导体混频器电路42的晶体管422对应至图2A所示被动混频器电路21的输出晶体管211，增益提升差动共栅极转阻放大器43的输入晶体管431对应至图2A所示共栅极放大器22的输入晶体管221，而增益提升差动共栅极转阻放大器43的电流源晶体管433对应至图2A所示电流源晶体管201。因此，本发明的该第七实施例的直流偏压电路45的运作方法与本发明的该第三实施例的直流偏压电路25的运作方法相同。

同上述第三实施例的直流偏压电路25，本发明的该第七实施例的直流偏压电路45可以稳定射频接收器电路40中的被动互补式金属氧化物半导体混频器电路32所输出的多个差动交流电流信号I_sig42 ⁺和I_sig42 ^-，使该等差动交流电流信号I_sig42 ⁺和I_sig42 ^-不受半导体工艺变异的影响(亦即该等差动交流电流信号I_sig42 ⁺和I_sig42 ^-不受被动互补式金属氧化物半导体混频器电路42的晶体管422的一临界电压V_t422和晶体管423的一临界电压V_t423影响，亦不受到增益提升差动共栅极转阻放大器43的输入晶体管431的一临界电压V_t431和输入晶体管432的一临界电压V_t432影响)。

本发明虽以优选实施例公开如上，使得本领域技术人员能够更清楚地理解本发明的内容。然而，本领域技术人员应理解到他们可轻易地以本发明做为基础，设计或修改流程以及操作不同的直流偏压电路及使用此直流偏压电路的射频接收器电路进行相同的目的和/或达到这里介绍的实施例的相同优点。因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims

1.一种直流偏压电路，用以直流偏压混频器电路和共栅极放大器电路，该直流偏压电路包括：

第一偏压电路，包括第一偏压晶体管和第一偏压电阻，其中该第一偏压晶体管和该第一偏压电阻提供第一直流偏压至混频器电路的输出晶体管，使该输出晶体管工作在饱和区；以及

其中该第一偏压晶体管和该输出晶体管为同类型的晶体管，且具有相同沟道长度；以及

第二偏压电路，包括第二偏压晶体管和第二偏压电阻，其中该第二偏压晶体管和该第二偏压电阻提供第二直流偏压至该混频器电路下一级的共栅极放大器电路的输入晶体管，使该输入晶体管工作在饱和区；

其中该第二偏压晶体管和该输入晶体管为同类型的晶体管，且具有相同沟道长度；以及

其中当该输出晶体管和该输入晶体管皆工作在饱和区时，该混频器电路所输出的多个交流电流信号的电流值与该输出晶体管的临界电压的电压值无关，且所述交流电流信号的电流值与该输入晶体管的临界电压的电压值无关。

2.如权利要求1所述的直流偏压电路，其中该共栅极放大器电路是差动共栅极放大器，且该差动共栅极放大器还包括另一输入晶体管；

其中该第二偏压电路通过该第二偏压晶体管和该第二偏压电阻提供该第二直流偏压至该另一输入晶体管，使该另一输入晶体管工作在饱和区；以及

其中该另一输入晶体管和该第二偏压晶体管为同类型的晶体管，且具有相同沟道长度。

3.如权利要求1所述的直流偏压电路，其中该混频器电路是被动互补式金属氧化物半导体混频器电路，且该被动互补式金属氧化物半导体混频器电路还包括另一输出晶体管；

其中该第一偏压电路提供该第一直流偏压至该另一输出晶体管，使该另一输出晶体管工作在饱和区；以及

其中该另一输出晶体管和该第一偏压晶体管为同类型的晶体管，且具有相同沟道长度。

4.一种直流偏压电路，用以直流偏压混频器电路和共栅极放大器电路，该直流偏压电路包括：

第一偏压电路，用以输出第一直流偏压至该混频器电路的第一晶体管的栅极，使该第一晶体管工作在饱和区，其中该第一偏压电路包括：

第三晶体管，其中该第三晶体管的栅极和漏极电性连接至第一节点，该第三晶体管的源极则电性连接至地，且该第三晶体管和该第一晶体管为同类型的晶体管；

第一电阻，电性连接至该第一晶体管的该栅极和该第一节点之间；以及

第一电流源，用以输出第一直流电流至该第三晶体管；以及

第二偏压电路，用以输出第二直流偏压至该共栅极放大器电路的第二晶体管的栅极，使该第二晶体管工作在饱和区，其中该第二偏压电路包括：

第四晶体管，其中该第四晶体管的栅极和漏极电性连接至第二节点，该第四晶体管的源极则电性连接至地，且该第四晶体管和该第二晶体管为同类型的晶体管；

第三电阻，电性连接至该第二晶体管的该栅极和该第二节点之间；以及

第二电流源，用以输出该第一直流电流至该第四晶体管，其中该混频器电路藉由该第一晶体管的漏极接收高频输入信号，并通过该第一晶体管的源极输出交流电流信号；

其中该共栅极放大器电路藉由该第二晶体管的源极接收该交流电流信号，并通过该第二晶体管的漏极输出输出电压信号；

其中该第一晶体管的该源极和该第二晶体管的该源极皆电性接连至第三节点，且第三电流源分别电性连接至该第三节点和电性连接至地；以及

其中该第一晶体管和该第二晶体管分别与该第三晶体管和该第四晶体管具有相同沟道长度，使该混频器电路所输出的该交流电流信号的电流值与该第一晶体管的临界电压的电压值无关。

5.一种射频接收器电路，包括：

混频器电路，包括第一晶体管，其中该混频器电路藉由该第一晶体管的漏极接收多个高频输入信号，并通过该第一晶体管的源极输出多个交流电流信号；

共栅极放大器电路，包括第二晶体管，其中该共栅极放大器电路藉由该第二晶体管的源极接收所述交流电流信号，并通过该第二晶体管的漏极输出一输出电压信号；

第一偏压电路，用以输出第一直流偏压至该混频器电路的该第一晶体管的栅极，使该第一晶体管工作在饱和区，其中该第一偏压电路包括：

第一电流源，用以输出第一直流电流至该第三晶体管；以及

第二偏压电路，用以输出第二直流偏压至该共栅极放大器电路的该第二晶体管的一栅极，使该第二晶体管工作在饱和区，其中该第二偏压电路包括：

第二电流源，用以输出该第一直流电流至该第四晶体管，其中该第一晶体管的该源极和该第二晶体管的该源极皆电性接连至第三节点，且第三电流源分别电性连接至该第三节点和电性连接至地；以及

其中该第一晶体管和该第二晶体管分别与该第三晶体管和该第四晶体管具有相同沟道长度，使该混频器电路所输出的所述交流电流信号的电流值与该第一晶体管的临界电压的电压值无关。