CN104952704B - 涂层的形成方法 - Google Patents

涂层的形成方法 Download PDF

Info

Publication number
CN104952704B
CN104952704B CN201410114618.0A CN201410114618A CN104952704B CN 104952704 B CN104952704 B CN 104952704B CN 201410114618 A CN201410114618 A CN 201410114618A CN 104952704 B CN104952704 B CN 104952704B
Authority
CN
China
Prior art keywords
material layer
semiconductor substrate
coating
spin coating
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410114618.0A
Other languages
English (en)
Other versions
CN104952704A (zh
Inventor
章国伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410114618.0A priority Critical patent/CN104952704B/zh
Priority to US14/660,183 priority patent/US9633834B2/en
Publication of CN104952704A publication Critical patent/CN104952704A/zh
Application granted granted Critical
Publication of CN104952704B publication Critical patent/CN104952704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/002Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005Spin coating
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/162Coating on a rotating support, e.g. using a whirler or a spinner
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种涂层的形成方法,包括:提供半导体衬底,向半导体衬底表面喷洒涂层材料,所述涂层材料具有第一流动性;采用第一速率旋转半导体衬底进行第一旋涂工艺,使涂层材料覆盖于半导体衬底表面;对半导体衬底进行第一烘烤处理,形成第一材料层以及第二材料层,第一材料层的材料具有第二流动性,且第二流动性小于第一流动性;采用第二速率旋转半导体衬底进行第二旋涂工艺,使第二材料层的材料在第一材料层表面流动,形成具有均匀厚度的第三材料层;对半导体衬底进行第二烘烤处理,形成位于半导体衬底表面的涂层。本发明形成厚度均匀且固化的第一材料层后,进行第二旋涂工艺形成具有均匀厚度的第三材料层,提高形成的涂层的厚度均匀性。

Description

涂层的形成方法
技术领域
本发明涉及半导体制造领域技术,特别涉及一种涂层的形成方法。
背景技术
半导体制造工艺中,通过一系列的光刻、刻蚀、掺杂、沉积、平坦化以及清洗等工艺在半导体衬底上形成具有各种功能的集成电路,其中,用于定义刻蚀或掺杂区域的光刻工艺起着十分重要的作用。
在光刻工艺中,首先,采用旋转涂覆工艺(spin-on-coating)在半导体衬底表面形成光刻胶层;然后,将所述光刻胶层进行烘烤后置于曝光设备中,通过曝光工艺对所述光刻胶层进行曝光,将掩膜版上的图形转移到光刻胶层中;接着,对曝光后的光刻胶层进行曝光后烘烤,并通过显影工艺进行显影,在光刻胶层中形成光刻图形。
然而,随着待形成的光刻胶层的厚度越厚,形成的光刻胶层的厚度均匀性越差,这将影响后续的曝光工艺或其他工艺,造成曝光工艺线宽发生改变,造成半导体生产良率下降。
同样的,利用旋转涂覆工艺在半导体衬底表面形成其他涂层时,例如,在聚酰亚胺的旋转涂覆工艺中,随着待形成的涂层的厚度越厚,形成的聚酰亚胺层的厚度均匀性越差。
发明内容
本发明解决的问题是提供一种涂层的形成方法,防止由于形成的涂层厚度较厚时出现厚度不均的问题,提高形成的涂层厚度的均匀性。
为解决上述问题,本发明提供一种涂层的形成方法,包括:提供半导体衬底,向所述半导体衬底表面喷洒涂层材料,所述涂层材料具有第一流动性;采用第一速率旋转所述半导体衬底进行第一旋涂工艺,使涂层材料覆盖于半导体衬底表面形成初始涂层;对所述覆盖于半导体衬底表面的涂层材料进行第一烘烤处理,在半导体衬底表面依次形成第一材料层以及第二材料层,其中,第一材料层的材料具有第二流动性,且所述第二流动性小于第一流动性,第二材料层的材料具有第三流动性,且所述第三流动性大于第二流动性、小于或等于第一流动性;采用第二速率旋转所述半导体衬底进行第二旋涂工艺,使具有第三流动性的第二材料层的材料在第一材料层表面流动,直至形成具有均匀厚度的第三材料层;对所述第一材料层和第三材料层进行第二烘烤处理,形成位于半导体衬底表面的涂层。
可选的,在所述第一旋涂工艺之后,对所述半导体衬底进行第一烘烤处理。
可选的,在所述第一旋涂工艺之后第二烘烤处理之前,重复进行若干次第一烘烤处理,且在每次第一烘烤处理后进行第二涂布工艺,在第二烘烤处理之前形成具有均匀厚度的第三材料层。
可选的,在所述第一旋涂工艺之后第二烘烤处理之前,重复进行3次第一烘烤处理的步骤包括:对半导体衬底进行第一次第一烘烤处理,在半导体衬底表面依次形成第二材料层和第四材料层;对所述半导体衬底进行第一次第二旋涂工艺,将第四材料层转化为第五材料层;对半导体衬底进行第二次第一烘烤处理,使第二材料层的厚度增加转化为第六材料层,第五材料层的厚度减小转化为第七材料层;对半导体衬底进行第二次第二旋涂工艺,将第七材料层转化为第八材料层;对半导体衬底进行第三次第一烘烤处理,使第六材料层厚度增加转化为第一材料层,第八材料层厚度减小转化为第九材料层;对所述半导体衬底进行第三次第二旋涂工艺,将第九材料层转化为具有均匀厚度的第三材料层。
可选的,所述第二次第二旋涂工艺的旋涂速率大于第一次第二旋涂工艺的旋涂速率,所述第三次第二旋涂工艺的旋涂速率大于第二次第二旋涂工艺的旋涂速率。
可选的,所述第一烘烤处理为快速烘烤。
可选的,所述快速烘烤的工艺参数为:烘烤温度为90℃至200℃,烘烤时长为1S至300S。
可选的,同时进行所述第一旋涂工艺和第一烘烤处理。
可选的,所述第一烘烤处理的工艺参数为:烘烤温度为90℃至200℃,烘烤时长为1S至300S。
可选的,所述第二速率大于第一速率。
可选的,所述第一速率为400转/分至1000转/分,所述第二速率为1000转/分至2000转/分。
可选的,所述涂层的材料为光刻胶或聚酰亚胺。
可选的,所述涂层的厚度为50μm至5000μm。
可选的,所述涂层材料位于半导体衬底表面的中央区域。
可选的,所述第二烘烤处理的工艺参数为:烘烤温度为100度至400度,烘烤时长为100S至1000S。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例中,在向半导体衬底表面喷洒涂层材料后进行第一旋涂工艺,使涂层材料覆盖于半导体衬底表面;对半导体衬底进行第一烘烤处理,形成第一材料层和第二材料层的叠层结构,第一材料层的材料的流动性降低,且由于涂层材料各区域的材料性能相同接收到的热量相同,因此在第一烘烤处理后形成的第一材料层具有均匀厚度;在进行第二旋涂工艺过程中,第一材料层的材料流动性很小甚至不具有流动性,第二材料层的材料在第一材料层表面流动,而由于第二材料层的材料的量少于涂层材料的量,第二材料层受到的离心力作用较小(离心力的大小与物质的质量成正比),防止第二材料层的材料在边缘区域聚集的量多于在中央区域聚集的量,通过使第二材料层材料在第一材料层表面流动,容易将第二材料层转化为形成具有均匀厚度的第三材料层;而由于第一材料层和第三材料层均具有均匀厚度,因此在进行第二烘烤处理后形成的涂层的厚度均匀,提高了形成的涂层的厚度均匀性,从而提高半导体生产良率。
并且,由于涂层材料具有较强的流动性,向半导体衬底表面喷洒涂层材料的喷洒次数越多,在旋涂工艺过程中被甩出半导体衬底表面的涂层材料的量越大,涂层材料的利用率越低。而本发明实施例通过向半导体衬底表面喷洒一次涂层材料,形成厚度均匀的涂层,避免了多次喷洒涂层材料后造成旋涂工艺过程中大量的涂层材料被甩出衬底表面的问题,使得在半导体衬底表面喷洒的涂层材料的利用率高,喷洒的涂层材料几乎均可以作为形成涂层的原材料,从而减少生产成本。
进一步,本发明实施例的第一速率小于第二速率,防止在第一旋涂工艺过程中由于旋涂速率过大造成涂层材料被甩出的量过多,使得为了形成预定厚度的涂层所需的涂层材料的用量少,节约了生产成本。并且,形成初始涂层的第一旋涂工艺的旋涂速率较小(第一速率小于第二速率),防止大量的涂层材料流向半导体衬底边缘区域,从而减小第二旋涂工艺的工艺难度。
更进一步,本发明实施例中,同时进行第一旋涂工艺和第一烘烤处理,缩短了形成涂层所需的时间,从而缩短了生产周期。
再进一步,本发明实施例在第一旋涂工艺之后第二烘烤处理之前,重复进行若干次第一烘烤处理,且在每次第一烘烤处理后进行第二涂布工艺,使得在第二烘烤处理前,形成具有均匀厚度的第三材料层;本发明实施例可形成厚度较厚的涂层(例如,厚度为50μm至5000μm的涂层),且在经历多次第一烘烤处理和多次第二涂布工艺后,形成的涂层的厚度均匀性更忧。
附图说明
图1为一实施例提供的光刻胶层形成方法的流程示意图;
图2至图6为本发明一实施例提供涂层形成过程中的半导体结构的剖面结构示意图;
图7为表面具有测试点的半导体衬底的俯视结构示意图;
图8至图14为本发明另一实施例提供涂层形成过程中的半导体结构的剖面结构示意图;
图15至图17为本发明又一实施例提供涂层形成过程中的半导体结构的剖面结构示意图。
具体实施方式
由背景技术可知,在现有技术中,当所需形成的光刻胶层或其他涂层的厚度越厚,形成的光刻胶层或其他涂层的厚度均匀性越差,影响产品良率。
作为一个实施例,针对光刻胶层的形成工艺进行研究,光刻胶层的形成方法包括以下步骤,请参考图1:步骤S1、将半导体衬底置于旋涂设备的晶圆支撑台上,通过真空吸附所述半导体衬底;步骤S2、将填充有光刻胶的喷头移动至所述半导体衬底上方,所述半导体衬底处于静止状态,通过所述喷头向半导体衬底表面喷洒光刻胶;步骤S3、通过马达驱动所述晶圆支撑台旋转,所述晶圆支撑台带动所述半导体衬底旋转,使光刻胶沿所述半导体衬底表面向边缘区域铺开,并覆盖整个半导体衬底表面;步骤S4、对半导体衬底进行烘烤处理,使光刻胶中的溶剂挥发,形成覆盖于半导体衬底表面的光刻胶层。
然而,晶圆支撑台带动半导体衬底旋转过程中存在离心力作用,在离心力作用下,半导体衬底表面的边缘区域聚集较多的光刻胶,而中央区域聚集的光刻胶量较少,使得最终形成的光刻胶层的表面呈现凹形,也就是说,半导体衬底边缘区域的光刻胶层厚度比中央区域的光刻胶层厚度大。
特别的,当所需形成的光刻胶层的厚度越大时,采用喷头喷洒在半导体衬底表面的光刻胶量越多;半导体衬底表面的光刻胶量越多,在离心力作用下,旋转半导体衬底后边缘区域和中央区域聚集的光刻胶的量相差越大,导致最终形成的光刻胶层的厚度的差别越明显,造成边缘区域的光刻胶层的厚度远大于中央区域的光刻胶层的厚度,造成形成的光刻胶层的厚度的均匀性越差,影响半导体产品良率。
为了解决上述问题,提供另一种光刻胶层的形成方法,采用两次涂布(double-coating)的方法形成具有较厚厚度且厚度较均匀的光刻胶层。具体的,采用两次涂布方法形成光刻胶层的工艺步骤包括:向半导体衬底表面喷洒第一光刻胶;旋涂半导体衬底进行第一旋涂工艺,使第一光刻胶涂覆于整个半导体衬底表面;对第一光刻胶进行烘烤处理形成第一光刻胶层;向第一光刻胶层表面喷洒第二光刻胶;旋涂半导体衬底进行第二旋涂工艺,使第二光刻胶覆盖于第一光刻胶层表面;对第二光刻胶层进行烘烤处理形成第二光刻胶层,第一光刻胶层和第二光刻胶层共同组成待形成的光刻胶层,所述第二光刻胶层和第一光刻胶层的厚度之和为待形成的光刻胶层的厚度。
上述提供的方法中,通过两次形成较薄厚度的光刻胶层以形成具有较厚厚度的光刻胶层,在一定程度上可以改善光刻胶层厚度不均的问题,但是,在旋涂工艺过程中,一定量的光刻胶层会从半导体衬底表面甩出;由于向半导体衬底喷洒了两次光刻胶(第一光刻胶和第二光刻胶),在旋涂工艺过程中,从半导体衬底表面甩出的光刻胶的量较多,导致光刻胶的用量大,造成生产成本变大,产能浪费大;并且,由于从半导体衬底表面甩出的光刻胶较多,容易对工艺平台造成污染。
为此,本发明提供一种涂层的形成方法,向半导体衬底表面喷洒涂层材料后,进行第一旋涂工艺使涂层材料覆盖于半导体衬底表面;对半导体衬底进行第一烘烤处理,形成第一材料层以及第二材料层;进行第二旋涂工艺使第二材料层的材料在第一材料层表面流动,直至形成具有均匀厚度的第三材料层;在第二旋涂工艺之后,对半导体衬底进行第二烘烤处理,形成位于半导体衬底表面的涂层。本发明通过第一烘烤处理使涂层材料形成固化的第一材料层、以及具有流动性的第二材料层,第一材料层厚度均匀,采用第二旋涂工艺使第二材料层的厚度进行再分布,形成具有均匀厚度的第三材料层,从而使得在第二烘烤处理后,形成厚度均匀的涂层,并且采用本发明的方法形成厚度较厚的涂层时,所述涂层也具有厚度均匀的特性,从而提高生产良率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图6为本发明一实施例提供的涂层形成过程中的半导体结构的剖面结构示意图。
请参考图2,提供半导体衬底200,向所述半导体衬底200表面喷洒涂层材料201。
所述半导体衬底200为裸芯片(Bare Wafer)或者已经形成有半导体结构或器件的衬底,例如,半导体衬底200为硅衬底、锗衬底、硅锗衬底或绝缘体上的硅衬底。所述半导体衬底200表面需要涂布涂层材料201,以形成涂层。所述半导体衬底200包括中央区域以及边缘区域。
本实施例中,所述涂层材料201的材料为光刻胶,以使半导体衬底200执行光刻工艺。在其他实施例中,所述涂层材料也可以为其他可利用旋涂设备进行涂布工艺的材料,例如聚酰亚胺。一般的,涂层材料201中含有一定量的溶剂,使得涂层材料201具有第一流动性,以利于后续在旋涂工艺过程中使涂层材料201在半导体衬底200表面流动,从而覆盖于半导体衬底200表面。
具体的,将所述半导体衬底200置于旋涂设备的晶圆支撑台(Wafer Chuck)上,所述晶圆支撑台表面具有真空吸盘,通过真空吸盘吸附所述半导体衬底200。
接着,向所述半导体衬底200表面喷洒涂层材料201,本实施例中,所述涂层材料201为光刻胶。
具体的,将具有光刻胶的喷头移动至半导体衬底200表面中央区域或靠近中央区域的上方位置,并与半导体衬底200表面保持一定距离,所述半导体衬底200处于静止状态,向半导体衬底200表面中央区域或靠近中央位置喷出涂层材料201。
本实施例中,所述涂层材料201位于半导体衬底200表面的中央区域。喷洒的涂层材料201的用量根据要形成的光刻胶层的厚度决定,光刻胶的种类根据光刻工艺的工艺参数,例如线宽,以及刻蚀工艺的工艺参数决定。
在向半导体衬底200表面喷洒涂层材料201之前,还可以包括步骤:向所述半导体衬底200表面喷洒表面活性剂,以减少后续工艺中光刻胶在半导体衬底200表面流动的阻力,有助于减少光刻胶用量,节约生产成本。
具体的,将旋涂设备的表面活性剂喷头移动至半导体衬底200表面的上方位置,并与所述半导体衬底200表面保持一定的距离,所述半导体衬底200处于静止状态,并向所述半导体衬底200表面的中央区域或靠近中央区域喷洒表面活性剂;通过晶圆支撑台选择使半导体衬底200旋转,在离心力作用下,使表面活性剂沿半导体衬底200表面向边缘铺开,使得表面活性剂铺满整个半导体衬底200表面,多余的表面活性剂通过旋转甩出半导体衬底200表面。
请参考图3,采用第一速率旋转所述半导体衬底200进行第一旋涂(Spin)工艺,使涂层材料201(请参考图2)覆盖于整个半导体衬底200表面形成初始涂层202。
通过旋转半导体衬底200,在离心力作用下涂层材料201向半导体衬底200边缘区域流动,涂层材料201在半导体衬底200表面铺开,从而在半导体衬底200表面形成初始涂层202;在旋转所述半导体衬底200时,向半导体衬底200背面(未形成有初始涂层202的半导体衬底200表面)靠近边缘区域喷出气体,防止涂层材料201向所述半导体衬底200背面流动;喷出的气体为N2或惰性气体。
在一个实施例中,喷出的气体方向垂直于半导体衬底200的背面,在喷出的气体到达半导体衬底200的背面后,沿半导体衬底200的背面向边缘流动,形成的气流可阻止在第一旋涂工艺中涂层材料201向半导体衬底200背面流动,减少或消除光刻胶对半导体衬底200背面的污染。在其他实施例中,喷出的气体方向也可以倾斜于半导体衬底200的背面。
本实施例中,采用具有较小速率的第一速率旋转半导体衬底200,采用具有较小速率进行第一旋涂工艺的原因在于:涂层材料201向半导体衬底200边缘区域流动的量与离心力的大小成一定的正比例关系;在较小速率下旋转所述半导体衬底200,则涂层材料201受到的离心力相对较小,从而减小离心力作用下流动至半导体衬底200边缘区域的涂层材料201的量,使得边缘区域的初始涂层202的厚度小于中央区域的初始涂层202的厚度;使得后续在进行第二旋涂工艺时,具有流动性的部分厚度的初始涂层202向边缘区域流动,使最终形成的涂层具有均匀厚度。并且,在第一旋涂工艺会造成一定量的涂层材料201被甩出半导体衬底200表面,若第一速率过大,则容易造成甩出半导体衬底200表面的涂层材料201的量过多,保留在半导体衬底200表面的涂层材料201的量不足以形成预定厚度的涂层,因此,本实施例采用具有较小速率的第一速率进行第一旋涂工艺,确保在第一旋涂工艺完成后,保留在半导体衬底200表面的涂层材料201的量足够,以利于后续形成预定厚度的涂层。
若第一旋涂工艺的第一速率过大,可能会导致边缘区域的初始涂层202的厚度远大于中央区域的初始涂层202的厚度;后续在进行第二旋涂工艺时,由于旋涂工艺中初始涂层202受到离心力作用,难以使边缘区域具有流动性的部分厚度的初始涂层202流向中央区域,因此难以填补中央区域初始涂层202厚度较薄的缺陷,可能会导致最终形成的涂层仍具有边缘区域厚而中央区域薄的问题。
综合上述考虑,本实施例中,所述第一速率为400转/分(rpm:Revolutions PerMinute)至1000转/分。在其他实施例中,所述第一速率可根据实际工艺中涂层材料的粘度来确定。
请参考图4,在所述第一旋涂工艺之后,对所述覆盖于半导体衬底200表面的涂层材料201(请参考图2)(即初始涂层202)进行第一烘烤处理,在半导体衬底200表面依次形成第一材料层203以及第二材料层204,其中,第一材料层203的材料具有第二流动性,且所述第二流动性小于第一流动性,第二材料层204的材料具有第三流动性,且所述第三流动性大于第二流动性、小于或等于第一流动性。
所述第一烘烤处理的作用为:对初始涂层202进行烘烤,使得与半导体衬底200表面接触的部分厚度的初始涂层202内的溶剂挥发,固化形成第一材料层203,固化后的第一材料层203具有第二流动性,所述第二流动性小于第一流动性,第二流动性较小使得后续在进行第二旋涂工艺时第一材料层203厚度性能保持不变,且剩余具有较大流动性的初始涂层202(请参考图3)的厚度减小,也就是说,具有较大流动性的初始涂层202的质量减小;后续在进行第二旋涂工艺时,由于第一材料层203固化因此第一材料层203厚度保持不变,而第二材料层204仍具有较大流动性,因此第二材料层204的材料向半导体衬底200边缘区域流动,并且,由于具有流动性的初始涂层202质量减小,因此具有流动性的初始涂层202(即第二材料层204)受到的离心力作用较小,从而防止第二材料层204的材料流向边缘区域的量过多,防止第二材料层204的材料在边缘区域堆积,使各区域的第一材料层203和第二材料层204的厚度之和趋于一致。
在进行第一烘烤处理时,对半导体衬底200底部表面(底部表面指的是与喷洒有涂层材料201半导体衬底200表面相对的另一面)进行均匀加热,使半导体衬底200各区域受到的热量一致,使得初始涂层201各区域受到的热量相同,因此,第一烘烤处理形成的第一材料层203各区域厚度一致,从而使得第一材料层203具有均匀的厚度。
若第一烘烤处理的烘烤时间过长,烘烤温度过高,则有可能导致固化形成的第一材料层203的厚度过大,而具有较大流动性的第二材料层204的厚度过薄,不利于形成厚度均匀的涂层,甚至造成初始涂层202全部固化,严重影响形成的涂层的厚度均匀性;若第一烘烤处理的烘烤时间过短,烘烤温度过低,则有可能导致固化形成的第一材料层203的厚度过薄,而具有较大流动性的第二材料层204的厚度过厚,后续在进行第二旋涂工艺之后,有可能由于第二材料层204的厚度过厚,而导致半导体衬底200边缘区域的涂层厚度更厚的问题。
综合上述考虑,本实施例中第一烘烤处理为快速烘烤,所述快速烘烤的工艺参数为:烘烤温度为90℃至200℃,烘烤时长为1S至300S。
请参考图5,采用第二速率旋转所述半导体衬底200进行第二旋涂工艺,使具有第三流动性的第二材料层204(请参考图4)的材料在第一材料层203表面流动,形成具有均匀厚度的第三材料层205。
在第一烘烤处理之后,第一材料层203固化在半导体衬底200表面,使得在第二旋涂工艺过程中第一材料层203的材料不再流动,因此,在第二旋涂工艺中,仅有第二材料层204的材料在第一材料层203表面流动。
本实施例中,采用比第一速率大的第二速率旋转半导体衬底200进行第二旋涂工艺,使得中央区域的第二材料层204的材料向边缘区域流动,从而实现平坦化,形成厚度均匀的第三材料层205。
由于在第一旋涂工艺后,第二材料层204的厚度为中央区域厚边缘区域薄,若第二速率小于第一速率,第二材料层204受到的离心力作用变小,第二材料层204的材料从中央区域流向边缘区域的能力弱,因此,在第二旋涂工艺完成之后,还可能存在第二材料层204中央区域厚边缘区域薄的问题,不利于形成厚度均匀的第三材料层205。
本实施例中,所述第二速率大于第一速率,所述第二速率为1000转/分至2000转/分。在其他实施例中,所述第二速率可根据光刻胶的粘度以及第一速率的大小来确定。
请参考图6,在所述第二旋涂工艺之后,对所述第一材料层203(请参考图5)和第三材料层205(请参考图5)进行第二烘烤处理,形成位于半导体衬底200表面的涂层206。
所述第二烘烤处理的作用为:使第一材料层203材料中的溶剂进一步挥发,第三材料层205材料中的溶剂挥发,实现第一材料层203和第三材料层205的固化,将第一材料层203和第三材料层205转化为涂层206,增强涂层206与半导体衬底200表面的粘附性。
本实施例中,所述第二烘烤处理的工艺参数为:烘烤温度为100度至400度,烘烤时长为100S至1000S。
由于在本实施例中,第一材料层203具有均匀厚度,且在第二旋涂工艺之后,在第一材料层203表面形成的第三材料层205厚度均匀,因此,在第二烘烤处理使第一材料层203和第三材料层205中的溶剂挥发后,能够形成具有均匀厚度的涂层206。
为了直观明了的说明本实施例形成的涂层的性能,分别采用一次涂布工艺、二次涂布工艺、以及本实施例提供的涂层的形成方法,在半导体衬底表面形成目标厚度为100μm的光刻胶层,图7为表面具有多个测试点的半导体衬底100的俯视结构示意图,半导体衬底100表面具有测试点1、2、3、4、5、6、7、8、9。表1为分别采用上述方法形成目标厚度为100μm的光刻胶层后,半导体衬底100表面各测试点处对应的光刻胶层的厚度值、光刻胶用量(PR用量)、以及根据各测试点处对应的厚度值获取的平均厚度值和厚度偏差值。
表1
从表1可以看出,本实施例形成的光刻胶层的厚度偏差值为3.96%,而采用一次涂布工艺形成的光刻胶层的厚度偏差值为7.00%,说明本实施例形成的光刻胶层的厚度更均匀;并且本实施例形成光刻胶层所需的光刻胶用量为8.5g,而采用二次涂布工艺形成光刻胶层所述的光刻胶用量为13g,说明本实施例提供的方法节约了生产成本。
本发明另一实施例还提供一种涂层的形成方法,在第一旋涂工艺之后第二烘烤处理之前,重复进行若干次第一烘烤处理,且在每次第一烘烤处理后进行第二涂布工艺,使得在第二烘烤处理前,形成具有均匀厚度的第三材料层,从而形成具有均匀厚度的涂层。
图8至图14为本发明另一实施例提供涂层形成过程中的半导体结构的剖面结构示意图。
本实施例以在第一旋涂工艺之后第二烘烤处理之前,重复进行3次第一烘烤处理为例做示范性说明。
请参考图8,提供半导体衬底300,向所述半导体衬底300表面喷洒涂层材料(未图示),所述涂层材料具有第一流动性;采用第一速率旋转半导体衬底300进行第一旋涂工艺,使涂层材料覆盖于整个半导体衬底300表面形成初始涂层(未图示);对所述覆盖于半导体衬底300表面的涂层材料进行第一次第一烘烤处理,在半导体衬底300表面依次形成第二材料层303以及第四材料层304,其中,第二材料层303的材料具有第二流动性,且所述第二流动性小于第一流动性,第四材料层304的材料具有第三流动性,且所述第三流动性大于第二流动性、小于或等于第一流动性。
所述半导体衬底300、涂层材料、第一旋涂工艺、第一材料层303、第二材料层304、第一烘烤处理的材料或形成工艺可参考上一实施例提供的半导体衬底200(请参考图2)、涂层材料201(请参考图2)、第一旋涂工艺、第一烘烤处理的材料或工艺,在此不再赘述。
请参考图9,对所述半导体衬底300进行第一次第二旋涂工艺,使得第四材料层304(请参考图8)的材料向边缘区域流动,将第四材料层304转化为第五材料层305。
本实施例对第一次第二旋涂工艺的工艺要求较上一实施例对第二旋涂工艺的工艺要求低。具体的,本实施例中,在第一次第二旋涂工艺完成后,不严格要求第五材料层305具有均匀的厚度,第五材料层305的形貌为中央区域厚边缘区域薄。
所述第二速率大于第一速率,作为一个实施例,所述第二速率为1000转/分至2000转/分。
请参考图10,对所述半导体衬底300进行第二次第一烘烤处理,使得第二材料层303(请参考图9)厚度增加转化为第六材料层306,第五材料层305(请参考图9)的厚度减小转化为第七材料层307。
当所需形成的涂层的厚度较厚时,进行一次第二旋涂工艺后,仍然难以形成具有均匀厚度的第三材料层;因此,进行第二次第一烘烤处理,使得固化的第二材料层303的厚度增加从而转化为第六材料层306,具有流动性的第五材料层305的厚度减小从而转化为第七材料层307;后续进行第二次第二旋涂工艺,从而形成厚度平均偏差值比第五材料层305小的第八材料层,从而一步步实现形成具有均匀厚度的第三材料层的目的。
所述第一次第一烘烤处理为快速烘烤,可根据实际工艺需要确定第一次第一烘烤处理的工艺参数。
请参考图11,对半导体衬底300进行第二次第二旋涂工艺,将第七材料层307(请参考图10)转化为第八材料层308。在进行第二次第二旋涂工艺之后,形成厚度平均偏差值比第七材料层307小的第八材料层308,使得形成的第八材料层308的各区域的厚度差异性减小,从而有利于形成厚度均匀的涂层。
本实施例中,第二次第二旋涂工艺的旋涂速率大于第一次第二旋涂工艺的旋涂速率。
请参考图12,对半导体衬底300进行第三次第一烘烤处理,使第六材料层306(请参考图11)厚度增加转化为第一材料层309,第八材料层308(请参考图11)厚度减小转化为第九材料层310。
所述第三次第一烘烤处理的作用可参考第二次第一烘烤处理的作用,在此不再赘述。
请参考图13,对所述半导体衬底300进行第三次第二旋涂工艺,将第九材料层310(请参考图12)转化为具有均匀厚度的第三材料层311。
所述第三次第二旋涂工艺的目的在于:使第九材料层310的材料在第八材料层309表面再分布,进一步平坦化从而形成具有均匀厚度的第三材料层311。本实施例中,第三次第二旋涂工艺的旋涂速率大于第二次第二旋涂工艺的旋涂速率。
请参考图14,在所述第三次第二旋涂工艺之后,对所述第一材料层309(请参考图13)和第三材料层311(请参考图13)进行第二烘烤处理,形成位于半导体衬底300表面的涂层312。
所述第二烘烤处理的作用和工艺参数可参考上一实施例提供的第二烘烤处理的作用和工艺参数,在此不再赘述。
本实施例中,形成的涂层312的厚度为50μm至5000μm。
本实施例中,以在第一旋涂工艺之后第二烘烤处理之前,重复进行三次第一烘烤处理,且在每次第一烘烤处理后进行第二旋涂工艺为例做示范性说明。在其他实施例中,在所述第一旋涂工艺之后第二烘烤处理之前,重复进行若干次第一烘烤处理,且在每次第一烘烤处理后进行第二旋涂工艺,所述若干次为1次、2次、5次、8次等,可以根据实际工艺需要来确定进行第一烘烤处理的次数,例如,当所需形成的涂层的厚度非常厚时,进行一次第二旋涂工艺不足以形成具有均匀厚度的第三材料层时,则可进行多次第二旋涂工艺,直至在最后一次第二旋涂工艺之后,形成具有均匀厚度的第三材料层,从而形成厚度较厚且厚度均匀的涂层。
本发明又一实施例还提供一种涂层的形成方法,同时进行第一旋涂工艺和第一烘烤处理,形成固化的第一材料层以及具有流动性的第二材料层,再进行第二旋涂工艺,将第二材料层转化为具有均匀厚度的第三材料层,从而形成具有均匀厚度的涂层。
图15至图17为本发明又一实施例提供涂层形成过程中的半导体结构的剖面结构示意图。
请参考图15,提供半导体衬底400,向所述半导体衬底400表面喷洒涂层材料(未图示),涂层材料具有第一流动性;采用第一速率旋转半导体衬底300进行第一旋涂工艺,使涂层材料覆盖于整个半导体衬底400表面;对所述半导体衬底400进行第一烘烤处理,在半导体衬底400表面依次形成第一材料层402以及第二材料层403,其中,第一材料层402的材料具有第二流动性,且所述第二流动性小于第一流动性,第二材料层的材料具有第三流动性,且所述第三流动性大于第二流动性、小于或等于第一流动性。本实施例中,同时进行所述第一旋涂工艺和第一烘烤处理,即,在进行第一旋涂工艺时,对半导体衬底400进行加热处理,所述加热处理可通过在半导体衬底400底部设置加热装置进行。
在进行第一旋涂工艺时,涂层材料在半导体衬底400表面铺开,且在半导体衬底400表面铺开的涂层材料受热固化,涂层材料中的溶剂挥发,随着加热时间的增长,部分涂层材料固化形成的第一材料层402。
若第一烘烤处理的烘烤时长过短或温度过低,则可能造成第一旋涂工艺的旋涂时间过短,固化形成的第一材料层402的厚度过薄,使得第二材料层403的材料的量较大,不利于后续在第二旋涂工艺后形成厚度均匀的第三材料层;若第一烘烤处理的烘烤时长过长或温度过高,则有可能造成固化形成的第一材料层402的厚度过厚,而第二材料层403的材料的量过少,也不利于后续在第二旋涂工艺后形成厚度均匀的第三材料层。
本实施例中,所述第一烘烤处理的工艺参数为:烘烤温度为90℃至200℃,烘烤时长为30S至300S;第一旋涂工艺的工艺参数为:第一旋涂工艺的转速为1000转/分至3000转/分,第一旋涂工艺的时间为30S至300S。
请参考图16,采用第二速率旋转所述半导体衬底400进行第二旋涂工艺,使具有第二流动性的第二材料层403(请参考图15)在第一材料层402表面流动,形成具有均匀厚度的第三材料层404。
所述第二旋涂工艺可参考之前实施例中提供的形成第三材料层205(请参考图5)的第二旋涂工艺,在此不再赘述。
请参考图17,在所述第二旋涂工艺之后,对所述第一材料层402(请参考图16)和第三材料层404(请参考图16)进行第二烘烤处理,形成位于半导体衬底400表面的涂层405。
所述第二烘烤处理可参考前一实施例提供的第二烘烤处理,在此不再赘述。在第二烘烤处理过程中,第一材料层402的材料中的溶剂进一步挥发,第三材料层404的材料中的溶剂挥发,使得第一材料层402和第三材料层404的流动性降低,固化所述第一材料层402和第三材料层404,在半导体衬底400表面形成涂层405。
综上,本发明提供的技术方案具有以下优点:
首先,在向半导体衬底表面喷洒涂层材料后进行第一旋涂工艺,使涂层材料覆盖于半导体衬底表面;对半导体衬底进行第一烘烤处理,形成第一材料层和第二材料层的叠层结构,第一材料层固化且厚度均匀,第二材料层的材料具有流动性;对所述半导体衬底进行第二旋涂工艺,第一材料层固化因此第一材料层的材料不具有流动性,在进行第二旋涂工艺过程中,使得第二材料层的材料在第一材料层表面流动,而由于第二材料层的材料的量少于涂层材料的量,第二材料层受到的离心力作用较小(离心力的大小与物质的质量成正比),防止第二材料层的材料在边缘区域聚集的量多于在中央区域聚集的量,通过使第二材料层材料在第一材料层表面流动,容易将第二材料层转化为形成具有均匀厚度的第三材料层;而由于第一材料层和第三材料层均具有均匀厚度,因此在进行第二烘烤处理后形成的涂层的厚度均匀,提高了形成的涂层的厚度均匀性,从而提高半导体生产良率。
并且,本发明实施例通过向半导体衬底表面喷洒一次涂层材料,形成厚度均匀的涂层,防止大量的涂层材料被甩出半导体衬底表面,使得形成涂层所需的涂层材料的量尽可能的少,从而减少生产成本。
其次,同时进行第一旋涂工艺和第一烘烤处理,缩短了形成涂层所需的时间,从而缩短了生产周期。
最后,本发明实施例在第一旋涂工艺之后第二烘烤处理之前,重复进行若干次第一烘烤处理,且在每次第一烘烤处理后进行第二涂布工艺,使得在第二烘烤处理前,形成具有均匀厚度的第三材料层;本发明实施例可形成厚度较厚的涂层(例如,厚度为50μm至5000μm的涂层),且在经历多次第一烘烤处理和多次第二涂布工艺后,形成的涂层的厚度均匀性更忧。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种涂层的形成方法,其特征在于,包括:
提供半导体衬底,向所述半导体衬底表面喷洒涂层材料,所述涂层材料具有第一流动性;
采用第一速率旋转所述半导体衬底进行第一旋涂工艺,使涂层材料覆盖于半导体衬底表面;
对所述覆盖于半导体衬底表面的涂层材料进行第一烘烤处理,在半导体衬底表面依次形成第一材料层以及第二材料层,其中,第一材料层的材料具有第二流动性,且所述第二流动性小于第一流动性,第二材料层的材料具有第三流动性,且所述第三流动性大于第二流动性、小于或等于第一流动性;
采用第二速率旋转所述半导体衬底进行第二旋涂工艺,使具有第三流动性的第二材料层的材料在第一材料层表面流动,直至形成具有均匀厚度的第三材料层;
对所述第一材料层和第三材料层进行第二烘烤处理,形成位于半导体衬底表面的涂层。
2.根据权利要求1所述涂层的形成方法,其特征在于,在所述第一旋涂工艺之后,对所述半导体衬底进行第一烘烤处理。
3.根据权利要求1所述涂层的形成方法,其特征在于,在所述第一旋涂工艺之后第二烘烤处理之前,重复进行若干次第一烘烤处理,且在每次第一烘烤处理后进行第二涂布工艺,在第二烘烤处理之前形成具有均匀厚度的第三材料层。
4.根据权利要求3所述涂层的形成方法,其特征在于,在所述第一旋涂工艺之后第二烘烤处理之前,重复进行3次第一烘烤处理的步骤包括:
对半导体衬底进行第一次第一烘烤处理,在半导体衬底表面依次形成第二材料层和第四材料层;
对所述半导体衬底进行第一次第二旋涂工艺,将第四材料层转化为第五材料层;
对半导体衬底进行第二次第一烘烤处理,使第二材料层的厚度增加转化为第六材料层,第五材料层的厚度减小转化为第七材料层;
对半导体衬底进行第二次第二旋涂工艺,将第七材料层转化为第八材料层;
对半导体衬底进行第三次第一烘烤处理,使第六材料层厚度增加转化为第一材料层,第八材料层厚度减小转化为第九材料层;
对所述半导体衬底进行第三次第二旋涂工艺,将第九材料层转化为具有均匀厚度的第三材料层。
5.根据权利要求4所述涂层的形成方法,其特征在于,所述第二次第二旋涂工艺的旋涂速率大于第一次第二旋涂工艺的旋涂速率,所述第三次第二旋涂工艺的旋涂速率大于第二次第二旋涂工艺的旋涂速率。
6.根据权利要求2或3所述涂层的形成方法,其特征在于,所述第一烘烤处理为快速烘烤。
7.根据权利要求6所述涂层的形成方法,其特征在于,所述快速烘烤的工艺参数为:烘烤温度为90℃至200℃,烘烤时长为1S至300S。
8.根据权利要求1所述涂层的形成方法,其特征在于,同时进行所述第一旋涂工艺和第一烘烤处理。
9.根据权利要求8所述涂层的形成方法,其特征在于,所述第一烘烤处理的工艺参数为:烘烤温度为90℃至200℃,烘烤时长为1S至300S。
10.根据权利要求1所述涂层的形成方法,其特征在于,所述第二速率大于第一速率。
11.根据权利要求10所述涂层的形成方法,其特征在于,所述第一速率为400转/分至1000转/分,所述第二速率为1000转/分至2000转/分。
12.根据权利要求1所述涂层的形成方法,其特征在于,所述涂层的材料为光刻胶。
13.根据权利要求12所述涂层的形成方法,其特征在于,所述光刻胶为聚酰亚胺;所述涂层的厚度为50μm至5000μm。
14.根据权利要求1所述涂层的形成方法,其特征在于,所述涂层材料位于半导体衬底表面的中央区域。
15.根据权利要求1所述涂层的形成方法,其特征在于,所述第二烘烤处理的工艺参数为:烘烤温度为100度至400度,烘烤时长为100S至1000S。
CN201410114618.0A 2014-03-25 2014-03-25 涂层的形成方法 Active CN104952704B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410114618.0A CN104952704B (zh) 2014-03-25 2014-03-25 涂层的形成方法
US14/660,183 US9633834B2 (en) 2014-03-25 2015-03-17 Photolithographic method for forming a coating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410114618.0A CN104952704B (zh) 2014-03-25 2014-03-25 涂层的形成方法

Publications (2)

Publication Number Publication Date
CN104952704A CN104952704A (zh) 2015-09-30
CN104952704B true CN104952704B (zh) 2017-12-01

Family

ID=54167277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410114618.0A Active CN104952704B (zh) 2014-03-25 2014-03-25 涂层的形成方法

Country Status (2)

Country Link
US (1) US9633834B2 (zh)
CN (1) CN104952704B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2014642B1 (en) * 2015-04-15 2016-12-20 Suss Microtec Lithography Gmbh Method and device for curing at least in part a photoresist applied to a substrate.
US10655019B2 (en) * 2015-06-30 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Priming material for substrate coating
US10794872B2 (en) * 2015-11-16 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Acoustic measurement of fabrication equipment clearance
CN107731904A (zh) * 2017-10-11 2018-02-23 成都海威华芯科技有限公司 一种晶圆背孔光刻胶填充方法
CN114602760A (zh) * 2020-12-08 2022-06-10 比亚迪半导体股份有限公司 一种旋转涂布方法
CN114472090B (zh) * 2022-02-10 2023-06-02 华能新能源股份有限公司 一种膜层生长设备及膜层生长方法
CN115377798B (zh) * 2022-09-07 2023-03-17 武汉敏芯半导体股份有限公司 高速eml激光器电吸收调制区结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244665B2 (en) * 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
US20070054042A1 (en) * 2005-09-06 2007-03-08 Sharp Laboratories Of America, Inc. Method of SrCu2O2 spin-on precursor synthesis and low temperature p-type thin film deposition
CN102019266A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 涂层材料的涂布方法
KR20120135701A (ko) * 2011-06-07 2012-12-17 삼성전기주식회사 스핀코팅 장치 및 방법, 그리고 구조물을 갖는 기판의 제조방법
US9349622B2 (en) * 2013-03-12 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for planarization of substrate coatings

Also Published As

Publication number Publication date
US20150279662A1 (en) 2015-10-01
US9633834B2 (en) 2017-04-25
CN104952704A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN104952704B (zh) 涂层的形成方法
JP3998382B2 (ja) 成膜方法及び成膜装置
CN102019266A (zh) 涂层材料的涂布方法
JP2010153907A (ja) 塗布処理方法、塗布処理装置及びコンピュータ読み取り可能な記憶媒体
US11033929B2 (en) Application method
US20100144080A1 (en) Method and apparatus to transfer coat uneven surface
TW201204475A (en) Coating treatment method, computer recording medium and coating treatment device
US20160260623A1 (en) Method and Apparatus for Planarization of Substrate Coatings
JP3958717B2 (ja) 塗布装置
CN101354534A (zh) 光刻胶的涂布方法及光刻图形的形成方法
CN113171936A (zh) 光刻工艺中的涂胶方法
CN106132564A (zh) 用于旋转涂布中的缺陷控制的盖板
CN105985675A (zh) 用于衬底涂层的底漆材料
CN117311094A (zh) 改善光阻减量导致涂布不均的方法
CN112415854A (zh) 改善晶圆光刻胶涂布效果的方法
JP2006237085A (ja) 半導体ウェーハ接着方法およびその装置
US20060263520A1 (en) Method for improving high-viscosity thick film photoresist coating in UV LIGA process
TWM596451U (zh) 光阻塗佈裝置
CN112309888A (zh) 湿法刻蚀方法
TWI232493B (en) Method for photo-resistor coating
TWI724215B (zh) 晶邊清洗方法
CN111013952A (zh) 一种自动匀胶设备及匀胶方法
Erickson et al. Producing vias in photosensitive polyimide passivation layers for fan out PLP through the integration of an advanced lithography system with a novel nozzle-less spray coating technology
RU2692373C1 (ru) Способ получения диэлектрического слоя на основе полимерного покрытия в изделиях микроэлектроники
JPH09134909A (ja) 薄膜形成用回転塗布装置、半導体装置、及び薄膜の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant