CN104919709B

CN104919709B - 针对模数转换器的宽范围输入电流电路

Info

Publication number: CN104919709B
Application number: CN201380070782.XA
Authority: CN
Inventors: S·科恩
Original assignee: Mcpo Sen Mei Poe Co Ltd
Current assignee: Mcpo Sen Mei Poe Co Ltd
Priority date: 2013-01-17
Filing date: 2013-12-30
Publication date: 2017-04-12
Anticipated expiration: 2033-12-30
Also published as: WO2014111917A1; CN104919709A; US8816891B2; US20140197975A1

Abstract

针对ADC的输入电路，包括：第一电阻器，其耦合至ADC的输入；第二电阻器，其耦合至ADC的输入并且被配置成提供电流路径；电子控制开关，其耦合至第一电阻器并且被配置成提供经过第一电阻器的并联电流路径；以及控制电路；其中控制电路被配置成在输入电流呈现出第一预定范围内的强度的情况下在高电流模式中操作，并且被配置成在输入电流呈现出与第一预定范围不同的第二预定范围内的强度的情况下在低电流模式中操作，其中在高电流模式中控制电路被配置成闭合电子控制开关，而在低电流模式中控制电路被配置成断开电子控制开关。

Description

针对模数转换器的宽范围输入电流电路

技术领域

本发明一般涉及模数转换器领域，尤其涉及被安排成接收宽范围电流的模数转换器的输入电路。

背景

在许多应用中，提供电子芯片来执行一个或多个功能，包括控制提供给外部设备或负载的电流。为了确保外部设备或负载被适宜地供电，所提供的电流应被测量。例如，根据IEEE 802.3af-2003和IEEE 802.3at-2009(各自由纽约的电子电气工程师协会发布，其每一个的全部内容通过引用全部结合于此)两者，以太网供电(PoE)定义了在不干扰数据通信的情况下通过一组2个双绞线对的供电。上述标准尤其针对电源装置(PSE)和一个或多个被供电设备(PD)提供。在操作的第一阶段，PSE被配置成给每个PD输出分级电流(一般在0至50mA的范围内)以确定该PD的分级。在操作的运行阶段，PSE被配置成输出操作电流(一般在350mA至1A的范围内)。在两个阶段中，由PSE输出的电流都应被测量以确定是否有足够的功率用于所有PD。

遗憾的是，能够对这种宽范围的电流进行适宜转换的模数转换器(ADC)增加了额外的成本。因此对于允许通过标准ADC对宽范围的输入电流进行转换的装置存在长期的迫切需求。

发明内容

因此，本发明的主要目的是克服现有技术ADC输入电路的缺点。在一个实施例中，提供针对模数转换器(ADC)的宽范围输入电流电路，该宽范围输入电流电路包括：第一电阻器，其耦合至ADC的输入；第一电子控制开关，其耦合至第一电阻器；第二电阻器，其耦合至ADC的输入并且被配置成为输入电流提供电流路径；控制电路，其与第一电子控制开关通信并被配置成交替地断开和闭合该第一电子控制开关，其中控制电路被配置成在输入电流呈现出第一预定范围内的强度的情况下在高电流模式中操作，并且被配置成在输入电流呈现出比第一预定范围低的第二预定范围内的强度的情况下在低电流模式中操作，其中在高电流模式中控制电路被配置成闭合第一电子控制开关，第一电子控制开关被配置成当被闭合时为输入电流提供经过第一电阻器的电流路径，并且其中在低电流模式中控制电路被配置成断开第一电子控制开关，第一电子控制开关被配置成当被断开时阻止输入电流流经第一电阻器。

在又一个实施例中，该电路进一步包括耦合至第二电阻器的第二电子控制开关，其中响应于控制电路的高电流模式和低电流模式两者，第二电子控制开关被配置成闭合，以及其中第一电子控制开关的面积与第二电子控制开关的面积之比等于第二电阻器的电阻与第一电阻器的电阻之比。

根据以下附图和描述，本发明的附加特征和优点将变得明显。

附图简述

为了更好地理解本发明并示出本发明可如何发挥作用，现在将纯粹作为示例地参考附图，其中相同的附图标记贯穿始终指示相应的元件或部件。

现在具体详细地参考附图，要强调的是，所示的细节是作为示例且只是出于对本发明的优选实施例的说明性讨论的目的，并且是为了提供什么被认为是对本发明的原理和概念方面最有用和容易理解的描述而呈现的。在这一点上，未尝试比基本理解本发明所必需的更详细地示出本发明的结构细节，参考附图的描述使得在实践中可如何实施本发明的若干形式对本领域技术人员而言是明显的。在附图中：

图1A示出使用可变电流源的芯片上端口电流控制装置的高层示意图；

图1B示出使用可选择参考电阻器的芯片上端口电流控制装置的高层示意图；

图2A示出进一步包括端口电流确定电路的图1中芯片上端口电流控制装置的高层示意图；

图2B示出图2A的端口电流确定电路的操作方法的高层流程图；

图3示出使用图1的芯片上端口电流控制装置的PoE系统的高层框图；

图4A示出芯片上端口电流控制装置的高层框图，其中单个A/D被配置成处理宽范围电流控制电平；

图4B示出图4A的芯片上端口电流控制装置的操作方法的高层流程图；

图5A示出针对单个A/D的输入电路从而使单个A/D被配置成处理宽范围电流控制电平的高层框图；以及

图5B示出图5A的A/D输入电路的操作方法的高层流程图；

具体实施方式

在详细地解释本发明的至少一个实施例之前，应当理解本发明的应用不限于在以下描述中阐述或者在附图中示出的组件的构造和安排的细节。本发明适用于其他实施例或者适用于以各种方式实践或实现。同样，应当理解本文中所采用的词组和术语是出于描述目的，而不应被视为限制。本文中所使用的术语电阻器涉及被配置成对流经其的电流呈现电阻的界定在集成电路中的元件。

图1A示出芯片上端口电流控制装置10的高层示意图。装置10包括：集成电路15；参考电流源20；包括差分放大器40和电子控制开关50的电流控制电路30；标记为RREF的芯片上参考电阻器；以及标记为RSENSE的芯片上感测电阻器。参考电流源20优选响应于标记为ISELECT的控制输入在多个预定值上可变。在一个实施例中，参考电流源20、电流控制电路30、芯片上参考电阻器RREF和芯片上感测电阻器RSENSE全部被界定在集成电路15上。在另一个实施例中，参考电流源20在集成电路15的外部。在一个实施例中，差分放大器40包括运算放大器。电子控制开关50被配置成响应于差分放大器40的输出来调整流经电流的强度。在下文中电子控制开关50被描述为n沟道金属氧化物场效应晶体管(NMOSFET)，但是这并不意味着以任何方式进行限制，可以提供被配置成调整流经电流的强度的其他电子控制开关。如上所述，诸如感测电阻器RSENSE和参考电阻器RREF的芯片上电阻器由于制造限制而呈现出具有大公差的近似已知的电阻。然而，已知单个电子芯片上不同电阻器的电阻之间的比值具有足够的精确性并且因为电阻器中任何温度相关的改变都是同步的而与温度无关。感测电阻器RSENSE的电阻被标记为R而参考电阻器RREF的电阻被标记为A*R，其中A是精确知晓的预定常数从而使参考电阻器RREF的电阻作为感测电阻器RSENSE的电阻的倍数被给出。不要求A的值大于1，且因此RREF可以具有比RSENSE更大的电阻、比RSENSE更小的电阻或基本等于RSENSE的电阻而不超出范围。各电阻由此呈现出预定的关系，优选是预定的固定的温度无关的数学关系。

参考电阻器RREF被示为与可变参考电流源20串联的单个电阻器，但是这并不意味着以任何方式进行限制。在另一个实施例中，如以下将关于图1B进一步描述的，参考电流源20是固定的，并且参考电阻器RREF由多个串联连接的电阻器构成。

参考电流源20的输入耦合至集成电路15的端口25，并且端口25耦合至标记为V的外部电源电压。由参考电流源20产生的电流量优选由输入ISELECT来控制。标记为ILIMIT的参考电流源20的输出耦合至参考电阻器RREF的第一端以及差分放大器40的非反相输入，而参考电阻器RREF的第二端耦合至公共电势。差分放大器40的反相输入耦合至感测电阻器RSENSE的第一端以及电子控制开关50的源极，而感测电阻器RSENSE的第二端耦合至公共电势。差分放大器40的输出耦合至电子控制开关50的栅极，而电子控制开关50的漏极耦合至集成电路15的端口55。端口55载运端口电流，即要被测量和/或控制的电流。

在一个非限定性实施例中，端口55是PoE系统的负分支，如上关于IEEE802.3af或IEEE 802.3at所述。在这样的实施例中，公共电势是对DC电源的回路(return)，典型地相对于地电势约为48V DC。

在操作中，参考电流源20被配置成生成具有预定值的限制参考电流ILIMIT。限制参考电流ILIMIT流经参考电阻器RREF并跨其产生限制电压，该电压标记为VLIMIT，其在差分放大器40的非反相输入处被接收。端口55被配置成接收标记为IPORT的端口电流。电流IPORT经电子控制开关50和感测电阻器RSENSE流到公共电势并产生跨感测电阻器RSENSE的感测电压，该感测电压标记为VSENSE。限制电压VLIMIT和感测电压VSENSE的差被差分放大器40放大，并且电流IPORT响应于差分放大器40的输出被限制。具体而言，在感测电压VSENSE大于限制电压VLIMIT的情况下，电子控制开关50的电阻(即，电子控制开关50的RDS_on)增加，由此减少端口电流IPORT。在感测电压VSENSE小于限制电压VLIMIT的情况下，电子控制开关50的RDS_on减少，由此允许增加端口电流IPORT。电流控制电路30的操作因此被配置成致使感测电压VSENSE小于或者等于限制电压VLIMIT,如本领域内所知。在某些实施例中，感测电压VSENSE可以小于VLIMIT，诸如在附连到端口55的电路仅仅通过小于A*ILIMIT的电流时。在这种情况下，电子控制开关50完全开启，即RDS_on响应于差分放大器40的输出而处于其最小值，但是IPORT被连接至端口55的负载电路限制。因此，电流控制电路30充当电流管理者，其中IPORT不能超过A*ILIMIT，但是在某些情况下可以小于A*ILIMIT。

如将在下文中描述的，通过选择合适的限制参考电流ILIMIT，端口电流IPORT可因此被精确地控制成不超过预定限制。具体而言，等式1示出在电流被电流控制电路30限制的情况下端口电流IPORT和感测电压VSENSE之间的关系：

IPORT＝VSENSE/R 等式1

其中R是感测电阻器RSENSE的电阻，其如上所述是未知的。

如上所述，电流控制电路30被配置成致使感测电压VSENSE等于参考电压VLIMIT。因此，等式1可以被改写成：

IPORT＝VLIMIT/R 等式2

参考电压VLIMIT和限制参考电流ILIMIT之间的关系被给出为：

VLIMIT＝ILIMIT*A*R 等式3

其中如上所述R是感测电阻器RSENSE的电阻且A是预定常数，A*R是参考电阻器RREF的电阻。

等式2和等式3的结合提供了电流端口IPORT和限制参考电流ILIMIT之间的关系，该关系与未知的R值无关，为：

IPORT＝ILIMIT*A 等式4

因此，芯片上端口电流控制装置10将端口电流IPORT限制为限制参考电流ILIMIT的已知函数。无需确切知晓RSENSE的值，可以因此通过设置限制参考电流ILIMIT的值而将端口电流IPORT受限于预定值。

图1B示出使用可选择参考电阻器的芯片上端口电流控制装置60的高层示意图。芯片上端口电流控制装置60除了被提供有值为A1*R、A2*R和A3*R的多个可选择的参考电阻器之外在所有方面与芯片上端口电流控制装置10相同，简便起见多个可选择的参考电阻器由它们的值来标记。具体而言，提供固定的电流源70来替代可变电流源20，并且固定的电流源70被配置成提供固定的电流ILIMIT。固定电流源70的输出耦合至电阻器A1*R的第一端以及复用器80的第一输入。电阻器A1*R的第二端耦合至复用器80的第二输入以及电阻器A2*R的第一端。电阻器A2*R的第二端耦合至复用器80的第三输入以及电阻器A3*R的第一端。电阻器A3*R的第二端耦合至公共电势。为复用器80提供选择输入。复用器80的输出被标记为VLIMIT并且被耦合至差分放大器40的非反相输入。示出了三个参考电阻器A1*R、A2*R和A3*R，但是这并不意味着以任何方式进行限制，并且可以提供任何数量的参考电阻器而不超出范围。

在操作中，输入SELECT(选择)确定ILIMIT承受的电阻，以及由此而来的VLIMIT。端口电流IPORT响应于A被再次限制，其中A可以是由复用器80响应于输入选择而选取的A1、A2、A3的线性组合。因此，通过单个固定的参考电流源70，可以响应于形成参考电阻器RREF的各组成电阻器的比值而生成多个VLIMIT值，该多个VLIMIT值之间有固定比值，由此允许为电流控制电路30设置多个电流限制。

在实施例中示出了上述内容，其中参考电阻器A1*R、A2*R和A3*R是串联连接的，然而这并不意味着以任何方式进行限制，并且可以实现并联连接而不超出范围。

图2A示出芯片上端口电流控制装置100的高层示意图，其进一步提供了对实际端口电流IPORT的精准测量。芯片上端口电流控制装置100包括：集成电路105；端口电流测量电路110；参考电流源20；芯片上参考电阻器RREF；芯片上感测电阻器RSENSE；包括差分放大器40和电子控制开关50的电流控制电路30。端口电流测量电路110包括：复用器120；以及其中包括模数转换器(ADC)130的电流测量电路控制140。在一个实施例中，参考电流源20、芯片上参考电阻器RREF、芯片上感测电阻器RSENSE和端口电流测量电路110全部被界定在集成电路105上。在另一个实施例中，参考电流源20在集成电路105的外部。如上所述，诸如感测电阻器RSENSE和参考电阻器RREF的芯片上电阻器由于制造限制而呈现出具有大公差的近似已知的电阻。然而，已知单个电子集成电路区域上不同电阻器的电阻之间的比值具有足够的精确性。如上关于图1A、1B所述，感测电阻器RSENSE的电阻被标记为R而参考电阻器RREF的电阻被标记为A*R，其中A是精确知晓的预定常数从而使参考电阻器RREF的电阻作为感测电阻器RSENSE的电阻的倍数被给出。1A,1B.方便起见示出图1A的端口电流控制装置10的实施例，但是可以实现图1B的端口电流控制装置60而不超出范围。

ADC130被示为集成在电流测量电路控制140中，但是这并不意味着以任何方式进行限制。ADC130可以被提供在复用器120中，可以在复用器120的每一个输入之前提供单独的ADC单元，或者可以根本不提供ADC130，而不超出范围。

参考电流源20的输入耦合至集成电路105的端口25，并且端口25耦合至标记为V的外部电源电压。参考电流源20的输出耦合至参考电阻器RREF的第一端、复用器120的第一输入以及电流控制电路30的差分放大器40的非反相输入。参考电阻器RREF的第二端耦合至公共电势。感测电阻器RSENSE的第一端耦合至集成电路105的端口55、复用器120的第二输入以及差分放大器40的反相输入。感测电阻器RSENSE的第二端连接至公共电势。复用器120的输出耦合至电流测量电路控制140的输入，具体而言耦合至ADC130的输入。电流测量电路控制140的第一输出耦合至复用器120的控制输入，而电流测量电路控制140的第二输出耦合至集成电路105的端口150。输入ISELECT连接至参考电流源20和测量电路控制140中的每一者。另外，可以在复用器120和ADC130之间提供固定的乘法器而不超出范围。

图2B示出图2A的端口电流测量电路110的操作方法的高层流程图，图2A和图2B被一起描述。如上所述，响应于预定的ILIMIT值跨芯片上参考电阻器RREF产生参考电压VLIMIT，并且在阶段1000中电流测量电路控制140被配置成控制复用器120向电流测量电路控制140的ADC130传送参考电压VLIMIT。ADC130被配置成将参考电压VLIMIT转换成反映VLIMIT值的数字信号。如上所述RREF的值不被精准知晓，仅仅是RREF和RSENSE之间的比值(即，A)是已知的。另外，响应于各种因数(诸如温度)，RREF和RSENSE的值可以波动，但是它们之间的比值A保持恒定，并且如上所述是已知因数。

利用上面的等式3，电流测量电路控制140可任选地将R(即，RSENSE的实际电阻)确定为：

R＝VLIMIT/(ILIMIT*A) 等式5

如将在下文进一步解释的，不需要实际确定R。

在阶段1010中，电流测量电路控制140被配置成控制复用器120向ADC130传送感测电压VSENSE。ADC130被配置成将感测电压VSENSE转换成数字信号并将该数字信号传给电流测量电路控制140。

在阶段1020中，电流测量电路控制140被配置成响应于阶段1010的感测电压VSENSE和阶段1000的确定的R将端口电流IPORT确定为：

IPORT＝VSENSE/R 等式6

因此，响应于对VLIMIT的测量，由电流测量电路控制140确定对IPORT的精确测量。替换地，通过将等式6与等式5结合，可以无需确定R而将IPORT确定为：

IPORT＝VSENSE*ILIMIT*A/VLIMIT 等式7

在阶段1030中，经由集成电路105的端口150输出端口电流IPORT的测量值。

在一个实施例中，阶段1000被周期性地运行从而考虑到温度效应地更新R值。在另一个实施例中，响应于集成电路105的检出的温度变化来运行阶段1000。连续地运行阶段1010-1030从而提供对IPORT的精确测量。

因此，图2A至2B的电路和方法协作确定RSENSE的实际值以及作为结果而产生的IPORT的实际值。并非限制的，这样的IPORT值优选用于精确报告用电，并由此控制总的用电。

图3示出使用图1的芯片上端口电流控制装置10的PoE系统200的高层框图。具体而言，PoE系统200包括电源210、被供电的设备220以及具体而言为PoE控制器的集成电路215。PoE控制器215包括：参考电流源20；端口25和55；电阻器RREF和RSENSE；电流控制电路30；端口电流测量电路110；以及PoE控制电路230。电源210的正输出经由端口25耦合至PD220，并进一步耦合至参考电流源20的第一端。参考电流源20的第二端耦合至端口电流测量电路110的输入、参考电阻器RREF的第一端、电流控制电路30的第一输入(具体而言耦合至其差分放大器40的非反相输入)。芯片上参考电阻器RREF的第二端被耦合至电源210的回路以及芯片上感测电阻器RSENSE的第二端。芯片上感测电阻器RSENSE的第一端耦合至电流控制电路30的第二端(具体而言耦合至其差分放大器40的反相输入)、电流控制电路30的电子控制开关50的源极以及端口电流测量电路110的第二输入。差分放大器40的输出耦合至电子控制开关50的栅极，而电子控制开关50的漏极经由端口55耦合至来自PD220的回路。端口电流测量电路110的输出耦合至PoE控制电路230的输入，并且标记为ISELECT的PoE控制电路230的输出被耦合至参考电流源20的控制输入。

在操作中，PoE系统200如以上所述标准中所述那样通过双绞线对连接从电源210向PD200供电。如上所述，标记为IPORT的回路电流在端口55被接收并且被参考电流源20所输出的电流的值控制(且尤其受该值限制)。通过端口电流测量电路110实现了对流经端口55的电流的精确报告。可任选地，提供附加端口50(未示出)以向其他电路提供有关所确定的端口电流的信息。

图4A示出芯片上端口电流控制装置300的高层框图，其中单个ADC130被配置成处理宽范围电流控制电平，响应于VLIMIT确定该电流电平。电流控制装置300包括：差分放大器40；第一电子控制开关SA；第二电子控制开关SB；PoE控制电路230；第一NMOSFET 50A；第二NMOSFET 50B；第一感测电阻器RSENSE-A；以及第二感测电阻器RSENSE-B。第一NMOSFET50A和第二NMOSFET 50B是通用电子控制开关的特定实现，并且不受限于NMOSFET。类似地，PoE控制230是一般控制电路的实施例，并且不意味着受限于PoE的特定技术。本文中的教导可以应用于其中要应用电流限制且要测量宽范围电流的任何电路。

如上所述可以响应于PoE控制230的输出来设置的限制电压VLIMIT被耦合至差分放大器40的非反相输入。差分放大器40的输出耦合至第一电子控制开关SA的第一端子以及第二电子控制开关SB的第一端子。第一电子控制开关SA的第二端子耦合至第一NMOSFET50A的栅极，而第二电子控制开关SB的第二端子耦合至第二NMOSFET 50B的栅极。第一NMOSFET 50A和第二NMOSFET 50B各自的漏极共同耦合至端口55，并且电流IPORT流经端口55。

第一NMOSFET 50A的源极耦合至第一感测电阻器RSENSE-A的第一端。第二NMOSFET50B的源极耦合至第二感测电阻器RSENSE-B的第一端、ADC130的输入以及差分放大器40的反相输入。第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B各自的第二端耦合至公共电势，该公共电势在图3的实施例中是电源210的回路。PoE控制电路230的相应输出耦合至第一电子控制开关SA的控制输入和第二电子控制开关SB的控制输入。便于理解起见，未示出图2A中的复用器。

第二感测电阻器RSENSE-B的电阻与第一感测电阻器RSENSE-A的电阻之比被设置成标记为RATIO(比值)的预定值，该值大于1。因此，第一感测电阻器RSENSE-A的电阻小于第二感测电阻器RSENSE-B的电阻。在一个将被用于解说目的而使用的特定实施例中，第一感测电阻器RSENSE-A的电阻为0.114欧姆而第二感测电阻器RSENSE-B的电阻为0.8欧姆，且因此RATIO等于7。第一NMOSFET 50A由具有第一面积(标记为AREA-A)的NMSOFET构成，而第二NMOSFET 50B由具有第二面积(标记为AREA-B)的NMSOFET构成。AREA-B和AREA-A之间的关系被设置成1/RATIO，故而在所解说的示例中AREA-B是AREA-A的1/7。因此，第一NMOSFET 50A和第一感测电阻器RSENSE-A的组合的导通电阻与第二NMOSFET 50B和第二感测电阻器RSENSE-B的组合的导通电阻之间的关系由RATIO来确定并且与温度因数无关。

图4B示出图4A的芯片上端口电流控制装置的操作的方法的高层框图，清楚起见图4A和4B被一起描述。在阶段2000中，为了控制和测量小电流(诸如PoE分级电流(classcurrent))，PoE控制电路230以小电流模式操作。在小电流模式中，PoE控制电路230闭合第二电子控制开关SB并将第一电子控制开关SA设置成断开。电流IPORT因此仅流经第二NMOSFET50B和第二感测电阻器RSENSE-B，并形成跨第二感测电阻器RSENSE-B的VSENSE。针对被限制于0至50mA的范围内的PoE电流分级的说明性示例，提供给ADC 130的电压VSENSE因此在高至40mV的范围内。因此，第二NMOSFET 50B和第二感测电阻器RSENSE-B为电流IPORT提供单个电流路径。

在阶段2010中，为了控制操作电流(该电流在PoE的该解说性示例中可以在350mA至1A的范围内)，PoE控制电路230以大电流模式操作。在大电流模式中，PoE控制电路230闭合第一电子控制开关SA和第二电子卡控制开关SB。第一感测电阻器RSENSE-A因此与第二感测电阻器RSENSE-B并联。电流IPORT的第一部分流经由第一NMOSFET 50A和第一感测电阻器RSENSE-A的串联组合提供的并联电流路径，并且电流IPORT的第二部分流经如上关于低电流模式所述的第二NMOSFET 50B和第二感测电阻器RSENSE-B的串联组合。由于第二NMOSFET50B和第一NMOSFET 50A的面积之比与第二感测电阻器RSENSE-B和第一感测电阻器RSENSE-A之比(即，RATIO)成反比，流经各分支的电流类似地响应于RATIO。第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B起作用地并联，并且电流IPORT以响应于RATIO的量流经第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B。具体而言，形成VSENSE的流经第二感测电阻器RSENSE-B的电流为IPORT/(RATIO+1)。通过利用RATIO来确定第一NMOSFET 50A和第二NMOSFET 50B两者的面积以及第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B的电阻，在各分支间适宜地分配电流而与温度无关，因为电阻以及导通电阻处于固定的比值。

对于PoE的解说性示例，其中RATIO＝7且RSENSE-A＝0.8欧姆，且通过电流IPORT在350mA到1A的范围内，VSENSE在35mV到100mV的范围内，这通过具有作为ADC前端一部分的乘法器(乘法器未示出)的标准ADC可以容易地实现。

图5A示出单个ADC130的输入电路400的高层框图，其中ADC130被配置成处理宽范围电流控制电平，如上关于图4A和4B所述的。输入电路400包括：差分放大器40；电子控制开关50；电子控制开关SS；PoE控制电路230；第一感测电阻器RSENSE-A；以及第二感测电阻器RSENSE-B。在一个非限定性实施例中电子控制开关50被实现为NMOSFET，但是这并不意味着以任何方式进行限制。类似地，PoE控制电路230是一般控制电路的实施例，并且不意味着受限于PoE的特定技术。本文中的教导可以应用于其中要应用电流限制且要测量宽范围电流的任何电路。

如上所述可以响应于PoE控制230的输出来设置的限制电压VLIMIT被耦合至差分放大器40的非反相输入。差分放大器40的输出耦合至电子控制开关50的栅极。差分放大器40的反相输入耦合至电子控制开关SS的第一端子、电子控制开关50的源极、第二感测电阻器RSENSE-B的第一端以及ADC130的输入。电子控制开关SS的第二端子耦合至第一感测电阻器RSENSE-A的第一端并且电子控制开关SS的控制端子耦合至PoE控制电路230的输出。第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B各自的第二端耦合至公共电势点。电子控制开关50的漏极耦合至端口55(未示出)，并且IPORT流经端口55。

如上所述，第二感测电阻器RSENSE-B的电阻与第一感测电阻器RSENSE-A的电阻之比被设置成标记为RATIO2的预定值，该值大于1。因此，第二感测电阻器RSENSE-B的电阻大于第一感测电阻器RSENSE-A的电阻。电子控制开关SS的导通电阻被假设为可忽略的，故而不影响电流流通。

图5B示出图5A的输入电路的操作的方法的高层框图，清楚起见图5A和5B被一起描述。在阶段2100中，为了控制和测量小电流(诸如被限制在0至50mA范围内的PoE分级电流)，PoE控制电路230以小电流模式操作。在小电流模式中，PoE控制电路230将电子控制开关SS设置为断开。电流IPORT因此仅流经电子控制开关50和由第二感测电阻器RSENSE-B提供的单个电流路径，并形成跨第二感测电阻器RSENSE-B的VSENSE。

在阶段2110中，为了控制操作电流(该电流在PoE的该解说性示例中可以在350mA至1A的范围内)，PoE控制电路230以大电流模式操作。在大电流模式中，PoE控制电路230将电子控制开关SS设置为闭合。第一感测电阻器RSENSE-A因此与第二感测电阻器RSENSE-B并联，并且电流IPORT的第一部分流经由第一感测电阻器RSENSE-A提供的并联电流路径而第二部分流经如上关于小电流模式所述的由第二感测电阻器RSENSE-B提供的电流路径。由于第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B是并联耦合的，故而VSENSE相比电子控制开关SS断开且第一感测电阻器RSENSE-A没有耦合至第二感测电阻器RSENSE-B的情况而言更小。因此，如上关于图4A至4B所述，在低电流模式和高电流模式两者中，VSENSE在可以通过单个标准ADC容易地实现的范围内。如上所述，差分放大器40被配置成通过调整电子控制开关50的栅极电压来控制电流IPORT。

应当理解，为了清楚起见而在分开实施例的上下文中描述的本发明的某些特征也可以在单个实施例中组合地提供。相反，为简洁起见而在单个实施例的上下文中描述的本发明的各种特征也可分开地或以任何适当的子组合来提供。

除非另行定义，否则本文中所使用的所有技术和科学术语具有如本发明所属领域的普通技术人员共同理解的相同含义。尽管可在实践或测试本发明时使用类似于或等效于本文所描述的方法，但是合适的方法在本文中进行了描述。

本文中提到的所有出版物、专利申请、专利、以及其它引用文献通过引用整体结合于此。在冲突的情况下，包括定义的专利说明书将优先。另外，材料、方法、以及示例仅是说明性的，而不旨在进行限制。

如本文所使用的术语“包括”、“包含”和“具有”及其变型意味着“包括但不必限于”。

本领域技术人员将理解，本发明不限于在上文中具体示出和描述的内容。确切而言，本发明的范围由所附权利要求书限定，并且包括上述各种特征的组合和子组合以及本领域技术人员在阅读上述描述后将理解的其变体和修改。

Claims

1.针对模数转换器ADC的宽范围输入电流电路，所述宽范围输入电流电路包括：

用于接收输入电流的端口；

控制电路；

具有第一电阻的第一电阻器；

第一电子控制开关，其被配置成响应于所述控制电路将所述端口耦合到所述第一电阻器以便为接收到的输入电流的第一部分提供第一电流路径，所述第一电子控制开关具有第一面积；

具有第二电阻的第二电阻器，所述第二电阻器耦合至所述ADC的输入；以及

第二电子控制开关，其被配置成将所述端口耦合到所述第二电阻器以便为接收到的输入电流的第二部分提供第二电流路径，所述第二电子控制开关具有第二面积，

其中所述第一面积和所述第二面积之比等于所述第二电阻和所述第一电阻之比，

其中所述控制电路被配置成在所述输入电流呈现出第一预定范围内的强度的情况下在高电流模式中操作，并且被配置成在所述输入电流呈现出第二预定范围内的强度的情况下在低电流模式中操作，所述第二预定范围比第一预定范围低，

其中在所述高电流模式中所述控制电路被配置成闭合所述第一电子控制开关以便将所述端口耦合到所述第一电阻器并由此为接收到的输入电流的所述第一部分提供所述第一电流路径，以及

其中在所述低电流模式中所述控制电路被配置成断开所述第一电子控制开关，所述第一电子控制开关被配置成当被断开时阻止接收到的输入电流的所述第一部分流经所述第一电阻器。

2.如权利要求1所述的电路，其特征在于，所述第二电子控制开关响应于所述控制电路。

3.如权利要求1所述的电路，其特征在于，所述第一电阻器的第一端耦合至所述第一电子控制开关的第一端子，所述第二电阻器的第一端耦合至所述第二电子控制开关的第一端子并且所述第一电子控制开关的第二端子耦合至所述第二电子控制开关的第二端子，

其中所述第二电阻器和所述第二电子控制开关的公共节点耦合至所述ADC的输入，以及

其中所述第一电子控制开关的第二端子和所述第二电子控制开关的第二端子被共同地耦合到所述端口。

4.如权利要求3所述的电路，其特征在于，进一步包括差分放大器，所述差分放大器的第一输入耦合至参考电压，所述差分放大器的第二输入耦合至所述第二电阻器和所述第二电子控制开关的公共节点，并且所述差分放大器的输出耦合至所述第一电子控制开关和所述第二电子控制开关各自的控制输入，

其中所述差分放大器的输出被配置成响应于所述参考电压和跨所述第二电阻器的电压之差来控制流经所述第一电子控制开关和所述第二电子控制开关中每一者的电流量。

5.如权利要求1所述的电路，其特征在于，所述第二电子控制开关响应于所述控制电路，

其中所述控制电路被配置成在所述高电流模式和低电流模式中都闭合所述第二电子控制开关，

其中所述第一电阻器的第一端耦合至所述第一电子控制开关的第一端子，所述第二电阻器的第一端耦合至所述第二电子控制开关的第一端子并且所述第一电子控制开关的第二端子耦合至所述第二电子控制开关的第二端子，

6.为模数转换器ADC提供宽范围输入电流的方法，所述方法包括：

在输入电流呈现出第一预定范围内的强度的情况下，为输入电流提供经过第一电阻器的第一电流路径以及经过第二电阻器的第二电流路径，所述第一电阻器具有第一电阻，所述第一电流路径经由具有第一面积的第一电子控制开关提供，所述第二电阻器具有第二电阻，所述第二电流路径经由具有第二面积的第二电子控制开关提供，所述第二电阻器耦合至所述ADC的输入，所述第一电流路径与所述第二电流路径并联；以及

在输入电流呈现出第二预定范围内的强度的情况下，为输入电流提供经过第二电阻器的所述第二电流路径但不提供所述第一电流路径，所述第二预定范围比所述第一预定范围低，

其中所述第一电子控制开关的面积和所述第二电子控制开关的面积之比等于所述第二电阻和所述第一电阻之比。

7.如权利要求6所述的方法，其特征在于，所述提供经过第一电阻器的第一电流路径包括闭合所述第一电子控制开关，以及

其中所述提供经过所述第二电阻器的第二电流路径包括闭合所述第二电子控制开关。

8.如权利要求6所述的方法，其特征在于，所述第一电阻器的第一端耦合至所述第一电子控制开关的第一端子，所述第二电阻器的第一端耦合至所述第二电子控制开关的第一端子并且所述第一电子控制开关的第二端子耦合至所述第二电子控制开关的第二端子，

其中所述第一电子控制开关的第二端子和所述第二电子控制开关的第二端子被共同地耦合以接收所述输入电流。

9.如权利要求8所述的方法，其特征在于，进一步包括响应于跨所述第二电阻器的电压和参考电压之差来控制流经所述第一电子控制开关和所述第二电子控制开关中每一者的电流量。

10.如权利要求6所述的方法，其特征在于，所述提供经过第一电阻器的所述第一电流路径包括闭合所述第一电子控制开关，

其中所述提供经过所述第二电阻器的电流路径包括闭合所述第二电子控制开关，

11.针对模数转换器ADC的宽范围输入电流电路，所述宽范围输入电流电路包括：

用于接收输入电流的端口；

控制电路；

用于提供具有第一电阻的电子电阻的第一装置；

第一场效应晶体管FET，其被配置成响应于所述控制电路来将所述用于接收的端口耦合到所述用于提供电子电阻的第一装置，以便为接收到的输入电流的第一部分提供第一电流路径，所述第一FET具有第一面积；

用于提供具有第二电阻的电子电阻的第二装置，其被耦合至所述ADC的输入；以及

第二FET，其被配置成将所述用于接收的端口耦合到所述用于提供电子电阻的第二装置，以便为接收到的输入电流的第二部分提供第二电流路径，所述第二FET具有第二面积；

其中所述控制电路被配置成在输入电流呈现出第一预定范围内的强度的情况下在高电流模式中操作，并且被配置成在输入电流呈现出第二预定范围内的强度的情况下在低电流模式中操作，所述第二预定范围比所述第一预定范围低，

其中在所述高电流模式中所述控制电路被配置成闭合所述第一FET，从而提供与所述第二电流路径并联的所述第一电流路径，以及

其中在所述低电流模式中所述控制电路被配置成断开所述第一FET，从而阻止提供与所述第二电流路径并联的所述第一电流路径。

12.如权利要求11所述的电路，其特征在于，

其中响应于所述控制电路的高电流模式和低电流模式两者，所述控制电路被配置成闭合所述第二FET以便提供所述第二电流路径。

13.如权利要求11所述的电路，其特征在于，所述用于提供电子电阻的第一装置的第一端耦合至所述第一FET的第一端子，所述用于提供电子电阻的第二装置的第一端耦合至所述第二FET的第一端子并且所述第一FET的第二端子耦合至所述第二FET的第二端子，

其中所述用于提供电子电阻的第二装置和所述第二FET的公共节点耦合至所述ADC的输入，以及

其中所述第一FET的第二端子和所述第二FET的第二端子被配置成接收所述输入电流。

14.如权利要求13所述的电路，其特征在于，进一步包括用于放大电压差的装置，所述用于放大电压差的装置的第一输入耦合至参考电压而所述用于放大电压差的装置的第二输入耦合至所述用于提供电子电阻的第二装置和所述第二FET的公共节点，并且所述用于放大电压差的装置的输出耦合至所述第一FET和所述第二FET各自的控制输入，

其中所述用于放大电压差的装置的输出被配置成响应于所述参考电压和跨所述用于提供电子电阻的第二装置的电压之差来控制流经所述第一FET和所述第二FET中每一者的电流量。

15.如权利要求11所述的电路，其特征在于，

其中所述控制电路被配置成高电流模式和低电流模式两者中闭合所述第二FET以由此为所述输入电流提供经过所述用于提供电子电阻的第二装置的第二电流路径，

其中所述用于提供电子电阻的第一装置的第一端耦合至所述第一FET的第一端子，所述用于提供电子电阻的第二装置的第一端耦合至所述第二FET的第一端子，并且所述第一FET的第二端子耦合至所述第二FET的第二端子，

其中所述第一FET的第二端子和所述第二FET的第二端子被共同地耦合以接收所述输入电流。