CN104919708B - 压力编程集成电路的方法和系统 - Google Patents
压力编程集成电路的方法和系统 Download PDFInfo
- Publication number
- CN104919708B CN104919708B CN201480004270.8A CN201480004270A CN104919708B CN 104919708 B CN104919708 B CN 104919708B CN 201480004270 A CN201480004270 A CN 201480004270A CN 104919708 B CN104919708 B CN 104919708B
- Authority
- CN
- China
- Prior art keywords
- blocks
- logic state
- output
- complementary logic
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000008859 change Effects 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 20
- 230000000295 complement effect Effects 0.000 claims description 107
- 230000015654 memory Effects 0.000 claims description 20
- 238000004891 communication Methods 0.000 claims description 17
- 230000009849 deactivation Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 25
- 238000005259 measurement Methods 0.000 description 10
- 238000004590 computer program Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 3
- 238000012854 evaluation process Methods 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000037361 pathway Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种一旦发生激活/重置就应力编程第一集成电路(IC)以输出预先确定的值(比如，支持零点补偿/修整)的方法和系统。运用第一块编程参数编程或配置第一IC块，使得第一块输出预先确定的值。在运用第一块的编程参数配置第一块时第一块被加压，使得第一块输出预先确定的值而无需第一块的变成参数。第一块可以包括被设计成全平衡电路的锁存器，该锁存器可以被不对称地加压，以改变一个路径相对于另一路径的特定。预先确定的值可以被选择，以补偿工艺角变化和/或其他随机变化。
Description
背景技术
工艺角可以在晶片之中变化(集成电路(IC)管芯从该晶片上被切割)、在从相同的晶片上切割的IC管芯之中变化、和/或在IC管芯中的一个管芯内变化。工艺角的变化会对IC的时序和/或其他特性有不利的影响。
在包括多个可辨别的IC块的IC管芯中(例如，在片上系统(SOC)中)，由其他IC块引起的随机变化会对IC块有不利的影响。
可以向工艺角的变化和/或其他随机变化的补偿提供基于高产量制造(HNM)测试的结果编程的管芯上可编程熔丝阵列。熔丝阵列使得用于寻址的附加引脚以及调节安全问题的专用寻址方案成为必须。
还可以向工艺角的变化和/或其他随机变化的补偿提供管芯上修正或校验系统。
经编程的熔丝数据是不可用的，直到启动序列开始之后为止。类似地，来自管芯上修正或校验系统的数据在上电之后的一段时间是不可用的。其中在激活或上电(即，在零点)时要求工艺调节补偿，IC管芯或IC块可以被过度设计以避免工艺变化和/或其他随机变化的不利影响。
附图说明
出于说明的目的，本文所描述的一个或多个特征参照以下附图中的一个或多个。然而，关于以下附图所描述的(一个或多个)特征并不限于在附图中示出的示例。
图1是可应力编程以在激活时输出预先确定的值的集成电路(IC)块的框图。
图2是应力编程系统的框图，包括运用编程参数编程或配置IC块以输出预先确定的值的编程模块，和在编程参数被应用时对第一IC块加压 的应力控制模块。
图3是包括可应力编程的第一IC块和接收来自第一IC块的经应力编程的预先确定的值的第二IC块的IC系统的框图。
图4是包括图3所示的特征并且还包括默认配置寄存器的值的另一个IC系统的框图。
图5是评估IC系统的评估系统的框图。
图6是包括可应力编程的IC块的另一个IC系统的框图，可应力编程的IC块包括缓冲电路和锁存电路，并且IC块可以被设计为全平衡电路。
图7是包括缓冲电路、锁存电路、和重置电路的可应力编程的IC块的电路图。
图8是缓冲电路、锁存电路、和重置电路的另一个可应力编程的IC块的另一个电路图。
图9是IC系统和评估系统的框图，其中IC系统包括图6的可编程IC块的多个实例。
图10是图9的IC系统以及应力编程系统的框图。
图11是选择性地配置IC系统来评估、操作、和/或应力编程IC系统的方法的流程图。
图12是编程并且评估第二IC块来选择编程第一IC块所运用的编程参数的方法的流程图。
图13是应力编程IC块的方法的流程图。
图14是被配置为评估并应力编程IC系统的计算机系统的框图。
图15是图14的计算机系统的示例储存/存储特征的框图。
图16是包括处理器和存储器、通信系统、用户界面系统、和可应力编程的IC系统的系统的框图。
在附图中，参考标号最左边的(一个或多个)数字标识该参考标号第一次出现的附图。
具体实施方式
数字电子电路利用多个离散状态，每个离散状态与模拟值(例如，电 压)相应的离散带、范围、或包络相关联。包络内的任意值表示关联的状态。对于(例如，由于制造公差、信号衰减、或寄生噪声所引起的)模拟值的相对较小的改变可以被信号状态感应电路忽略，该信号状态感应电路提供在相应的离散包络内保持的模拟值。
二进制数字系统具有两种许可的状态，这两种许可的状态由相应的电压带所表示。第一电压带可以包括电压参考(例如，地)，在本文中由Vss表示。第二电压带可以包括供应电压，在本文中由Vcc表示。第一电压带和第二电压带可以分别与逻辑状态0和1相关联。
如在本文中所使用的术语“互补逻辑状态”指的是许可的或容许的状态集。在二进制数字系统中，互补逻辑状态包括两种逻辑状态，这两种逻辑状态在本文中由逻辑状态0和1表示，并且在本文中指的是相反的逻辑状态。
如在本文中所使用的术语“互补输出”指的是描述或主张相对于彼此的互补逻辑状态的输出。在二进制数字系统中，互补输出包括断言相反的逻辑状态的第一输出和第二输出。
如在本文中所使用的术语“互补节点”指的是呈现或主张相对于彼此的互补逻辑状态的节点。在二进制数字系统中，互补节点包括断言相反的逻辑状态的第一节点和第二节点。
如在本文中所使用的术语“互补路径”指的是处理相对于彼此的互补逻辑状态的电路路径。在二进制数字系统中，互补路径包括处理相反的逻辑状态的第一路径和第二路径。
图1是的第一集成电路(IC)块100的框图，其可应力编程来改变IC块100的设备和/或特性(特性)104，从而使得IC块100在激活时在输出102处主张的预先确定的值。
激活可以包括操作电压的应用、使能控制的主张、和/或重置控制的去主张或去激活。在本文中与激活相关联的时间被称为零点，并且预先确定的值可以被称为预先确定的零点值。
输出102可以包括将预先确定的值作为预先确定的逻辑状态或预先确定的字值输出的一个或多个位。
第一IC块100可以被设计和/或被制造用来在激活时在输出102处主张随机值。在应力编程之前，第一IC块100可以被称为亚稳态的IC块，并且输出102可以被称为亚稳态的输出。
第一IC块100可以被设计和/或被制造成全平衡电路。例如，第一IC块100可以包括被设计和/或被制造成具有类似或完全相同的特性的第一路径和第二路径。然而，第一IC块100并不限于这些示例。第一IC块100可以被配置为在零点处提供可应力编程配置寄存器的值(例如，在零点处使能或支持工艺补偿调节)的可编程配置寄存器。然而，第一IC块100并不限于这些示例。
第一IC块100可以如下文参考图2所述的被应力编程。
图2是应力编程系统200的框图，该应力编程系统包括运用第一块编程参数204来编程或配置第一IC块100以使得第一块100在输出102处输出预先确定的值的编程模块202。第一块编程参数204可以包括将要被应用于第一IC块100的(一个或多个)输入、和/或偏置或其他配置控制的数据。
第一块编程参数204可以是基于输入编程参数206的，该输入编程参数可以如下文参考图5所描述的被确定和/或被选择。
应力编程系统200还可以包括在第一IC块被编程或被配置以输出预先确定的值时应用和/或控制应力条件的应力控制模块210。应力条件可以包括电压应力、温度应力、和/或其他(一个或多个)应力条件。应力控制模块210可以被配置为运用(一个或多个)应力控制214来应用和/或控制应力条件。在图2的示例中，(一个或多个)应力控制214被提供至系统212，该系统212可以包括例如电压控制器、温度控制器、和/或其他控制器。
图3是IC系统300的框图，该IC系统包括在激活时向第二IC块304提供可应力编程的预先确定的值的可应力编程的第一IC块100。IC系统300可以在单个IC管芯或多个IC管芯上被实施。
例如，第二IC块304可以包括补偿电路，并且第一IC块100可以是可应力编程的，以在第一IC块100激活时(例如，在重置控制去激活或 去主张时)向第二IC块304提供预先确定的配置寄存器的值。
图4是包括上文参考图3所描述的特征并且还包括默认配置寄存器的值404的IC系统400的框图。
IC系统400可以是可配置的，比如运用开关406向第二IC块304提供来自第一IC块100的输出102的预先确定的值、或默认配置寄存器的值404。在默认情况下，IC系统400可以被配置为向第二IC块304提供来自输出102的可应力编程的预先确定的值。
默认配置寄存器的值404可以表示基于设计的配置寄存器的值，该配置寄存器的值适用于第二IC块304而缺少对工艺角的变化和/或其他随机变化的体现。反之，输出102处的预先确定的值可以是IC系统400的制造后的评估的，以补偿工艺角的变化和/或其他随机变化。
IC系统400的制造后的评估可以包括IC系统400的HCM测试，和/或结合IC系统400的HCM测试被执行。在IC系统400的评估结果指示默认配置寄存器的值404是足够的情况下，第一IC块100可以被置于未编程的状态。其中第一IC块100在应力编程作为烧入程序的部分被执行和/或结合烧入程序被执行的过程中将要被应力编程。
图5是用于评估IC系统的评估系统500的框图。在图5中，评估系统500被配置为评估IC系统501，在此示出的IC系统501具有关于图3在上文所描述的特征。
评估系统500包括运用第二块编程参数502来编程或配置第二IC块304或它的部分的编程模块504。第二块编程参数502可以包括在评估过程中被应用到块304的输入的逻辑状态或字值。
评估系统500还包括测量输出308的参数的测量模块508，以及关于参考标准514评估相应的参数测量512的评估器模块510。参考标准514可以包括值和/或范围或窗中的一个或多个。
编程模块504可以被配置为在评估的过程中选择、改变、和/或修改第二块编程参数502，直到参数测量512符合于(即，适合或满足)参考标准514。
在参数测量512满足参考标准514时，相应的第二块编程参数502可 以被选定用作编程参数506。所选定的编程参数506可以表示将要被提供至第二IC块304的期望的输入，并且预先确定的值在激活时被相应地由第一IC块100输出或主张。所选定的编程参数506相当于图2中的输入编程参数206。
IC系统501可以包括内部总线518、以及可通过内部总线518编程的第二IC块304。IC系统501可以是可配置的，以在总线518被选定或被使能时通过内部总线518向第二IC块304提供第二块编程参数502，并且在总线518被选定或被使能时向第二IC块304提供来自第一IC块100的输出102的预先确定的值。总线518的状态可以在寄存器或其他存储器中被维持，其他存储器可以包括易失性的或非易失性的存储设备。
IC系统501可以被配置为在激活时向第二IC块304提供来自输出102的经应力编程的预先确定的值，并且随后通过内部总线518向第二IC块提供更新值。例如，该更新值可以由管芯上补偿电路确定。
评估系统500可以包括HVM测试系统，和/或被包括在HVM测试系统内，和/或被配置为结合HVM测试系统进行操作。
在图2中，编程模块202可以被配置为基于转换系数(例如，查找表)将输入编程参数206转换为第一块编程参数204。在下面的表1中提供了示例，该示例是针对第一IC块包括两个编程输入和两个相应的输出位的情况的，并且在该情况中第一IC块100被配置为在相应的输出处转化每个输入。
表1
图2中的输入编程参数206或图5中的选定的编程参数506可以被用 来对编程参数被选定了的相同的IC系统进行应力编程，和/或对另一个类似的IC系统进行应力编程。例如，基于对在一系列IC系统内的一个或多个IC系统的子集的评估来选定编程参数506，并且所选定的编程参数506可以在其后被用来对该系列的其他IC系统进行应力编程。
可应力编程的IC块可以包括被设计和/或被制造成全平衡电路的锁存器(例如，在下文的一个或多个示例中所公开的)。然而，本文公开的方法和系统并不限于锁存器。
图6是IC系统600的框图，该IC系统包括在零点在输出608处提供预先确定的值的可应力编程的第一IC块602，和接收该预先确定的值的第二IC块610。IC系统600可以表示图3中IC系统300的示例实施例。
第一IC块602可以被设计和/或被制造成全平衡电路，其中第一路径和第二路径被设计以具有相对于彼此的类似的特征或特性。
第一IC块602包括具有输入Inp和Inn以及输出Outp和Outn的缓冲电路604。缓冲电路604可以被配置为基于输入Inp和Inn在主张输出Outp和Outn处的互补逻辑状态。
第一IC块602还包括具有接收互补输出Outp和Outn的输入的锁存电路606，和相应的互补输出608(在此由Vp和Vn示出)。
IC系统600可以被配置为将输出Vp和Vn中的一个或输出Vp和Vn中的两个都提供给第二IC块610。
在完美的或理想的制造条件下，作为全平衡电路，第一IC块602在激活时在Vp和Vn处将会主张{1,0}或{0,1}的逻辑状态，这种主张存在相等的概率。制造上的缺陷会带给第一IC块602偏倚，使得第一IC块602比起其他的IC块要更为频繁地主张{1,0}或{0,1}。然而，在激活时，输出608处的主张值可能保持无法有效的预测。
在应力编程之前，第一IC块602可被称为未处理的或未经编程的存储锁存器和/或亚稳态锁存器，并且输出Vp和Vn可被称为亚稳态输出。
第一IC块602可以是可应力编程的，以改变第一路径和第二路径中的一个相对于其他路径的特征和/或特性，使得第一IC块602在激活时主张在输出608处的预先确定的值。如下文参考图7和/或图8所公开的，锁存电路606可以被不对称地加压。
图7是可以表示图6中的第一IC块602的示例实施例的可应力编程的第一IC块702的电路图。
第一IC块702包括具有输入714(在此由Inp和Inn表示)以及输出Outp和Outn的缓冲电路704。第一IC块702还包括接收来自缓冲电路704的Outp和Outn的锁存电路706和输出716(在此由Vp和Vn表示)。
第一IC块702可以被设计和/或被制造成全差分和/或全平衡电路，其中第一路径和第二路径被设计和/或被制造为具有类似或完全相同的特征和/或运行特性。在图7的示例中，第一电路路径包括设备N6、N4、P4、NAND逻辑708、和反相器718。第二电路路径包括设备N3、N1、P1、NAND逻辑710、和反相器720。
在图7中，输出Outp和Outn被交叉耦合到互补电路路径的控制节点，以控制缓冲电路704主张在输出Outp和Outn处的互补逻辑状态。具体地，输出Outp被耦合到设备P4和N5的控制节点或栅极，并且输出Outn被耦合到设备N1和P1的控制节点或栅极。
类似地，锁存电路706的节点4和节点5被交叉耦合到NAND逻辑708和NAND逻辑710的输入，以控制锁存电路706主张在输出Vp和Vn处的互补逻辑状态。
第一IC块702还包括重置电路，在此示出的重置电路包括设备P2、P3、和N4。
第一IC块702在下文中关于操作方式被描述，其中重置设备P2和P3是关闭的或非导通的并且设备N4是接通的或导通的，用以将节点1拉低至参考Vss(例如，地)。针对互补逻辑状态{1,0}被分别应用于输入Inp和Inn的情况(即，Inp被拉高至操作电压Vcc并且输入Inn被拉低至诸如地之类的参考Vss)，提供了下面的描述。
在缓冲电路704中，当Inp被拉高至操作电压Vcc并且输入Inn被拉低至Vss时，节点2通过设备N6被拉低至Vss，输出Outn通过设备N5和N6被拉低至Vss，并且使节点3和输出Outp与Vss隔离。当输出Outn 被拉低时，输出Outp通过设备P1被拉高，设备P1关闭设备P4使输出Outn与Vcc隔离。因此，当互补逻辑状态{1,0}被应用于输入Inp和Inn时，输出Outp被拉高并且输出Outn被拉低，以在Outp和Outn处分别地主张互补逻辑状态。
在锁存电路706中，在输出Outn被拉低时，NAND 710在节点5处主张逻辑1。在输出Outp被拉高并且逻辑1在节点5处被主张时，NAND708在节点4处主张逻辑0。在该示例中，{0,1}在节点4和节点5处被主张，锁存电路706通过相应的反相器718和720在输出Vp和Vn处分别地主张互补逻辑状态{1,0}。
相反地，当互补逻辑状态{1,0}被应用到输入Inp和Inn时，缓冲电路704主张在输出Outp和Outn处的互补逻辑状态{1,0}，并且锁存电路主张在输出Vp和Vn处的互补逻辑状态{1,0}。
重置在下文中被描述。
当低电平重置控制在重置节点712处被主张时，重置电压被应用到缓冲电路704的第一路径和第二路径的互补节点。在图7的示例中，当重置控制是有效时，通过设备P2和P3应用Vcc，Vcc被应用到输出Outp和Outn，并且设备N4被关闭使缓冲电路704与参考电压Vss隔离。参考电压Vss相当于地。
在重置控制的主张之前、在重置控制的主张过程中、和/或在重置控制的主张之后，输入Inp和Inn可以被保持在Vcc。在下面的示例中，当重置控制是去激活的或是去主张的时，输入Inp和Inn在Vcc处。
在重置控制去激活或去主张时(例如，在重置控制的上升边缘)，节点1通过设备N4被拉低到Vss。在节点1被拉低时，设备N6的栅极到源极的电压(Vgs)升高。当设备N6的Vgs超过设备N6的电压阈值(Vt)时，节点2通过设备N6被渐增地拉低到Vss。类似地，在节点1被拉低时，设备N3的Vgs升高。在设备N3的Vgs超过设备N3的Vt时，节点3通过设备N3被渐增地拉低。如果输出Outn比输出Outp被拉低得更快和/或更多，则互补逻辑状态{1,0}在输出716处被主张。相反地，如果输入Outp比输出Outn被拉低得更快和/或更多，则互补逻辑状态{0,1}在输出 716处被主张。
在完美的或理想的制造条件下，作为全平衡电路，在节点2和节点处的电压应该与彼此一起下降，以提供在重置之后主张输出Vp和Vn处的{1,0}或{0,1}的相等的概率。如上文参考图6所描述的，制造上的缺陷会带给偏倚，使得第一IC块702比起其他的IC块要更为频繁地主张{1,0}或{0,1}。然而，在重置之后的输出Vp和Vn处的主张值可以有效的保持不可预知性。
第一IC块702是可应力编程的，以改变或转变差分路径中的一个差分路径中的设备相对于其他路径的相应设备的特性，使得锁存器在重置控制去激活时主张在输出Vp和Vn处的预先确定的逻辑状态{1,0}或{0,1}。改变或转变的程度取决于应力条件和应力持续时间的结合。
在应力编程之后，第一IC块702可以保持可操作性，在重置控制是无效时基于被应用到输入714的互补逻辑状态主张在输出716处的互补逻辑状态。
第一IC块702的第一电路路径和第二电路路径可以被不对称地加压，以改变路径中的一个路径相对于其他路径的特性。第一电路路径和第二电路路径可以被不对称地加压，使得一个或多个设备内的组成或电压偏移足以使第一IC块702在激活时在输出716处提供预先确定的值。
例如，互补逻辑状态(即，第一编程参数)可以在输入714处被主张，使得第一IC块702主张在输出716处的预先确定的互补逻辑状态。第一IC块702可以在第一编程参数在输入714处被主张时被加压，以改变路径中的一个路径的特性，以便在输入714处没有第一编程参数的主张的情况下，第一IC块在重置控制去激活时主张在输出716处的预先确定的逻辑状态。
第一IC块702可以被不对称的加压，以改变路径中的一个路径中的设备相对于其他路径的相应的设备的Vt。例如，不对称的应力可以被应用来使设备N6的Vt低于设备N3的Vt，使得缓冲电路704在重置控制去激活时主张在输出Outp和Outn处的{1,0}。相反地，不对称的应力被应用来使设备N3的Vt低于设备N6的Vt，使得缓冲电路704在重置控制去激活 时主张在输出Outp和Outn处的{0,1}。
不对称的应力可以包括被提高的电压。例如，在互补逻辑状态在输入Inp和Inn处被主张时，被提高的操作电压(即，高于Vcc)可以被至少应用于第一路径和第二路径，或被至少应用于设备N6和N3。
图8第一IC块802的电路图，包括上文参考图7所描述的特征并且还包括使能电路808、输入电路810、和附加重置电路设备P6和P7。
使能电路808包括将Vcc应用到缓冲电路704的设备P5和作为VccLatch(Vcc锁存)的锁存电路706。
输入电路810包括基于各自的输入或控制pch1和pch2控制输入Inp和Inn的反相输入驱动810-1和810-2。
在上文关于重置设备P2、P3、和N4的描述之外，当低电平重置控制Itchclk在重置节点712处被主张时，重置设备P6和P7被配置为将节点2和节点3拉高至重置电压(即，VccLatch)。
对第一IC块802进行应力编程，互补逻辑状态或第一块编程参数在输入pch1和pch2处被主张，使得第一IC块802主张在输出716处的原先确定的互补逻辑状态。
第一IC块802或它的部分可以在第一块编程参数在输入pch1和pch2处被主张时被加压，以改变第一IC块802的特性或对第一IC块802提供固有偏倚，使得在输入pch1和pch2处没有第一块编程参数的主张的情况下，第一IC块802在激活时主张在输出716处的预先确定的互补逻辑状态。
应力可以包括应用到节点818和/或节点820的被提高的操作电压Vcce(Vcce>Vcc)。可替代的或另外的，应力可以包括在输入pch2和pch1处在Vcce或在低于Vss的参考电压主张的一个互补逻辑状态。
例如，应力可以被应用来改变反相输入驱动810-2和/或810-1相对于彼此的特性，和/或改变输入设备N6和/或N3相对于彼此的特性。特性可以包括电压阈值和/或其他(一个或多个)特定。
在第一IC块802被应力编程之后，第一块编程参数可以被移除或被停止使用，并且Vcce可以被移除和/或被降低至Vcc。
在应力编程之后，第一IC块802可以保持可操作性，用来基于在输入pch2和pch1处的互补逻辑状态主张在输出716处的互补逻辑状态，并且可以运用Itchclk进行重置，以在输出716处主张或显露经应力编程的预先确定的逻辑状态。
在图7和图8中，缓冲电路704和锁存电路706是异步的，其中在没有时钟控制和/或寄存器的情况下，缓冲电路704和锁存电路706将它们接收到的互补状态传播出去。
在图7和图8中，缓冲电路704和锁存电路706在没有寻址并且没有读和/或写的控制的情况下传播互补逻辑状态。
IC系统可以包括可应力编程的电路的多个实例，这些实例可以被配置来主张预先确定的字，比如下文参考图9和/或图10所描述的。
图9是IC系统900和评估系统902的框图。
IC系统900包括可应力编程的第一IC块901，第一IC块901包括第一IC块602的多个实例，第一IC块602的每个实例向第二IC块610提供输出字908的相应位。
IC系统900可以被配置为从每个锁存电路606向第二IC块610提供互补输出Vp和Vn。可替代地，IC系统900可以被配置为从每个锁存电路606向第二IC块610提供输出Vp和Vn中的一个。
评估系统902被配置为运用第二块编程参数904编程或配置第二IC块610，在输出912处评估相应的参数测量，以及选择输出参数测量满足参考标准914的编程参数906。评估系统902可以表示图5中评估系统500的示例实施例。
IC系统900可以包括内部总线，并且第二IC块610可以通过内部总线被编程(比如上文关于图5中内部总线518的描述)。
图10是图9的IC系统900和基于选定的编程参数906对IC块602进行应力编程的应力编程系统1002的框图。
应力编程系统1002被配置为各自运用第一块编程参数1008的相应集编程或配置IC块602。应力编程系统1002可以被配置为基于选定的编程参数906生成或选择第一块编程参数1008(比如本文中一个或多个示例所 描述的)。
应力编程系统1002还被配置为通过(一个或多个)应力控制1010对IC系统900或它的部分应用应力条件和/或控制应力条件，以改变IC块602的特性(比如本文中一个或多个示例所描述的)。应力编程系统1002可以表示图2中应力编程系统200的示例实施例。
应力编程IC系统的示例方法在下文中参考图12、图13、和图14被公开。在下文中描述的图12、图13、和图14的方法参考包括可应力编程的第一IC块的IC系统和从第一IC块接收经应力编程的预先确定的值的第二IC块(比如本文中一个或多个示例所描述的)。
IC系统还可以包括在评估过程中和/或在操作过程中编程第二IC块的内部总线。IC系统可以被配置为向第二IC块提供第一IC块的输出，和/或通过内部总线向第二IC块提供默认值。默认内部总线是不可用的或不可选择的，以默认向第二IC块提供第一IC块的输出。内部总线的状态可以在非易失性的设备中被维持。
然而，下文公开的方法并不限于上文所述的示例IC系统。
图11是选择性地配置IC系统来评估、操作、和/或应力编程IC系统的方法1100的流程图。
在1102，IC系统被激活。
在1104，IC系统的内部总线的状态可以被检查和/或设置。
如果内部总线在1104被选择或被使能，则过程进行至1106，其中通过内部总线运用第二块编程参数编程第二IC块。第二IC块可以基于第二块编程参数被评估(比如参考图12所描述的)。
如果内部总线在1104是不可选择或不能使用的，则过程进行至1108。在1108，可以向第二IC块提供来自第一IC块的预先确定的值。这符合于操作方式。可替代地，第一IC块可以被应力编程，用来基于在1104处的评估主张预先确定的值。如下面参考图13所述的，第一IC块可以被应力编程。
图12是编程和评估IC块来选择使得IC块提供期望的输出的编程参数的方法1200的流程图。选定的编程参数可以被用于应力编程另一个IC块 (比如下文参考图13所描述的)。参考上文描述的示例IC系统的第二IC块来描述方法1200。
在1202，电源被至少应用于第二IC块。
在1204，IC系统的内部总线被选择或被使能。
在1206，通过内部总线运用第二块编程参数编程第二IC块(比如本文中一个或多个示例所描述的)。
在1208，第二IC块的输出参数被测量。
在1210，关于参考标准评估测量(比如本文中一个或多个示例所描述的)。
在1212，如果测量不满足参考标准，则过程返回到1206来重新编程第二IC块。
当输出参数在1212不满足参考标准时，在1206应用的相应的第二块编程参数在1214被选择。所选定的编程参数可以被记录和/或被提供到应力编程系统，以编程第一IC块(比如下文参考图13所描述的)。
图13是应力编程IC块的方法1300的流程图。在下文中参考上文描述的示例IC系统的第一IC块来描述方法1300。
在1302，电源被至少应用于第一IC块。
控制或默认内部总线是不可用的或不可选择的。
在1304，配置或编程第一IC块输出预先确定的值。可以运用第一块编程参数编程第一IC块，第一块编程参数是基于在图12的1214处所选择的编程参数的。第一块编程参数可以被配置或被选择，使得第一IC块输出在图12的1214处所选择的、作为预先确定的值的编程参数。在图12的1214处所选择的编程参数可以从存储器或存储设备中被存取或被读取。
在1304的配置或编程在本文中可以被称为配置、偏置、和/或设置第一IC块的零点熔丝编程输入。
在1306，在第一IC块被编程时，应力条件被应用于第一IC块或它的部分，以改变第一IC块的特性(比如本文中一个或多个示例所描述的)。
在应力编程之后，IC系统可以在激活时被操作以主张预先确定的值。
如本文公开的应力编程可以包括基于应力模式应用应力条件，该应力模式可以由持续时间、幅度、和/或基于时间的幅度变化(例如，斜升(ramp-up)、斜降(ramp-down)、和/或循环)定义和/或关于持续时间、幅度、和/或基于时间的幅度变化来配置。基于时间的幅度变化可以是线性的和/或阶跃式的。
多个应力条件可以根据类似的和/或不同的应力模式被应用于IC块。
应力模式可以被选择和/或被配置以改变IC的特性到达某种程度，使得IC块在激活时主张预先确定的值和缺少的编程参数。
可以基于各种因素中的一个或多个因素选择和/或配置应力模式，各种因素包括但不限于应力条件(例如，电压或温度)、要被改变的(一个或多个)特性、制造因素(例如，材料和/或生产规模)、IC因素(例如，设备、布局、和/或尺寸/面积/体积、和/或其他因素)、和/或环境/预期使用因素/考虑。
可以至少部分地基于IC设计、仿真、和/或实验(例如，反复试验)选择和/或配置应力模式。
如本文公开的评估系统和/或应力编程系统可以在电路和/或机器(例如，计算机系统)和它们的结合中被实施，该评估系统和/或应力编程系统包括离散和集成电路、专用集成电路(ASIC)、和/或处理器和存储器的组合，并且可以被实现为特定领域的集成电路包的部分或片上系统(SOC)、和/或集成电路包的组合。
由软件处理的信息可以通过使用硬件资源具体地实现。
图14是被配置为评估并且应力编程IC系统的计算机系统1400的框图。在下文中参考IC系统300来描述计算机系统1400，并且该描述是关于上文图5所描述的评估特征以及关于上文图2所描述的应力编程特征的。然而，计算机系统1400并不限于图2、图3、或图5的示例。计算机系统1400可以被实现为HVM测试系统的部分，和/或被配置为结合HVM测试系统操作。
计算机系统1400包括一个或多个计算机指令处理器单元和/或处理器内核(如本文示出的处理器1402)，以执行计算机程序1406的指令。处 理器1402可以包括通用指令处理器、控制器、微控制器、或其他基于指令的处理器。计算机程序1406还可以被称为计算机程序逻辑或软件，计算机程序1406可以在计算机可读介质内被编码，该计算机可读介质可以包括非暂态介质。
计算机系统1400还包括存储装置1404，该存储装置可以包括下文参考图15描述的存储装置的一个或多个类型。
图15是处理器1402和存储装置1404的框图，其中存储装置1404包括主要存储装置1502、次要存储装置1504、和离线存储装置1506。
主要存储装置1502包括寄存器1508、处理器缓存1510、和主存储器或系统存储器1512。寄存器1508和缓存1510可以由处理器1402直接地访问。主存储器1512可以由处理器1402直接地访问和/或通过存储器总线间接地访问。主要存储装置1502可以包括易失性存储器，比如，随机存取存储器(RAM)和其变体(包括但不限于静态RAM(SRAM)和/或动态RAM(DRAM))。
次要存储装置1504可以由处理器1402通过输入/输出(I/O)信道间接地访问，并且可以包括非易失性存储器，比如，只读存储器(ROM)和其变体(包括但不限于可编程ROM(PROM)、可擦除PROM(EPROM)、和电可擦除PROM(EEPROM))。非易失性存储器还可包括诸如闪速存储器之类的非易失性RAM(NVRAM)。次要存储装置1504可以被配置成大容量存储器，比如，硬盘或硬盘驱动、闪速存储器驱动、记忆棒、或密钥、软盘、和/或压缩驱动。
离线存储装置1506可以包括物理设备驱动器和关联的可移动存储介质(例如，光盘)。
在图14中，存储装置1404包括在执行计算机程序1406的过程中被处理器1402使用的数据1408，和/或在执行计算机程序1406的过程中由处理器1402生成的数据1408。
在图14的示例中，计算机程序1406包括评估指令1410，使得处理器1402运用第二块编程参数502编程或配置第二IC块304，比较第二IC块304的相应的输出的参数测量512，并选择使相应的参数测量512满足或 适合参考标准514的第二块编程参数集506(比如本文中一个或多个示例所描述的)。
计算机程序1406还包括应力编程指令1412，使得处理器1402基于选定的编程参数506配置或编程第一IC块100，并且控制系统212对第一IC块100的至少一部分应用应力条件，以改变第一IC块100的特征和/或特性(比如本文中一个或多个示例所描述的)。
应力编程指令1412可以包括使得处理器1402基于所选定的编程参数506生成第一块编程参数204的指令，和运用第一块编程参数204编程第一IC块的指令(比如本文中一个或多个示例所描述的)。
计算机系统1400还包括在计算机系统1400的设备和/或资源之间进行通信的通信基础设施1440。
计算机系统1400还包括与一个或多个其他系统(IC系统300和系统212)相配合的输入/输出(I/O)系统1442。
可以关于系统的变体中的一个或多个来实现本文公开的方法和系统，比如参考下文图16所描述的。然而，本文所公开的方法和系统并不限于图16的示例。
图16是包括可应力编程的IC系统1602和用户界面系统1618的系统1600的框图。
IC系统1602包括处理器1614、存储器、缓存、和/或其他片上存储装置(存储器)1604、和通信系统1606。
IC系统1602还包括在零点向第二IC块1610提供预先确定的值的可应力编程的第一IC块1608(比如本文中一个或多个示例所描述的)。第二IC块1610可以包括例如补偿IC系统1602内的工艺角变化和/或随机变化的电路。
用户界面系统1618可以包括监视器或显示器1632和/或人机接口设备(HID)1634。HID 1634可以包括但不限于键盘、光标设备、触摸感应设备、运动和/或图像传感器、物理设备和/或虚拟设备(例如，监控显示的虚拟键盘)。用户界面系统1618可以包括音频系统1636，该音频系统可以包括麦克风和/或扬声器。
通信系统1606可以包括有线的和/或无线的通信系统。通信系统1606可以被配置为通过外部网络(例如，音频和/或数据网络设备)在系统1600和一个或多个其他系统之间进行通信。通信系统1606可以被配置为运用片间和/或片内的通信网络进行无线通信。
在图16中，处理器1614访问存储器1604，并且通信系统1606和/或用户界面系统1618可以访问存储器1604。系统1600可以包括附加存储器和/或存储设备1620，可以由用户界面系统1618和/或IC系统1602访问。存储器1604和/或其他存储装置1620可以包括上文关于图15所描述的一个或多个特征。
系统1600可以被配置成固定的或便携式的/手提的系统，并且可以被配置成移动电话、机顶盒、和/或机架式、台式、膝上型、笔记本、上网本、记事本、掌上电脑、和/或其他常规的和/或未来开发的(一个或多个)系统。然而，系统1600并不限于这些示例。
除上文的描述之外，一种装置可以包括第一集成电路块，用来基于在第一IC块的输入处的互补逻辑状态主张在第一IC块的输出处的互补逻辑状态，其中第一IC块在互补逻辑状态被应用于所述输入时被加压以将所述第一IC块编程为在一旦发生重置控制的去激活就在所述输出处主张预先确定的互补逻辑状态而无需对所述输入处的所述互补逻辑状态的主张。
经编程的第一IC块可以保持可操作性，用来当互补逻辑状态在输入处被主张时主张在输出处的互补逻辑状态。
第一IC块可以被配置为在重置控制被去激活并且输入处于相同电压时主张在输出处的预先确定的互补逻辑状态。
第一IC块可以包括缓冲电路和锁存电路，缓冲电路用来基于在第一IC块的输入处的互补逻辑状态主张在缓冲电路的输出处的互补逻辑状态，锁存电路用来锁存在缓冲电路的输出处的互补逻辑状态并且主张在第一IC块的输出处的经锁存的互补逻辑状态，其中缓冲电路的至少一部分被加压以编程缓冲电路，用来在重置控制去激活时主张在缓冲电路的输出处的预先确定的互补逻辑状态。
缓冲电路和锁存电路可以是异步的。
第一IC块可以包括第一和第二互补电路路径和重置电路，该重置电路用来在重置控制被激活时应用第一和第二互补电路路径的互补节点的重置电压。
第一IC块可以被配置或被实现为配置寄存器，用来在重置控制去激活时提供预先确定的互补逻辑状态中的至少一个作为编程的配置寄存器值。
第一IC块和第二IC块可以在相同的IC管芯上，并且IC管芯可以被配置以向第二IC块提供来自第一IC块的编程的配置寄存器值、以及默认的配置寄存器值中可选择的一个。
第一IC块和第二IC块可以在相同的IC管芯上，并且第二IC块可以被配置为接收来自第一IC块的预先确定的互补逻辑状态中的至少一个作为预先确定的补偿值，用来补偿由IC管芯的一个或多个IC块带来的工艺角变化和随机变化中的一个或多个。
IC管芯可以包括在评估过程中配置第二IC块的内部总线，并且预先确定的值可以是基于该评估的。
IC管芯可以被配置为在预先确定的补偿值被提供给第二IC块之后向第二IC块提供更新的补偿值。
除上文的描述之外，一种方法可以包括主张在第一集成电路(IC)块的输入处的互补逻辑状态，使得第一IC块主张在第一IC块的输出处的预选确定的互补逻辑状态，并且在所述互补逻辑状态在所述输入处被主张时对所述第一IC块的至少一部分加压以将所述第一IC块编程为一旦发生重置控制的去激活就在所述输出处主张预先确定的互补逻辑状态，而无需对所述输入处的互补逻辑状态的主张。
该方法还可以包括配置第一IC块，用来在重置控制被去激活并且输入处于相同电压时主张在输出处的预先确定的互补逻辑状态。
第一IC块可以包括缓冲电路和锁存电路，缓冲电路用来基于在第一IC块的输入处的互补逻辑状态主张在缓冲电路的输出处的互补逻辑状态，锁存电路用来锁存在缓冲电路的输出处的互补逻辑状态并且主张在第一IC块的输出处的经锁存的互补逻辑状态，并且加压可以包括对缓冲电路的至 少一部分进行加压以编程缓冲电路，用来在重置控制去激活时主张在缓冲电路的输出处的预先确定的互补逻辑状态。
该方法可以包括将第一IC块配置成配置寄存器，用来在重置控制去激活时提供预先确定的互补逻辑状态中的至少一个作为编程的配置寄存器值。
第一IC块和第二IC块可以在相同的IC管芯上，并且该方法可以包括配置IC管芯，以向第二IC块提供来自第一IC块的编程的配置寄存器值、以及默认的配置寄存器值中可选择的一个。
第一IC块和第二IC块可以在相同的IC管芯上，并且该方法包括配置第一IC块，以向第二IC块提供预先确定的逻辑状态中的至少一个作为预先确定的补偿值，用来补偿由IC管芯的一个或多个IC块带来的工艺角变化和随机变化中的一个或多个。
IC管芯可以包括内部总线，并且该方法可以包括通过内部总线配置第二IC块，评估第二IC块相应的输出参数，基于该评估选择预先确定的值。
该方法可以包括配置IC管芯，用来在预先确定的补偿值被提供给第二IC块之后通过内部总线向第二IC块提供更新的补偿值。
除上文的描述之外，一种系统、机器、和/或计算机系统可以被配置为实现上文关于方法描述的一个或多个特征。
除上文的描述之外，一种非暂态的计算机可读介质可以通过计算机程序被编码，该计算机可读介质包括指令，使得处理器向第一IC块的输入提供互补逻辑状态，以使第一IC块主张在第一IC块的输出处的预先确定的互补逻辑状态，并且使得处理器控制系统，在所述互补逻辑状态在所述输入处被主张时对所述第一IC块的至少一部分加压以将所述第一IC块编程为一旦发生重置控制的去激活就在所述输出处主张预先确定的互补逻辑状态，而无需对所述输入处的互补逻辑状态的主张。
第一IC块可以包括缓冲电路和锁存电路，缓冲电路用来基于在第一IC块的输入处的互补逻辑状态主张在缓冲电路的输出处的互补逻辑状态，锁存电路用来锁存缓冲电路的输出并且主张在第一IC块的输出处的经锁 存的输出，并且该计算机可读介质可以包括指令，使得处理器控制系统，对缓冲电路的至少一部分进行加压，以使缓冲电路在重置控制去激活时主张在缓冲电路的输出处的预先确定的互补逻辑状态。
第一IC块和第二IC块可以在相同的IC管芯上，并且该计算机可读介质可以包括指令，使得处理器配置IC管芯，以向第二IC块提供来自第一IC块的编程的配置寄存器值、以及默认的配置寄存器值中可选择的一个。
第一IC块和第二IC块可以在相同的IC管芯上，并且该计算机可读介质可以包括指令，使得处理器配置第一IC块，以向第二IC块提供预先确定的互补逻辑状态中的至少一个作为预先确定的补偿值，用来补偿由IC管芯的一个或多个IC块带来的工艺角变化和随机变化中的一个或多个。
IC管芯可以包括内部总线，并且该计算机可读介质可以包括指令，使得处理器通过内部总线配置第二IC块，评估第二IC块相应的输出参数，基于该评估选择预先确定的值。
除上文的描述之外，一种机器可读存储介质可以包括程序代码，当程序代码被执行时，使得机器实现上文关于方法和/或计算机可读介质描述的一个或多个特征。
除上文的描述之外，一种系统可以包括具有处理器、存储器、和补偿电路的IC管芯，该补偿电路包括可应力编程的配置寄存器，用来在对补偿由IC管芯的一个或多个IC块带来的工艺角变化和随机变化中的一个或多个进行重置之后，主张预先确定的配置寄存器值。
该系统还可以包括用户界面和通信系统，以在另一通信系统和处理器中的一个或多个和用户界面之间进行通信。该通信系统可以被配置为与无线音频网络和无线基于分组的网络中的至少一个进行通信，并且该系统可以被配置成电池供电的便携式设备。
本文公开的方法和系统借助于说明功能、特征、和其关系的功能性构造块。为了方便描述的目的，这些功能性构造块的至少一些边界已经被专门地定义。只要特定的功能和其关系被适当地执行，则替代的边界可以被定义。尽管本文公开了各种实施例，但应该理解的是它们仅作为示例被示出。权利要求的范围不应该由本文公开的任意示例实施例所限定。
Claims (23)
1.一种装置，包括：
第一集成电路块，所述第一集成电路IC块基于所述第一IC块的输入处的互补逻辑状态来在所述第一IC块的输出处主张互补逻辑状态；
其中所述第一IC块在互补逻辑状态被应用于所述输入时被加压力，以将所述第一IC块编程为一旦发生重置控制的去激活就在所述输出处主张预先确定的互补逻辑状态，而无需对所述输入处进行所述互补逻辑状态的主张。
2.如权利要求1所述的装置，其中，经编程的第一IC块可操作来当互补逻辑状态在所述输入处被主张时，在所述输出处主张互补逻辑状态。
3.如权利要求1所述的装置，其中，所述第一IC块被配置为在所述重置控制被去激活并且所述输入处于相同电压时，在所述输出处主张所述预先确定的互补逻辑状态。
4.如权利要求1所述的装置，其中，所述第一IC块包括：
缓冲电路，所述缓冲电路基于所述第一IC块的所述输入处的互补逻辑状态来在所述缓冲电路的输出处主张互补逻辑状态；以及
锁存电路，所述锁存电路锁存所述缓冲电路的所述输出处的所述互补逻辑状态，并且在所述第一IC块的所述输出处主张所锁存的互补逻辑状态；
其中所述缓冲电路的至少一部分被加压力以将所述缓冲电路编程为一旦发生所述重置控制的去激活就在所述缓冲电路的输出处主张所述预先确定的互补逻辑状态。
5.如权利要求4所述的装置，其中，所述缓冲电路和所述锁存电路是异步的。
6.如权利要求1所述的装置，其中，所述第一IC块包括：
第一互补电路路径和第二互补电路路径；以及
重置电路，所述重置电路在所述重置控制处于活动状态时向所述第一互补电路路径和第二互补电路路径的互补节点施加重置电压。
7.如权利要求1所述的装置，其中，所述第一IC块被配置为配置寄存器以在一旦发生所述重置控制的去激活时，就提供所述预先确定的互补逻辑状态中的至少一个作为经编程的配置寄存器值。
8.如权利要求7所述的装置，其中，
所述第一IC块和第二IC块在相同的IC管芯上；并且
所述IC管芯可配置来向所述第二IC块提供默认的配置寄存器值和来自所述第一IC块的所述经编程的配置寄存器值中可选择的一个值。
9.如权利要求1所述的装置，其中，
所述第一IC块和第二IC块在相同的IC管芯上；并且
所述第二IC块被配置为接收来自所述第一IC块的所述预先确定的互补逻辑状态中的至少一个作为预先确定的补偿值，用以补偿由所述IC管芯的一个或多个IC块带来的工艺角变化和随机变化中的一个或多个变化。
10.如权利要求9所述的装置，其中，所述IC管芯还包括用于在评估期间配置所述第二IC块的内部总线，并且其中预先确定的值是基于所述评估的。
11.如权利要求10所述的装置，其中，所述IC管芯被配置为在所述预先确定的补偿值被提供给所述第二IC块之后，通过所述内部总线向所述第二IC块提供经更新的补偿值。
12.一种方法，包括：
在第一集成电路IC块的输入处主张互补逻辑状态，使得所述第一IC块在所述第一IC块的输出处主张预先确定的互补逻辑状态；以及
在所述互补逻辑状态在所述输入处被主张时对所述第一IC块的至少一部分加压力，以将所述第一IC块编程为一旦发生重置控制的去激活就主张所述预先确定的互补逻辑状态，而无需对所述输入处进行互补逻辑状态的主张。
13.如权利要求12所述的方法，还包括：
将所述第一IC块配置为在所述重置控制被去激活并且所述输入处于相同电压时，在所述输出处主张所述预先确定的互补逻辑状态。
14.如权利要求12所述的方法，其中，
所述第一IC块包括缓冲电路，所述缓冲电路基于所述第一IC块的所述输入处的互补逻辑状态来在所述缓冲电路的输出处主张互补逻辑状态；
所述第一IC块还包括锁存电路，所述锁存电路锁存所述缓冲电路的所述输出处的互补逻辑状态，并且在所述第一IC块的输出处主张所锁存的互补逻辑状态；并且
所述加压力包括对所述缓冲电路的至少一部分加压力以将所述缓冲电路编程为一旦发生所述重置控制的去激活就在所述缓冲电路的输出处主张所述预先确定的互补逻辑状态。
15.如权利要求12所述的方法，还包括：
将所述第一IC配置为配置寄存器以在一旦发生所述重置控制的去激活时，就提供所述预先确定的互补逻辑状态中的至少一个作为经编程的配置寄存器值。
16.如权利要求15所述的方法，其中，所述第一IC块和第二IC块在相同的IC管芯上，所述方法还包括：
将所述IC管芯配置为向所述第二IC块提供默认的配置寄存器值和来自所述第一IC块的所述经编程的配置寄存器值中的可选择的一个值。
17.如权利要求12所述的方法，其中，所述第一IC块和第二IC块在相同的IC管芯上，所述方法还包括：
将所述第一IC块配置为向第二IC块提供所述预先确定的逻辑状态中的至少一个作为预先确定的补偿值，以补偿由所述IC管芯的一个或多个IC块带来的工艺角变化和随机变化中的一个或多个变化。
18.如权利要求17所述的方法，其中，所述IC管芯包括内部总线，所述方法还包括：
通过所述内部总线来配置所述第二IC块，评估所述第二IC块的相应输出参数，并且基于所述评估选择预先确定的值。
19.如权利要求18所述的方法，还包括：
将所述IC管芯配置为在所述预先确定的补偿值被提供给所述第二IC块之后，通过所述内部总线向所述第二IC块提供经更新的补偿值。
20.一种包含集成电路IC管芯的系统，包括：
处理和存储器；以及
补偿电路，所述补偿电路基于多比特控制字补偿在所述IC管芯的制造过程中所带来的工艺角变化和随机变化中的一个或多个变化；以及
亚稳态集成电路，所述亚稳态集成电路在电量被应用到所述亚稳态集成电路时输出随机多比特控制字，其中所述亚稳态集成电路可以用电压应力和温度应力中的一个或多个应力编程，用以将所述亚稳态集成电路转换成应力编程的集成电路，在电量被应用到所述应力编程的集成电路时输出预先确定的多比特控制字。
21.如权利要求20所述的系统，还包括：
用户接口；以及
通信系统，所述通信系统在所述处理器和所述用户接口中的一者或多者与另一通信系统之间进行通信。
22.如权利要求21所述的系统，其中，所述通信系统可以被配置为与无线音频网络和无线基于分组的网络中的至少一个网络进行通信。
23.如权利要求22所述的系统，被配置为电池供电的便携式设备。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/768,411 | 2013-02-15 | ||
| US13/768,411 US9018975B2 (en) | 2013-02-15 | 2013-02-15 | Methods and systems to stress-program an integrated circuit |
| PCT/US2014/016904 WO2014127358A1 (en) | 2013-02-15 | 2014-02-18 | Methods and systems to stress-program an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104919708A CN104919708A (zh) | 2015-09-16 |
| CN104919708B true CN104919708B (zh) | 2018-01-02 |
Family
ID=51350738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480004270.8A Expired - Fee Related CN104919708B (zh) | 2013-02-15 | 2014-02-18 | 压力编程集成电路的方法和系统 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9018975B2 (zh) |
| EP (1) | EP2957035A4 (zh) |
| CN (1) | CN104919708B (zh) |
| TW (1) | TWI534805B (zh) |
| WO (1) | WO2014127358A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9018975B2 (en) | 2013-02-15 | 2015-04-28 | Intel Corporation | Methods and systems to stress-program an integrated circuit |
| US9391617B2 (en) | 2013-03-15 | 2016-07-12 | Intel Corporation | Hardware-embedded key based on random variations of a stress-hardened inegrated circuit |
| US9515835B2 (en) | 2015-03-24 | 2016-12-06 | Intel Corporation | Stable probing-resilient physically unclonable function (PUF) circuit |
| US10423203B2 (en) | 2016-12-28 | 2019-09-24 | Intel Corporation | Flip-flop circuit with low-leakage transistors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455931A (en) * | 1993-11-19 | 1995-10-03 | International Business Machines Corporation | Programmable clock tuning system and method |
| US5650971A (en) * | 1992-08-14 | 1997-07-22 | Harris Corporation | Sense amplifier for a multiport memory and method |
| JP2005065044A (ja) * | 2003-08-18 | 2005-03-10 | Sony Corp | 論理処理回路、半導体デバイス及び論理処理装置 |
| US8179160B1 (en) * | 2010-12-17 | 2012-05-15 | Texas Instruments Incorporated | Input-output (I/O) circuit supporting multiple I/O logic-level swings |
| US8334715B1 (en) * | 2011-06-10 | 2012-12-18 | Ambarella, Inc. | Method to achieve constant slew rate (over process corners) for an output buffer |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634905A (en) | 1985-09-23 | 1987-01-06 | Motorola, Inc. | Power-on-reset circuit having a differential comparator with intrinsic offset voltage |
| US6462998B1 (en) * | 1999-02-13 | 2002-10-08 | Integrated Device Technology, Inc. | Programmable and electrically configurable latch timing circuit |
| US6791367B2 (en) * | 2002-03-19 | 2004-09-14 | Broadcom Corporation | Hardware and software programmable fuses for memory repair |
| US6906962B2 (en) | 2002-09-30 | 2005-06-14 | Agere Systems Inc. | Method for defining the initial state of static random access memory |
| EP1743380B1 (en) * | 2004-05-06 | 2016-12-28 | Sidense Corp. | Split-channel antifuse array architecture |
| US7142015B2 (en) | 2004-09-23 | 2006-11-28 | International Business Machines Corporation | Fast turn-off circuit for controlling leakage |
| US7385452B2 (en) | 2005-02-07 | 2008-06-10 | Regents Of The University Of Minnesota | Voltage controlled oscillator using capacitive degeneration |
| US7406640B2 (en) | 2006-03-31 | 2008-07-29 | International Business Machines Corporation | Method and apparatus for testing a ring of non-scan latches with logic built-in self-test |
| US7508694B2 (en) * | 2006-09-27 | 2009-03-24 | Novelics, Llc | One-time-programmable memory |
| US7688648B2 (en) * | 2008-09-02 | 2010-03-30 | Juhan Kim | High speed flash memory |
| US8767428B2 (en) * | 2011-06-29 | 2014-07-01 | STMicroelectronics International N. V. | Canary based SRAM adaptive voltage scaling (AVS) architecture and canary cells for the same |
| US9018975B2 (en) | 2013-02-15 | 2015-04-28 | Intel Corporation | Methods and systems to stress-program an integrated circuit |
-
2013
- 2013-02-15 US US13/768,411 patent/US9018975B2/en not_active Expired - Fee Related
-
2014
- 2014-01-23 TW TW103102500A patent/TWI534805B/zh not_active IP Right Cessation
- 2014-02-18 CN CN201480004270.8A patent/CN104919708B/zh not_active Expired - Fee Related
- 2014-02-18 EP EP14751395.6A patent/EP2957035A4/en not_active Withdrawn
- 2014-02-18 WO PCT/US2014/016904 patent/WO2014127358A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650971A (en) * | 1992-08-14 | 1997-07-22 | Harris Corporation | Sense amplifier for a multiport memory and method |
| US5455931A (en) * | 1993-11-19 | 1995-10-03 | International Business Machines Corporation | Programmable clock tuning system and method |
| JP2005065044A (ja) * | 2003-08-18 | 2005-03-10 | Sony Corp | 論理処理回路、半導体デバイス及び論理処理装置 |
| US8179160B1 (en) * | 2010-12-17 | 2012-05-15 | Texas Instruments Incorporated | Input-output (I/O) circuit supporting multiple I/O logic-level swings |
| US8334715B1 (en) * | 2011-06-10 | 2012-12-18 | Ambarella, Inc. | Method to achieve constant slew rate (over process corners) for an output buffer |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2957035A4 (en) | 2017-02-22 |
| WO2014127358A1 (en) | 2014-08-21 |
| TW201440052A (zh) | 2014-10-16 |
| EP2957035A1 (en) | 2015-12-23 |
| US20140232430A1 (en) | 2014-08-21 |
| CN104919708A (zh) | 2015-09-16 |
| TWI534805B (zh) | 2016-05-21 |
| US9018975B2 (en) | 2015-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Si et al. | A local computing cell and 6T SRAM-based computing-in-memory macro with 8-b MAC operation for edge AI chips | |
| CN105745715B (zh) | 一种用于保持数据的设备及包括该设备的系统 | |
| CN104919708B (zh) | 压力编程集成电路的方法和系统 | |
| CN102970022B (zh) | 用于提高电子电路可靠性的装置和相关方法 | |
| Nabavi et al. | A 290-mV, 3.34-MHz, 6T SRAM with pMOS access transistors and boosted wordline in 65-nm CMOS technology | |
| US11824541B2 (en) | Flip flop standard cell | |
| KR101252698B1 (ko) | 클록 게이팅 시스템 및 방법 | |
| CN105981104A (zh) | 用于存储器的自适应写入辅助的设备 | |
| CN105556844B (zh) | 用于集成电路中的泄漏电流减少的设备及方法 | |
| US9508414B2 (en) | Memory cell supply voltage reduction prior to write cycle | |
| Tang et al. | Accurate power analysis for near-V t RRAM-based FPGA | |
| CN110088760B (zh) | 使用片上存储单元的逻辑加密 | |
| Yueh et al. | A memory-based logic block with optimized-for-read SRAM for energy-efficient reconfigurable computing fabric | |
| Xynos et al. | MetaSPICE: Metaprogramming SPICE Framework for the Design Space Exploration of PUF Circuits | |
| Srinivas et al. | Design and implementation of dual port SRAM memory architecture using MOSFET's | |
| Fan et al. | Re-addressing SRAM design and measurement for sub-threshold operation in view of classic 6T vs. standard cell based implementations | |
| Ramanna | A study on controlling power supply ramp-up time in sram pufs | |
| Ojha et al. | Analysis and design of single ended SRAM cell for low-power operation | |
| EP3244324B1 (en) | System for implementation of a hash table | |
| Selvam et al. | Low power and low voltage SRAM design for LDPC codes hardware applications | |
| Berge | Improvements towards Optimal Design of Reliable Subthreshold Digital CMOS with applications in Logic and Memory | |
| JP3908172B2 (ja) | シミュレーション方法及びその装置 | |
| Shahrabadi | Challenges and solutions of working under threshold supply‐voltage, for CNTFET‐based SRAM‐bitcell | |
| Bhatnagar et al. | Design and Simulation of 16× 8 Synchronous SRAM in 90 nm CMOS Technology | |
| NAGARANI et al. | Design and Implementation of 12T SRAM by using DTCMOS Technique for Reducing Static Power Dissipation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180102 |