CN104917522B - 一种基于cmos的高精细度数控振荡器延迟基本单元 - Google Patents

一种基于cmos的高精细度数控振荡器延迟基本单元 Download PDF

Info

Publication number
CN104917522B
CN104917522B CN201410088791.8A CN201410088791A CN104917522B CN 104917522 B CN104917522 B CN 104917522B CN 201410088791 A CN201410088791 A CN 201410088791A CN 104917522 B CN104917522 B CN 104917522B
Authority
CN
China
Prior art keywords
type field
field effect
effect transistor
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410088791.8A
Other languages
English (en)
Other versions
CN104917522A (zh
Inventor
乔树山
谢正章
赵慧冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410088791.8A priority Critical patent/CN104917522B/zh
Publication of CN104917522A publication Critical patent/CN104917522A/zh
Application granted granted Critical
Publication of CN104917522B publication Critical patent/CN104917522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明提供了一种基于CMOS工艺的高精细度数控振荡器延迟基本单元结构，包括以下部分：粗调节部分，所述粗调节部分包含至少一个基于标准单元库具有反相功能的单元；精细调节部分，所述精细调节部分包含若干个可调节晶体管宽度的PMOS管阵列。本发明通过采用数控振荡器延迟基本单元，使得数控振荡器获得高精度的延迟时间，同时由于延迟时间与PMOS管的宽度有线性的对应关系，使得系统的实现复杂度较小。

Description

一种基于CMOS的高精细度数控振荡器延迟基本单元
技术领域
本发明涉及集成电路技术领域，尤其涉及一种数控振荡器延迟基本单元。
背景技术
随着无线通信的爆炸式发展，与此相关的电路结合和相应的结构体系也引起了大家的广泛关注，其中数字交换机已经成为众多领域的新星。但是数字交换机期望工作在一个可调节的频率范围中，然而常规的石英晶振只能提供单一频率，不能够满足数字交换机工作频率要求。
现代VLSI(超大规模集成电路)电路中的工作时钟频率都已经提到升到了GHZ，为了提供如此的高性能，时钟恢复电路和时钟产生电路也需要产生如此之高的频率。在此需求下，国内外提出了多种频率合成器的结构。
在现代高速的VLSI系统中，时钟单元通常使用模拟的锁相环实现。典型的模拟锁相环包括鉴相器、电荷泵、滤波电路、压控(或是电流控)振荡器和分频器。其中受控振荡器是此系统的核心关键。随着摩尔定律的不断发展，模拟锁相环的抗噪声和漂流等问题逐渐凸显，并且制作也不够灵活和稳定。
因此希望设计一种全数字锁相环。其中使用数控振荡器代替传统模拟锁相环的压控(或是电流控)振荡器。设计高精细度的数控震荡器首先就需要设计一种新型的延迟单元结构。
发明内容
本发明提供了一种基于CMOS的高精细度数控振荡器延迟基本单元。
根据本发明提供的制造方法数控振荡器延迟基本单元，该单元方法包括以下结构：
粗调节部分，所述粗调节部分包含至少一个基于标准单元库具有反相功能的单元；
精细调节部分，所述精细调节部分包含若干个可调节晶体管宽度的PMOS管阵列。
与现有技术相比，采用本发明提供的技术方案具有如下优点：通过采用数控振荡器延迟基本单元，使得数控振荡器获得高精度的延迟时间，同时由于延迟时间与PMOS管的宽度有线性的对应关系，使得系统的实现复杂度较小。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为根据本发明的实施例的数控振荡器延时单元的电路图；
图2为根据本发明的实施例的数控振荡器延时单元的等价电路图；
图3为根据本发明的实施例的数控振荡器在不同控制码下产生的不同传播延时的仿真与建模的比较图。
具体实施方式
下面详细描述本发明的实施例。
所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和／或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和／或设置之间的关系。此外，本发明提供了的各种特定的工艺和结构的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和／或其他结构的使用。
本发明提供了一种基于CMOS的高精细度数控振荡器延迟基本单元。下面，将结合图1至图3通过本发明的一个实施例对数控振荡器延迟基本单元进行具体描述。
该数控振荡器延迟基本单元是基于CMOS(互补金属氧化物半导体)工艺设计的，它是指制造大规模集成电路芯片用的一种技术，CMOS工艺允许的电源电压范围宽，电路设计方便，抗干扰能力强，静态功耗低，且在大规模制造时成本极低，是当前微处理器系统或是全数字收发机系统的主要工艺，因此本发明所涉及的高精细度数控振荡器延迟基本单元即基于CMOS工艺设计而成。
粗调节部分，所述粗调节部分包含至少一个基于标准单元库具有反相功能的单元，主要是在延迟单元中产生一个固定的、且具有最大延时的模块。
如图1所示，所述基于标准单元库具有反相功能的单元包括：
第一P型场效应晶体管PM1、第八P型场效应晶体管PM8、第一N型场效应晶体管NM1和第二N型场效应晶体管NM2。
其中，所述第一P型场效应晶体管PM1的栅极接地，源极和衬底接电源，漏极接第八P型场效应晶体管PM8的源极。
所述第八P型场效应晶体管PM8的源极接第一P型场效应晶体管PM1的漏极，漏极接第一N型场效应晶体管NM1的漏极，栅极接输入端；
所述第一N型场效应晶体管NM1的漏极和衬底接第八P型场效应晶体管PM8的漏极，源极接第二N型场效应晶体管NM2的漏极，栅极接输入；
所述第二N型场效应晶体管NM2的漏极和衬底接第一N型场效应晶体管NM1的源极，源极接地，栅极接电源。
所述基于标准单元库具有反相功能的单元产生的最大且固定的延时是：
Tconstant=R1C1+(R1+R2)C2=R1(C1+C2)+R2C2
其中，R1R2是PM1和PM8的等效电阻，C1，C2是等效电容。
精细调节部分，所述精细调节部分包含若干个可调节晶体管宽度的PMOS管阵列，其中所述精细调节部分的PMOS晶体管阵列分别构成上拉网络和下拉网络。
如图1所示，其中所述上拉网络包括：
第二P型场效应晶体管PM2、第三P型场效应晶体管PM3、第四P型场效应晶体管PM4、第五P型场效应晶体管PM5、第六P型场效应晶体管PM6和第七P型场效应晶体管PM7；
其中，第二P型场效应晶体管PM2、第三P型场效应晶体管PM3、第四P型场效应晶体管PM4、第五P型场效应晶体管PM5、第六P型场效应晶体管PM6和第七P型场效应晶体管PM7的源极和衬底与电源连接，漏极与所述第八P型场效应晶体管PM8的源极相连，栅极接控制码。
所述下拉网络包括：
第九P型场效应晶体管(PM9)、第十P型场效应晶体管(PM10)、第十一P型场效应晶体管(PM11)、第十二P型场效应晶体管(PM12)、第十三P型场效应晶体管(PM13)和第十四P型场效应晶体管(PM14)；
其中，第九P型场效应晶体管(PM9)、第十P型场效应晶体管(PM10)、第十一P型场效应晶体管(PM11)、第十二P型场效应晶体管(PM12)、第十三P型场效应晶体管(PM13)和第十四P型场效应晶体管(PM14)的源极和衬底与第一N型场效应晶体管(NM1)的源极相连，漏极接地，栅极接控制码。
所述PMOS晶体管阵列的主要作用是在粗调节部分的基础上产生一个可调节的较小延时。从图2可调电阻型的数控振荡器延时单元的等价电路图可推出，产生的可调节的延时时间为：
其中，d0，d1...dn-1是二进制控制码，是控制码集合体{0，1}的真子集。Dctrl是控制码的集合，L是管子的长度，W1是PM1管的宽度，ΔW是可调节管子宽度的最小尺寸，ΔR是PMOS阵列中管子的等效电阻的基本单位。C1，C2是等效电容。
从上述的表达式中可知可调节的延时时间与控制码是有线性关系的。
以上述表达式还可知，以n=6为例，可以计算出所以选择即：PM1管的宽度为W1，PM2管的宽度为选择MOS管的长度统一是L。由此可知调整的最小延时时间的数量级是皮秒级。
从而，以此单元为基础而构成的环形振荡器所产生的周期是由PMOS晶体管阵列所接受的控制码所决定的，并可用如下函数来表示：
T=f(d020+d121+…+dn-12n-1)
从图3中可以看出本发明的数控振荡器在不同控制码下产生的不同传播延时的仿真与建模的比较。
本发明所提供的基于CMOS的高精细度数控振荡器延迟基本单元适用于诸如高频率的微处理器系统或是全数字收发机系统中，通过采用数控振荡器延迟基本单元，使得数控振荡器获得高精度的延迟时间，同时由于延迟时间与PMOS管的宽度有线性的对应关系，使得系统的实现复杂度较小。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (7)

1.一种数控振荡器延迟基本单元电路，该电路包括：
粗调节部分，所述粗调节部分包含至少一个基于标准单元库具有反相功能的单元；
精细调节部分，所述精细调节部分包含若干个可调节晶体管宽度的PMOS管阵列；
其中所述粗调节部分的基于标准单元库具有反相功能的单元包括：
第一P型场效应晶体管(PM1)、第八P型场效应晶体管(PM8)、第一N型场效应晶体管(NM1)和第二N型场效应晶体管(NM2)；
其中，所述第一P型场效应晶体管(PM1)的栅极接地，源极和衬底接电源，漏极接第八P型场效应晶体管(PM8)的源极；
所述第八P型场效应晶体管(PM8)的源极接第一P型场效应晶体管(PM1)的漏极，漏极接第一N型场效应晶体管(NM1)的漏极，栅极接输入端；
所述第一N型场效应晶体管(NM1)的漏极和衬底接第八P型场效应晶体管(PM8)的漏极，源极接第二N型场效应晶体管(NM2)的漏极，栅极接输入；
所述第二N型场效应晶体管(NM2)的漏极和衬底接第一N型场效应晶体管(NM1)的源极，源极接地，栅极接电源；
其中所述精细调节部分的PMOS晶体管阵列分别构成上拉网络和下拉网络，并且所述下拉网络包括：
多个P型场效应晶体管(PM9-PM14)；
其中，所述下拉网络中的P型场效应晶体管(PM9-PM14)的源极和衬底与第一N型场效应晶体管(NM1)的源极相连，其漏极接地，栅极接控制码。
2.根据权利要求1所述的电路，其特征为所述电路基于CMOS工艺。
3.根据权利要求1所述的电路，其中所述粗调节部分用于产生一个固定的、且具有最大数值的延时，精细调节部分用于产生一个可调节小延时。
4.根据权利要求1所述的电路，其中所述粗调节部分产生的延时为：
Tconstant＝R1C1+(R1+R2)C2＝R1(C1+C2)+R2C2
其中，R1是第一P型场效应晶体管(PM1)的等效电阻，R2是第八P型场效应晶体管(PM8)的等效电阻，C1是第一P型场效应晶体管(PM1)的等效电容和C2是第八P型场效应晶体管(PM8)的等效电容。
5.根据权利要求1所述的电路，其中所述上拉网络包括：
多个P型场效应晶体管(PM2-PM7)；
其中，所述上拉网络中的P型场效应晶体管(PM2-PM7)的源极和衬底与电源连接，其漏极与第八P型场效应晶体管(PM8)的源极相连，栅极接控制码。
6.根据权利要求1所述的电路，其中，精细调节部分产生的延时时间与控制码具有线性关系。
7.根据权利要求1或5所述的电路，其中，精细调节部分产生的延时时间与控制码的关系为：
其中，Dctrl是控制码的集合,L是PMOS管的长度，W1是第一PMOS(PM1)管的宽度，△W是可调节PMOS管宽度的最小尺寸；R1是第一P型场效应晶体管(PM1)的等效电阻和R2是第八P型场效应晶体管(PM8)的等效电阻；C1是第一P型场效应晶体管(PM1)的等效电容和C2是第八P型场效应晶体管(PM8)的等效电容，Tconstant是基于标准单元库具有反相功能的单元产生的最大且固定的延时，d0,d1...dn-1是二进制控制码，△R是PMOS阵列中管子的等效电阻的基本单位，Ttotle是总延时，Ttune是可调节延时。
CN201410088791.8A 2014-03-12 2014-03-12 一种基于cmos的高精细度数控振荡器延迟基本单元 Active CN104917522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410088791.8A CN104917522B (zh) 2014-03-12 2014-03-12 一种基于cmos的高精细度数控振荡器延迟基本单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410088791.8A CN104917522B (zh) 2014-03-12 2014-03-12 一种基于cmos的高精细度数控振荡器延迟基本单元

Publications (2)

Publication Number Publication Date
CN104917522A CN104917522A (zh) 2015-09-16
CN104917522B true CN104917522B (zh) 2019-06-11

Family

ID=54086276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410088791.8A Active CN104917522B (zh) 2014-03-12 2014-03-12 一种基于cmos的高精细度数控振荡器延迟基本单元

Country Status (1)

Country Link
CN (1) CN104917522B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811969B (zh) * 2016-03-04 2019-01-18 北京大学 一种采用叠层电流管的高精度数控环形振荡器
CN108449075B (zh) * 2018-03-16 2020-08-04 西安电子科技大学 Cmos相位插值数控振荡器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2607656B2 (ja) * 1988-12-23 1997-05-07 住友電気工業株式会社 光通信システム
CN101183852A (zh) * 2006-11-13 2008-05-21 财团法人工业技术研究院 数字控制变容器、数字控制振荡器和全数字锁相环
CN101447781A (zh) * 2007-11-29 2009-06-03 Nec液晶技术株式会社 延迟元件、可变延迟线、电压控制振荡器，以及显示设备和包括其的系统
CN103684438A (zh) * 2013-11-25 2014-03-26 龙芯中科技术有限公司 延迟锁相环

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2607656B2 (ja) * 1988-12-23 1997-05-07 住友電気工業株式会社 光通信システム
CN101183852A (zh) * 2006-11-13 2008-05-21 财团法人工业技术研究院 数字控制变容器、数字控制振荡器和全数字锁相环
CN101447781A (zh) * 2007-11-29 2009-06-03 Nec液晶技术株式会社 延迟元件、可变延迟线、电压控制振荡器，以及显示设备和包括其的系统
CN103684438A (zh) * 2013-11-25 2014-03-26 龙芯中科技术有限公司 延迟锁相环

Also Published As

Publication number Publication date
CN104917522A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US8294525B2 (en) Technique for linearizing the voltage-to-frequency response of a VCO
CN101183852B (zh) 数字控制振荡器和全数字锁相环
US5463353A (en) Resistorless VCO including current source and sink controlling a current controlled oscillator
TWI684327B (zh) 調整時脈訊號中之工作周期的裝置與方法
Kinger et al. Design of improved performance voltage controlled ring oscillator
CN110720177A (zh) 用于改善锁定时间的装置和方法
US9490778B1 (en) High-resolution oscillator having wide frequency range
US20190229736A1 (en) Adaptive dco vf curve slope control
Lu et al. A $\pm $0.5% Precision On-Chip Frequency Reference With Programmable Switch Array for Crystal-Less Applications
JP2015095860A5 (zh)
US10389368B1 (en) Dual path phase-locked loop circuit
Shepherd et al. 500 kHz–5 MHz phase-locked loops in high-temperature silicon carbide CMOS
US9673790B2 (en) Circuits and methods of synchronizing differential ring-type oscillators
Shen et al. A flexible, low-power analog PLL for SoC and processors in 14nm CMOS
CN104917522B (zh) 一种基于cmos的高精细度数控振荡器延迟基本单元
Singhvi et al. A fine-grained, uniform, energy-efficient delay element for FD-SOI technologies
US9442463B2 (en) Time-to-digital converter (TDC) with offset cancellation
US9742413B2 (en) Electronic device and information processing apparatus
US8466729B2 (en) Delay cell and digitally controlled oscillator
Dabas et al. A new design of digitally controlled oscillator for low power applications
CN110572151B (zh) 一种锁相环电路
US10581416B2 (en) External and dual ramp clock synchronization
KR102293922B1 (ko) 오실레이터
US8598958B1 (en) Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range
Shivhare et al. Low Power Ring Oscillator at 180nm CMOS Technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201221

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220505

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

TR01 Transfer of patent right