CN104909331B - 一种晶圆选择性键合方法 - Google Patents

一种晶圆选择性键合方法 Download PDF

Info

Publication number
CN104909331B
CN104909331B CN201410089051.6A CN201410089051A CN104909331B CN 104909331 B CN104909331 B CN 104909331B CN 201410089051 A CN201410089051 A CN 201410089051A CN 104909331 B CN104909331 B CN 104909331B
Authority
CN
China
Prior art keywords
wafer
projection
bonding
device wafers
nonbonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410089051.6A
Other languages
English (en)
Other versions
CN104909331A (zh
Inventor
郭亮良
刘煊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201410089051.6A priority Critical patent/CN104909331B/zh
Publication of CN104909331A publication Critical patent/CN104909331A/zh
Application granted granted Critical
Publication of CN104909331B publication Critical patent/CN104909331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种晶圆选择性键合方法，该方法包括以下步骤：提供一上表面具有非键合区域的器件晶圆和一投影晶圆；刻蚀所述投影晶圆形成穿过其上下表面且垂直投影图形与所述非键合区域横截面图形形状及面积相同的通槽；将所述投影晶圆固定于所述器件晶圆上表面，使所述通槽的垂直投影图形与所述非键合区域对准；在所述投影晶圆上表面和非键合区域同时沉积保护层；剥离所述器件晶圆与投影晶圆，使所述器件晶圆的非键合区域形成保护层；提供一键合晶圆，将所述键合晶圆与具有保护层的非键合区域进行键合，形成所述器件晶圆非键合区域的选择性键合。采用本发明的晶圆选择性键合方法使得深度小于10微米的非键合区域可实现可选择性键合。

Description

一种晶圆选择性键合方法
技术领域
本发明涉及一种半导体制备领域，特别是涉及一种晶圆选择性键合方法。
背景技术
晶圆键合是半导体微机电系统加工工艺流程中的最重要的组成部分，特别是晶圆堆叠和3D技术的重要性与日俱增。晶圆键合技术可以将不同材料或相同材料的晶圆结合在一起，常用的键合技术有：硅-硅直接键合、硅-玻璃直接键合、金属扩散键合或热熔键合等。
在现行工艺中，无论采用哪种键合方式，如果将两片晶圆键合时，在某些情况下需要有选择性的对晶圆表面不同区域形成键合，即对于一片晶圆来说，该晶圆表面有些区域需要键合，而有些区域不需要键合。而现行工艺的做法是利用刻蚀的方法刻蚀不需要键合的区域，使该区域形成沟槽，这时刻蚀形成的沟槽必须满足一定的深度才能避免被键合，如果该区域刻蚀的沟槽深度不够，在键合过程中由于施加压力而使晶圆表面发生变形，该区域很有可能被键合。现行工艺中，只有刻蚀沟槽的深度大于10微米才能避免发生被键合的可能。
当不需要键合的区域没有沟槽或者沟槽深度小于10微米时，采用目前的加工工艺显然不能够实现某些区域的选择性键合，而如果当这些区域必须要键合时，则不得不再将该区域刻蚀为深度大于10微米的沟槽。极大地增加了现有工艺的难度和复杂性，因此有必要提出一种当不需要键合的区域深度小于10微米时的键合方法来实现晶圆部分区域的可选择性键合。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆选择性键合方法，用于解决现有技术中所述晶圆表面深度小于10微米的非键合区域在键合过程中由于施加压力和晶圆发生形变而使得所述非键合区域发生键合的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆选择性键合方法，其特征在于，该方法包括以下步骤：
（1）提供一器件晶圆和一投影晶圆，所述器件晶圆上表面具有非键合区域；
（2）刻蚀所述投影晶圆，形成穿过所述投影晶圆上下表面且垂直投影图形与所述非键合区域横截面图形的形状及面积相同的通槽；
（3）将所述投影晶圆固定于所述器件晶圆的上表面，使所述通槽的垂直投影图形与所述非键合区域对准；
（4）在所述投影晶圆上表面以及通过所述通槽裸露的非键合区域同时沉积保护层；
（5）将所述器件晶圆与所述投影晶圆剥离，使所述器件晶圆形成非键合区域具有保护层的待键合器件晶圆；
（6）提供一键合晶圆，将所述键合晶圆与所述待键合器件晶圆的上表面进行键合，形成所述待键合器件晶圆非键合区域的选择性键合。
作为本发明的晶圆选择性键合方法的一种优选方案，所述非键合区域的深度小于10微米。
作为本发明的晶圆选择性键合方法的一种优选方案，所述步骤（2）中刻蚀投影晶圆的方式为干法刻蚀或湿法刻蚀。
作为本发明的晶圆选择性键合方法的一种优选方案，所述干法刻蚀的方式为深反应离子刻蚀。
作为本发明的晶圆选择性键合方法的一种优选方案，所述步骤（3）中将所述投影晶圆固定于所述器件晶圆上表面的固定方式包括键合或夹持。
作为本发明的晶圆选择性键合方法的一种优选方案，所述保护层的材料包括氮化硅、氮氧化硅或氮化铝。
作为本发明的晶圆选择性键合方法的一种优选方案，所述保护层的厚度为100纳米至200纳米。
作为本发明的晶圆选择性键合方法的一种优选方案，所述步骤（4）中沉积保护层的方式为化学气相沉积。
作为本发明的晶圆选择性键合方法的一种优选方案，所述步骤（5）中将器件晶圆与所述投影晶圆剥离的方式包括人工剥离或设备去除。
作为本发明的晶圆选择性键合方法的一种优选方案，所述通槽的纵截面形状包括矩形、梯形、倒梯形或U型。
作为本发明的晶圆选择性键合方法的一种优选方案，所述步骤（6）中的键合方法包括热熔键合或硅-硅直接键合。
如上所述，本发明的晶圆选择性键合方法，具有以下有益效果：当所述晶圆表面非键合区域的深度小于10微米时，可以避免键合过程中由于施加压力以及晶圆变形使得所述非键合区域发生键合，能有效的针对晶圆表面任何深度的非键合区域来实现选择性的键合。
附图说明
图1显示为本发明的晶圆选择性键合方法的流程示意图。
图2显示为本发明的晶圆选择性键合方法的步骤（1）中的上表面具有非键合区域的器件晶圆的剖面示意图。
图3显示为本发明的晶圆选择性键合方法的步骤（2）中的穿过所述投影晶圆上下表面的通槽的剖面示意图。
图4显示为本发明的晶圆选择性键合方法的步骤（3）中固定于所述器件晶圆的上表面的投影晶圆及所述器件晶圆的剖面示意图。
图5显示为本发明的晶圆选择性键合方法的步骤（4）中的沉积有保护层的所述投影晶圆上表面以及所述非键合区域的剖面示意图。
图6显示为本发明的晶圆选择性键合方法的步骤（5）中剥离后的所述非键合区域形成有保护层的待键合器件晶圆的剖面示意图。
图7显示为本发明的晶圆选择性键合方法的步骤（6）中将所述键合晶圆与所述待键合器件晶圆上表面键合后形成的结构剖面示意图。
元件标号说明
20 器件晶圆
21 非键合区域
30 投影晶圆
31 通槽
201 保护层
60 待键合器件晶圆
70 键合晶圆
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中当所述晶圆表面非键合区域的深度小于10微米时，由于键合的过程中施加压力以及晶圆变形使得所述非键合区域发生键合的问题。显然，本发明的实施并不限定半导体领域技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述之外，本发明还可以具有其他实施方式。
如图1所示，表示的是本发明的流程示意图。其中步骤S1表述为：提供一器件晶圆20和一投影晶圆30，所述器件晶圆20上表面具有非键合区域21。如图2所示，器件晶圆20的上表面的非键合区域21可以是为高度低于所述器件晶圆20表面的沟槽，也可以是与所述器件晶圆表面齐平的所述器件晶圆上表面的某一部分区域；本发明主要针对所述非键合区域21的深度小于10微米的情形提出的解决方案，但本发明的解决方案不仅适用于所述非键合区域深度小于10微米的情况，还适用于所述非键合区域深度大于或等于10微米的情形。因为所述非键合区域深度小于10微米的情况与所述非键合区域深度大于或等于10微米的情况相比前者更容易使得所述非键合区域在键合过程中由于施加压力或晶圆的形变而导致其被键合，因此本发明提出的解决方案适用于任何深度的非键合区域的晶圆的选择性键合。如图3所示，本发明还提供一投影晶圆30。
如图1所示，接着实施步骤S2：刻蚀所述投影晶圆30，形成穿过所述投影晶圆30上下表面且垂直投影图形与所述非键合区域21横截面图形的形状及面积相同的通槽31。为了使得所刻蚀的投影晶圆的所述通槽的垂直投影图形与所述非键合区域21的横截面图形的形状以及面积相同，在所述步骤S2的前期需要对所述投影晶圆和所述器件晶圆进行套刻，即事先确定所述器件晶圆上表面的非键合区域的位置、形状，并套刻所述投影晶圆，使得所述投影晶圆的通槽的垂直投影图形与所述非键合区域的位置、形状以及面积相同。本发明刻蚀所述投影晶圆30采用干法刻蚀或者湿法刻蚀的方法，如干法刻蚀中的溅射刻蚀、化学性刻蚀、物理化学性刻蚀、反应离子刻蚀或深反应离子刻蚀等；或者如湿法刻蚀中的等向性刻蚀或非等向性刻蚀。而作为本发明的一种优选方案，本实施例中，刻蚀所述投影晶圆30采用干法刻蚀方法中的深反应离子刻蚀法。相对于一般的反应离子刻蚀法，深反应离子刻蚀主要应用于微机电系统（MEMS）的器件制程中，通常用于对硅等材料的深通孔刻蚀，例如，在体硅刻蚀技术中，深硅通孔的深度达到几百微米，其深宽度比大于10，因此通常采用深反应离子刻蚀方法（DRIE）来刻蚀。本实施例中所述投影晶圆30正是需要刻蚀穿过其上下表面并形成通槽。因而本实施例采用深反应离子刻蚀方法能够达到较理想的刻蚀效果。
如图3所述通槽31是穿过所述投影晶圆30上下表面的通槽31，本发明中所述通槽31的纵截面形状可以是矩形、梯形，也可以是倒梯形或U型。作为本实施例的一种优选方案，所述通槽31的纵截面形状为矩形，即如图3所示的矩形通槽31，而无论采用如上所述的任何一种形状的通槽，该通槽的垂直投影图形与图2中所述非键合区域21的横截面图形的形状及面积相同。由于在后续沉积保护层的工序中，所述非键合区域需要完全并充分接触到保护层，因此，该步骤中所述通槽的垂直投影图形与所述非键合区域横截面图形的形状及面积相同，这样才能保证所述非键合区域完全沉积有保护层。
进一步实施如图1中所述步骤S3：将所述投影晶圆30固定于所述器件晶圆20的上表面，使所述通槽31的垂直投影图形与所述非键合区域21对准。作为本实施例的一种优选方案，所述投影晶圆30固定于所述器件晶圆上表面的固定方法可以选择临时固定，即利用如夹子或镊子等工具采用夹持的方法；本实施例中所述器件晶圆与所述投影晶圆固定的方式采用键合方式，所述键合方法不限，采用本领域技术人员所能支持的且常用的键合方式即可。如果采用键合的方式将所述器件晶圆与所述投影晶圆固定，则所述对准工艺采用晶圆级别的对准工艺。而晶圆到晶圆的对准工艺要求在整个键合过程中保证高精度的对准。其中一种对准工艺可以在键合的界面位置使用可见光作为对位标记。该工艺使用双显微镜并配合以同轴光进行观察。一个显微镜放置在所述投影晶圆的上面，另一个放置在其下面。该装置的对准可以满足多晶圆叠层的要求。
如图4显示为步骤S3中固定于所述器件晶圆20的上表面的投影晶圆30及所述器件晶圆20的剖面示意图。同理，由于在后续沉积保护层的工序中，所述非键合区域需要完全并充分接触到保护层，因此，该步骤中需要将所述通槽31的垂直投影图形与所述非键合区域21对准，这样才能保证沉积保护层的过程中使所述非键合区域完全与所述保护层接触。
进一步实施如图1中所述步骤S4：在所述投影晶圆30上表面以及通过所述通槽31裸露的非键合区域21同时沉积保护层。图5显示为本发明的步骤（4）中的沉积有保护层201的所述投影晶圆上表面以及所述非键合区域的剖面示意图。所述步骤S4在所述投影晶圆与所述器件晶圆二者固定的前提下，将所述保护层201采用化学气相沉积法同时沉积在所述投影晶圆30的上表面以及所述器件晶圆的非键合区域，所述非键合区域通过所述投影晶圆的通槽裸露在外。本发明中所述保护层的材料包括氮化硅、氮氧化硅或氮化铝。作为一种优选方案，本实施例中，所述保护层的材料为氮化硅。同时，作为一种优选方案，所述保护层的厚度为100纳米至200纳米。
进一步实施如图1中所述步骤S5：将所述器件晶圆与所述投影晶圆剥离，使所述器件晶圆形成非键合区域具有保护层的待键合器件晶圆。图6显示为剥离后的所述非键合区域形成有保护层的待键合器件晶圆的剖面示意图。本发明中，所述晶圆与晶圆之间的剥离方法为人工剥离或设备去除。所述人工剥离为本领域技术人员用人工掰开晶圆的方法操作；所述设备去除为包括利用常规工艺中划片机切割的方法进行剥离。在所述步骤S4中沉积保护层201后，所述投影晶圆与所述器件晶圆的非键合区域均具有保护层，本实施例在所述步骤S5中，采用人工剥离的方法将所述器件晶圆与所述投影晶圆进行剥离后，于是形成如图6所示的非键合区域具有保护层201的待键合晶圆60。该待键合晶圆在后续制造工艺中将与其他被指定的晶圆一起键合。
接着实施所述步骤S6：提供一键合晶圆70，将所述键合晶圆70与所述待键合器件晶圆60的上表面进行键合，形成所述待键合器件晶圆60非键合区域的选择性键合。所述键合晶圆70为制程工艺中提供的将与所述待键合晶圆60一起形成键合器件的晶圆。本发明中所述键合晶圆70在所述待键合晶圆60的上表面形成键合的方式为热熔键合或硅-硅直接键合。作为一种优选方案，本实施例中晶圆与晶圆之间的键合方式采用热熔键合。本发明对所述器件晶圆的选择性键合方法在所述六个步骤中逐步完成。最后使得在实际的微机电系统的器件制程工艺中，形成了对所述需要键合的晶圆表面某些需要进行选择性键合的区域，通过对该区域覆盖保护层而完成了所述器件晶圆的选择性键合。
综上所述，本发明的晶圆选择性键合方法，当所述晶圆表面非键合区域的深度小于10微米时，通过在所述非键合区域上覆盖一层保护层，可以避免由于键合过程中施加压力以及晶圆变形使得所述非键合区域发生键合，在实现所述保护层的沉积时，采用通过所述投影晶圆通槽与所述器件晶圆非键合区域对准的方式，同时使所述投影晶圆固定于所述器件晶圆表面从而实现保护层的沉积。本发明能有效的针对晶圆表面任何深度的非键合区域来实现选择性的键合。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种晶圆选择性键合方法，其特征在于，该方法包括以下步骤：
(1)提供一器件晶圆和一投影晶圆，所述器件晶圆上表面具有非键合区域；
(2)刻蚀所述投影晶圆，形成穿过所述投影晶圆上下表面且垂直投影图形与所述非键合区域横截面图形的形状及面积相同的通槽；
(3)将所述投影晶圆固定于所述器件晶圆的上表面，使所述通槽的垂直投影图形与所述非键合区域对准；
(4)在所述投影晶圆上表面以及通过所述通槽裸露的非键合区域同时沉积保护层；
(5)将所述器件晶圆与所述投影晶圆剥离，使所述器件晶圆形成非键合区域具有保护层的待键合器件晶圆；
(6)提供一键合晶圆，将所述键合晶圆与所述待键合器件晶圆的上表面进行键合，形成所述待键合器件晶圆非键合区域的选择性键合。
2.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述非键合区域的深度小于10微米。
3.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述步骤(2)中刻蚀投影晶圆的方式为干法刻蚀或湿法刻蚀。
4.根据权利要求3所述的晶圆选择性键合方法，其特征在于：所述干法刻蚀的方式为深反应离子刻蚀。
5.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述步骤(3)中将所述投影晶圆固定于所述器件晶圆上表面的固定方式包括键合或夹持。
6.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述保护层的材料包括氮化硅、氮氧化硅或氮化铝。
7.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述保护层的厚度为100纳米至200纳米。
8.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述步骤(4)中沉积保护层的方式为化学气相沉积。
9.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述步骤(5)中将器件晶圆与所述投影晶圆剥离的方式包括人工剥离或设备去除。
10.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述通槽的纵截面形状包括矩形、梯形或U型。
11.根据权利要求1所述的晶圆选择性键合方法，其特征在于：所述步骤(6)中的键合方法包括热熔键合或硅-硅直接键合。
CN201410089051.6A 2014-03-12 2014-03-12 一种晶圆选择性键合方法 Active CN104909331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410089051.6A CN104909331B (zh) 2014-03-12 2014-03-12 一种晶圆选择性键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410089051.6A CN104909331B (zh) 2014-03-12 2014-03-12 一种晶圆选择性键合方法

Publications (2)

Publication Number Publication Date
CN104909331A CN104909331A (zh) 2015-09-16
CN104909331B true CN104909331B (zh) 2016-08-17

Family

ID=54078845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410089051.6A Active CN104909331B (zh) 2014-03-12 2014-03-12 一种晶圆选择性键合方法

Country Status (1)

Country Link
CN (1) CN104909331B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927414A (zh) * 2022-05-31 2022-08-19 联合微电子中心有限责任公司 半导体工艺方法、芯片及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619808A (zh) * 2003-08-06 2005-05-25 罗姆股份有限公司 半导体装置
CN102543768A (zh) * 2010-12-30 2012-07-04 美商豪威科技股份有限公司 形成保护膜于芯片封装上的装置及其形成方法
CN102627253A (zh) * 2012-04-24 2012-08-08 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
CN202523750U (zh) * 2011-12-31 2012-11-07 刘胜 Led圆片级芯片尺寸封装结构
CN203339218U (zh) * 2013-07-05 2013-12-11 华南理工大学 一种薄膜型led器件
CN103531492A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 用于半导体晶圆的混合接合系统及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397864B1 (ko) * 2000-09-07 2003-09-19 한국과학기술연구원 가이드를 이용한 3차원 미소구조체의 얼라인방법
JP2013128249A (ja) * 2011-12-19 2013-06-27 Seiko Instruments Inc パッケージ、パッケージの製造方法、圧電振動子、発振器、電子機器及び電波時計

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619808A (zh) * 2003-08-06 2005-05-25 罗姆股份有限公司 半导体装置
CN102543768A (zh) * 2010-12-30 2012-07-04 美商豪威科技股份有限公司 形成保护膜于芯片封装上的装置及其形成方法
CN202523750U (zh) * 2011-12-31 2012-11-07 刘胜 Led圆片级芯片尺寸封装结构
CN102627253A (zh) * 2012-04-24 2012-08-08 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
CN103531492A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 用于半导体晶圆的混合接合系统及方法
CN203339218U (zh) * 2013-07-05 2013-12-11 华南理工大学 一种薄膜型led器件

Also Published As

Publication number Publication date
CN104909331A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
JP6874068B2 (ja) 半導体及びインターポーザ加工のためのキャリア結合方法及び物品
US9969609B2 (en) MEMS device
US9482863B2 (en) Production of micro-mechanical devices
US8981500B2 (en) Method for producing an optical window device for a MEMS device
CN104053105A (zh) 半导体器件及其形成方法
TW200910435A (en) Method of wafer-level segmenting capable of protecting contact pad
CN107424913A (zh) 用于生产机械柔性的硅基底的方法
Al Farisi et al. Low-temperature hermetic thermo-compression bonding using electroplated copper sealing frame planarized by fly-cutting for wafer-level MEMS packaging
CN103824787B (zh) 基于粘接剂的晶圆键合方法
CN106032268A (zh) 一种mems器件的制作方法
TW201205689A (en) Method of etching and singulating a cap wafer
WO2013009833A1 (en) Integrated circuit manufacturing for low-profile and flexible devices
CN104925741B (zh) 一种mems器件切割方法
CN104909331B (zh) 一种晶圆选择性键合方法
CN110071083B (zh) 用于形成晶圆密封环的方法
CN104649218B (zh) 一种晶圆级真空封装方法
US20070166958A1 (en) Method of wafer level packaging and cutting
CN106800273A (zh) 一种在基片背面形成标记的方法
CN108242393A (zh) 一种半导体器件的制造方法
CN106241729A (zh) 包括接触层的cmos-mems集成装置及制造方法
CN104249992B (zh) 晶片与晶片之间的对准方法
CN106379858A (zh) 微机电器件的制造方法、微机电器件及微机电器件基底结构
CN107285268A (zh) 微流道散热芯片及其制备方法
CN105826161A (zh) 晶圆减薄方法
US9824912B2 (en) Method of transforming an electronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant