CN104901532B - 电荷泵电路 - Google Patents

电荷泵电路 Download PDF

Info

Publication number
CN104901532B
CN104901532B CN201510098199.0A CN201510098199A CN104901532B CN 104901532 B CN104901532 B CN 104901532B CN 201510098199 A CN201510098199 A CN 201510098199A CN 104901532 B CN104901532 B CN 104901532B
Authority
CN
China
Prior art keywords
voltage
control signal
circuit
transistor
collection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510098199.0A
Other languages
English (en)
Other versions
CN104901532A (zh
Inventor
赫里特威廉·登贝斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN104901532A publication Critical patent/CN104901532A/zh
Application granted granted Critical
Publication of CN104901532B publication Critical patent/CN104901532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开了一种电荷泵电路。电荷泵电路包括由第一电源电压供电的第一电路，第一电路被配置为响应于第一和第二控制信号集调整输出的电压。第一电路包括具有相应的开关电压的晶体管集。由小于第一电压的第二电压供电的控制电路被配置为产生第一和第二控制信号集。电压移位电路被配置为相对于开关电压来偏置第一和第二控制信号集的电压。

Description

电荷泵电路
技术领域
本申请涉及电荷泵领域。
背景技术
电荷泵用在许多应用中以便源出(sourcing)和吸入(sinking)电荷。一些电荷泵使用全摆幅(full swing)数字信号来断开电流源开关以向输出节点源出电流或从输出节点吸入电流。数字信号控制可用于在操作期间快速开启和关闭电流源。然而，在寄生设备电容上可能引起相对大的瞬态，这注入了不期望的寄生噪声并有可能使有效传输的电荷偏移。
发明内容
各示例性实施例涉及电荷泵电路及其实现。
根据示例性实施例，一种电荷泵电路包括由第一电源电压供电的第一电路，第一电路被配置和布置为响应于第一和第二控制信号集调整输出的电压。第一电路包括具有相应开关电压的晶体管集。电荷泵还包括由第二电压供电的控制电路，第二电压小于第一电源电压。控制电路根据第一命令信号的电压产生第一控制信号集，并根据第二命令信号的电压产生第二控制信号集。电荷泵还包括电压移位电路，电压移位电路被配置为相对于开关电压来偏置第一和第二控制信号集的电压。
在一些实施例中，一种电荷泵电路包括由第一电源电压供电的第一和第二开关电路。第一和第二开关电路分别均被配置为响应于第一控制信号集向相应的输出节点提供电流，并响应于第二控制信号集从相应的输出节点汲取电流。偏置电路被配置为向第一开关电路的输出节点的电压偏置第二开关电路的输出节点的电压。电荷泵还包括由第二电压供电的控制电路，第二电压小于第一电源电压。控制电路被配置为根据第一控制输入的电压产生第一控制信号集，并根据第二控制输入的电压产生第二控制信号集。电压移位电路被配置为根据第一开关电路的输出节点的电压偏置第一和第二控制信号集的电压。
公开的电荷泵电路可以适用于各种应用。在一些实施例中，公开了一种锁相环(PLL)电路，所述PLL电路包括电荷泵电路。PLL电路包括相位频率检测单元，相位频率检测单元被配置为，基于输入信号和反馈信号的相位比较来提供命令信号以调整输出信号的频率。电荷泵电路被配置为从相位频率检测单元接收命令信号并基于命令信号调整频率控制信号的电压。电荷泵电路包括第一电路，第一电路由第一电源电压供电并被配置为响应于第一和第二控制信号集调整频率控制信号的电压。第一电路包括具有相应开关阈值参数的晶体管集。电荷泵电路还包括由第二电压供电的控制电路，第二电压小于第一电源电压。控制电路被配置为根据命令信号中的第一命令信号的电压产生第一控制信号集，并根据命令信号中的第二命令信号的电压产生第二控制信号集。电荷泵电路包括电压移位电路，电压移位电路被配置为相对于开关阈值参数来偏置第一和第二控制信号集的电压。PLL电路还包括电压控制振荡器，电压控制振荡器具有耦合为接收来自电荷泵的控制信号的输入并被配置为输出信号。PLL电路还包括反馈路径，反馈路径被配置和布置为从输出信号获得反馈信号并向PFD电路提供反馈信号。
上述讨论/概述并不意在描述本公开的每一个实施例或每一个实现。以下附图和详细描述还例示了各实施例。
附图说明
结合附图并考虑以下具体实施方式可以更充分地理解各示例性实施例，其中：
图1示出了根据本公开一个或多个实施例的具有电平移位的第一电荷泵电路；
图2示出了根据本公开一个或多个实施例的具有电平移位的第二电荷泵电路；
图3示出了针对不同电压偏置级别的晶体管导通和截止开关电压：
图4示出了根据一个或多个实施例的用于电压移位一个控制信号集的第一电路；
图5示出了根据一个或多个实施例的用于电压移位一个控制信号集的第二电路；以及
图6示出了具有根据一个或多个实施例被配置和布置的电荷泵的锁相环(PLL)电路。
具体实施方式
尽管本公开的各实施例可被修改或具有备选形式，通过示意方式在附图中示出其方案并详细描述。然而应当理解，并不意图将本公开限制为所描述的特定实施例。与此相反，其意图在于涵盖落入包括权利要求方案的本公开范围之内的所有修改、等同和替换。此外，贯穿本申请使用的术语“示例”仅作为说明方式而非限制方式。
本公开的方案应能适用于使用电荷泵的各种不同类型的装置、系统和方法。尽管不必有所限制，通过对使用该上下文的示例的讨论，可以理解各个方案。
多种示例性实施例涉及一种电荷泵电路，电荷泵电路包括第一调整电路，第一调整电路由第一电源电压供电并被配置和布置为响应于第一和第二控制信号集调整输出的电压。电荷泵还包括由第二电压供电的控制电路，第二电压小于第一电源电压。控制电路根据第一命令信号的电压产生第一控制信号集，并根据第二命令信号的电压产生第二控制信号集。
第一调整电路包括具有相应开关阈值参数(例如使晶体管导通和截止的阈值源极-栅极电压)的晶体管集。在本文中，为将晶体管导通和截止而必须施加于晶体管栅极的实际电压也可称为开关电压。
由于操作期间输出电压(Vout)的改变，晶体管的开关电压在操作期间可能漂移。因此，控制电路产生的控制信号可能没有与控制信号驱动的晶体管的开关电压精确对准(aligned)。电荷泵还包括电压移位电路，电压移位电路被配置为相对于开关电压来偏置第一和第二控制信号集的电压。例如，在一些实施例中，第一和第二控制信号集的偏置使得相对于晶体管集中相应的一个晶体管的导通和截止开关电压来对控制信号的操作电压范围定中心，从而补偿开关电压的漂移。
在一些实施例中，调整电路包括由第一电源电压供电的第一和第二开关电路。第一和第二开关电路的每一个被配置为响应于第一控制信号集向相应的输出节点提供电流，并响应于第二控制信号集从相应的输出节点汲取电流。在一些实现方式中，偏置电路(例如单位增益缓冲器)被配置为向第一开关电路的输出节点的电压偏置第二开关电路的输出节点的电压。在一些实现方式中，第一和第二开关电路被配置为执行补偿开关操作。在一些实施例中，第一和第二开关电路的每一个包括多个晶体管，每一个晶体管具有经由电压移位电路由第一和第二控制信号集中相应的一个来驱动的栅极。电压移位电路可以用不同的偏置电压偏置第一和第二开关电路的晶体管中的不同晶体管。在一些实施例中，针对多个晶体管中的每一个是n型晶体管的情况，电压移位电路增加对应控制信号的电压，增量等于输出电压加上晶体管截止栅极-源极开关电压。类似地，针对多个晶体管的每一个是p型晶体管的情况，电压移位电路增加用于驱动晶体管的栅极的对应控制信号的电压，增量等于输出电压减去第二电压和晶体管的源极-栅极开关电压，
在一些实施例中，第一和第二开关电路分别均包括具有阈值开关电压的一个或多个晶体管，阈值开关电压响应于相应输出节点的电压的改变而漂移。例如，第一和第二开关电路中输出节点电压的改变将相对于控制信号参考改变晶体管的阈值开关电压。在一些实现方式中，电压移位电路被配置为偏置控制信号集的电压以跟踪由控制信号驱动的对应晶体管的阈值开关电压的迁移(migration)。
公开的电荷泵电路可适用于各种应用。作为非限制性示例，可以利用电荷泵电路实现一种PLL电路。PLL电路包括相位频率检测电路，相位频率检测电路被配置为基于输入信号和反馈信号的相位比较来提供命令信号以调整输出信号的频率。电荷泵电路被配置为接收来自相位频率检测电路的命令信号并基于命令信号来调整频率控制信号的电压。PLL电路还包括电压控制振荡器，电压控制振荡器具有耦合为从电荷泵接收频率控制信号的输入并被配置为输出信号。
现在参考附图，图1示出了根据本公开一个或多个实施例的具有电平移位的第一电荷泵电路。电荷泵电路100包括调整电路130，调整电路130被配置和布置为响应于第一和第二控制信号集112和114调整输出的电压(Vout)。控制电路110响应于第一和第二命令信号(上和下)产生第一和第二控制信号集112和114。调整电路130由第一电源电压(Vdd1)供电。控制电路110由比第一电源电压(Vdd1)小的第二电压(Vdrive)驱动。Vdd1和Vdrive的电压可依赖于应用。例如，在一个应用中，Vdd1等于3.3V且Vdrive等于1.8V。在另一个应用中，Vdd1等于5.0V且Vdrive等于3.3V。依赖于应用还可以使用其他电压。
调整电路130包括晶体管集，晶体管具有相应的开关电压。由于操作期间输出电压(Vout)的改变，晶体管的开关电压可能发生迁移。例如，针对源极端子与输出相连的NMOS晶体管，导通NMOS所需的开关电压依赖于Vout而变化(例如Vout+Vgs_on)。由于开关电压的这种迁移，控制信号可能无法充分地与控制信号所驱动的晶体管的开关电压对准。因此，晶体管导通和截止的开关电压可能随时间变化，并且不会针对所有晶体管都相同，从而导致电荷倾卸(chargedump)。电荷泵电路100包括电压移位电路120，电压移位电路120以改善控制信号与调整电路130的晶体管的开关阈值参数的对准。电压移位电路120相对于输出电压和晶体管的开关阈值参数来偏置第一和第二控制信号集的电压。例如，在一些实施例中，电压移位电路120偏置每一个控制信号，以跟踪由控制信号驱动的晶体管的开关电压的迁移。电压移位电路120可以偏置每一个控制信号，以相对于晶体管的导通和截止开关电压来对控制信号的操作电压范围定中心。
可以用各种电路实现调整电路130。在一个可能的实现中，调整电路130包括输出开关电路160、互补开关电路140和偏置电路150。输出开关电路160被配置为经由电压移位电路120，响应于控制电路提供的第一和第二控制信号集112和114，调整电荷泵电路的输出端子的电压。例如，通过将输出端子连接到被配置为向输出端子提供电流的第一电流源，输出开关电路160可以增加输出端子的电压。反之，通过将输出端子连接到被配置为从输出端子汲取电流的第二电流源，输出开关电路160可以降低输出端子的电压。
互补开关电路140通过执行与输出开关电路160执行的开关操作互补的开关操作来提高性能。例如，互补开关电路140可被配置为，在输出开关电路160将输出Vout与第一电流源断开时，将复制(replica)输出节点连接到第一电流源。反之，互补开关电路140可以响应于输出开关电路160将输出Vout连接到第一电流源，将复制输出与第一电流源断开。为了实现互补开关电路的互补操作，偏置电路150向复制输出节点提供Vout电压。偏置电路可以由例如单位增益缓冲器实现。备选地，可以使用其他电路向复制输出提供复制电压。
操作互补开关电路140和偏置电路150操作用于使输出开关电路160在导通和截止开关期间保持在相同的条件下，从而向输出提供具有精确限定电荷(I*Δt)的输出脉冲，所述电荷线性依赖于脉冲持续时间Δt，且独立于Vout和瞬变次数。
图2示出了根据本公开一个或多个实施例的具有电平移位的第二电荷泵电路。与图1示出的电荷泵电路类似，电荷泵电路200包括调制电路270，调制电路270被配置和布置为响应于控制电路210产生的第一和第二控制信号集220和222来调整输出的电压(Vout)。
在该示例中，调整电路270包括输出开关电路260、偏置电路250和互补开关电路240。互补开关电路240和输出开关电路260被配置为，响应于控制电路210产生的第一和第二控制信号集220和222，调整相应的输出节点249和269的电压。偏置电路250向输出节点249提供近似等于Vout的复制电压信号。在图2示出的示例中，偏置电路250由单位增益缓冲器实现，所述单位增益缓冲器具有耦合到输出节点269的输入和耦合到输出节点249的输出。备选地，可以使用其他电路向输出节点249提供复制电压。在一些实现中，偏置电路250可以在向输出电压Vout驱动输出节点249时消耗过量电流。例如，在尝试将输出节点249保持在输出电压Vout时，偏置电路250可以消耗互补开关电路240向输出节点249提供的电流。在一些实现中，可以由补偿电路252来降低偏置电路250的功耗，所述补偿电路252将互补电流注入由互补开关电路240提供给输出节点249提供的电流。
输出开关电路260包括上拉电路(晶体管262和264)，上拉电路被配置为根据第一控制信号集指示使对应的输出节点269与上拉电流源(IPC_Up)连接或断开。输出开关电路260还包括下拉电路(晶体管266和268)，下拉电路被配置为根据第二控制信号集指示使对应的输出节点269与下拉电流源(IPC_Dw)连接或断开。类似地，互补开关电路240包括上拉电路(晶体管242和244)，上拉电路被配置为根据第一控制信号集指示使对应的输出节点249与上拉电流源(IPC_Up)连接或断开。互补开关电路240还包括下拉电路(晶体管246和248)，下拉电路被配置为根据第二控制信号集指示使对应的输出节点249与下拉电流源(IPC_Dw)连接或断开。
如参考图1的互补开关电路140所描述的，互补开关电路240被配置为执行与输出开关电路260执行的操作互补的操作。在图2示出的实施例中，通过使用具有相同类型晶体管但由互补控制信号集驱动的相同电路来实现互补开关电路240和输出开关电路260，实现互补开关电路240的互补行为。例如，如果向输出开关电路260提供具有逻辑1值的二进制控制信号，则向互补开关电路240提供具有互补值(例如逻辑0)的二进制控制信号。
在图2示出的示例中，使用p类和n类晶体管的互补对来实现上拉和下拉电路。然而在一些实施例中，可以使用其他电路(例如用于每一个上拉和下拉电路的单晶体管)来实现上拉和下拉电路。控制电路210产生的第一和第二控制信号集包括两个互补信号以驱动每一个互补对。控制电路210包括驱动器212和反相器214，驱动器212和反相器214提供两个互补值(UP和～UP)作为第一控制信号集。控制电路210还包括驱动器216和反相器218，驱动器216和反相器218提供两个互补值(DOWN和～DOWN)作为第二控制信号集。
控制电路210的驱动器212、216和反相器214、218由第二电压Vdrive供电。Vdrive控制驱动器和反相器212、216、214、218中的摆幅(swing)。可以设置Vdrive电压，使得仅通过第一和第二控制信号集就可以充分地将开关电路240和260的晶体管导通和截止。在一些实施例中，Vdrive可由低于第一电源电压的第二电源电压(Vdd2)提供。在一些实施例中，可以设置Vdrive电压，使得第一和第二控制信号集的每一个的电压摆幅近似等于对应晶体管导通和截止开关电压之差。
如上文所指出的，互补开关电路240和输出开关电路260的晶体管的开关电压可能响应于输出电压Vout的改变而漂移。为了补偿这种迁移，电荷泵电路200包括电压移位电路230以改善控制信号220和222与互补开关电路240和输出开关电路260的晶体管242、244、246、248、262、264、266和268的开关电压的对准。电压移位电路230相对于输出电压(Vout)和晶体管的相应开关阈值参数(例如Vgs_on和Vgs_off)来偏置第一和第二控制信号集220和222的电压。在图2示出的示例中，电压移位电路针对每一个控制信号执行的电压位移被示为电容器上的电压。
在一些实施例中，电压移位电路230偏置每一个控制信号，以相对于相应开关阈值参数和输出电压(Vout)对控制信号的操作电压范围定中心(center)。在一些具体实现中，电压移位电路230可以将提供给n型晶体管的控制信号偏置电压Vc1，电压Vc1近似等于Vout+Vgsoff。电压移位电路230还可以将提供给p型晶体管的控制信号偏置电压Vc2，电压Vc2近似等于Vout-Vdrive-Vsgoff。本领域技术人员能够了解，作为备选方式，电压移位电路可以根据Vout和各种其他开关阈值参数执行电压移位。例如，可以根据Vout和开关阈值参数Vt执行电压移位，其中Vt指示使晶体管导通和截止的源极-栅极电压之差。
一些实施例可以将控制信号偏置其他量。例如，在一些实现中，电压移位电路可以将提供给p型晶体管的控制信号偏置第一范围内的量(Vshift)，其中Vout+Vdrive-Vt＞Vshift＞Vout-Vt。类似地，电压移位电路可以将提供给n型晶体管的控制信号偏置第二范围内的量(Vshift)，其中Vout+Vt-Vdrive＜Vshifi＜Vout+Vt。
图3示出了针对三个电压偏置级别的PMOS和NMOS晶体管导通和截止开关电压。在相应的波形图300、310、320中示出了每一个电压偏置级别。每一个波形图300、310、320示出了用于PMOS晶体管的第一阈值电压(Vout-Vtp)，用于NMOS晶体管的第二阈值电压(Vout+Vtn)，以及提供给PMOS和NMOS晶体管的互补控制信号。
图中波形之间的差值是晶体管的实际截止电压。在波形图310中实际截止电压为0，并且导通电压接近Vdrive。在波形图300中，甚至还截止了开关，但是以降低电压为代价的，因为驱动摆幅是给定的。反之，波形图320示出通过允许0以上的截止电压，可以相对于Vdrive增加导通电压。
在各实施例中可以用不同方式实现电压移位电路。图4示出了根据一个或多个实施例的用于移位一个控制信号集的第一电路。电压移位电路400包括相应的电容器420、420、424和426以偏置每一个信号。每一个电容器允许通过在电容器上施加DC电压来偏置提供到电容器输入侧的AC控制信号。电压移位电路还包括偏置控制电路410，偏置控制电路410被配置为在每一个电容器420、420、424和426上施加合适的偏置。在该示例中，偏置控制电路410包括缓冲器412，缓冲器412被配置为向二极管堆叠414提供复制输出电压。针对每一个控制信号，偏置控制电路410还包括源极跟随器(source-follower)结构(例如416)，源极跟随器尝试将移位电压拉到预定的固定电平。如果信号在一个方向上改变，则源极跟随器呈现高输出阻抗，如果信号在其他方向上改变，则源极跟随器呈现低阻抗，从而将信号电平相对输出电压(Vout)限幅(clip)为固定高(或低)限制电平。在该示例中，进行高(或低)电平的选择，使得长时间没有上脉冲或下脉冲时电荷泵不向电荷泵的输出发送电荷。需要注意的是，优选将高限幅电平和低限幅电平之差与信号摆幅Vdrive匹配，使得保留开关栅极驱动对称性。
图5示出了根据一个或多个实施例的用于电压移位一个控制信号集的第二电路。电压移位电路500包括相应的电容器520、522、524和526以偏置每一个信号。电压移位电路还包括偏置控制电路510，偏置控制电路510被配置为在每一个电容器520、522、524和526上施加合适的偏置。在该示例中，偏置控制电路510包括缓冲器512，缓冲器512被配置为提供复制输出电压。针对每一个控制信号，偏置控制电路510还包括相应的二极管集514，二极管集514被配置为将控制信号的额定(nominal)电压引向对应晶体管所期望的导通和截止电压。
公开的实施例适用于使用电荷泵的各种电路和应用。例如，根据公开实施例被配置的电荷泵可用于减少锁相环(PLL)电路中的抖动(jitter)。锁相环(PLL)一般用于倍频和/或相位对准。一种类型的PLL使用电荷泵将来自相位和/或频率检测器的逻辑控制信号转换为电荷脉冲以用于电压控制振荡器的频率控制。电荷泵的精度对PLL提供的输出时钟的质量有影响。在一些实施例中，使用根据本公开电荷泵配置的电荷泵实现精确PLL。
图6示出了锁相环(PLL)电路，PLL电路具有根据一个或多个实施例配置和布置的电荷泵。PLL电路600将输入信号(In)的相位与反馈信号的相位相比较，并调整电压控制振荡器640的振荡频率以保持相位匹配。在PLL电路用于倍频的一些实施例中，可以由分频器650提供反馈信号，分频器650将输出信号以乘数N分频。相位频率检测器(PFD)610提供命令信号(UP/DOWN)，以基于输入信号和反馈信号的相位的比较调整输出信号的频率。电荷泵620和环路滤波器630将PFD 610的命令信号整合，以提供电压信号(Vctrl)来设置电压控制振荡器640的振荡频率。例如，可以设置UP信号以指示电荷泵增加电压Vctrl，从而指示电压控制振荡器640增加PLL电路600输出的信号的操作频率。反之，可以设置DOWN信号以指示电荷泵降低电压Vctrl，从而指示电压控制振荡器640降低PLL电路600输出的信号的操作频率。
不同实施例可以使用具有相应的栅极尺寸和特性的p型和n型晶体管。在一些实施例中，不同晶体管可以具有不同栅极尺寸。在一些实施例中，p型和n型晶体管具有相等栅极尺寸。在p型和n型晶体管具有相等栅极尺寸的一些实施例中，偏置提供给晶体管的控制信号，使得n型和p型晶体管在截止时在它们阈值电压(例如Vtn和Vtp)以下被相等地驱动，并且在导通时在它们阈值电压(例如Vtn和Vtp)以上被相等地驱动。这可以改善电荷泵中电荷分布的平衡。用于导通晶体管的驱动电平超出阈值电压的量不必与用于截止晶体管的驱动电平相同。
在与以上讨论的一个或多个电荷泵电路一致的一个示例性实施例中，第一和第二开关电路分别均包括p型晶体管集和n型晶体管集，p型晶体管分别具有由第一和第二控制信号集中相应的一些驱动的栅极，n型晶体管分别具有由第一和第二控制信号集中相应的一些驱动的栅极，且p型晶体管的栅极尺寸与n型晶体管的栅极尺寸相同。用于这些晶体管的偏置电路被配置和布置为以电压偏置第一和第二控制信号集，以实现由于n型晶体管和p型晶体管导通和截止之间的开关相抵消而导致电容性电荷传输到输出。如果对于某种技术而言p型和n型晶体管的寄生电容针对相同的尺寸而显著不同，则可以选择不同尺寸以实现相似电容。
可以实现各种块、模块或其他电路以执行本文所描述和/或在附图中示出的一个或多个操作和活动。在这些上下文中，“块”(有时也称为“逻辑电路”或“模块”)是执行这些或相关操作/活动的电路。例如，在上文讨论的某些实施例中，一个或多个电路是被配置和布置为用于实现这些操作/活动的离散逻辑电路或可编程逻辑电路，如图1所示的电路模块。在某些实施例中，这种可编程电路是被编程以执行指令(和/或配置数据)集的一个或多个计算机电路。指令(和/或配置数据)可以是存储在存储器(电路)中并可以访问的固件或软件的形式。作为示例，第一和第二模块包括CPU基于硬件电路与固件形式的指令集的组合，其中第一模块包括具有一个指令集的第一CPU硬件电路，第二模块包括具有另一个指令集的第二CPU硬件电路。
某些实施例涉及计算机程序产品(例如非易失性存储设备)，计算机程序产品包括存储有指令的机器或计算机可读介质，其中指令可被计算机(或其他电子设备)执行以执行这些操作/活动。
基于上述讨论和说明，本领域技术人员容易理解，可对各实施例进行各种修改和改变，而不必严格地遵守本文示出和描述的示例性实施例和应用。例如，尽管在一些情形中在单独的图中描述方案和特征，可以理解一个图中的特征可与另一个图中的特征相组合，即使该组合没有明确示出或明确描述为组合。这些修改不脱离包括权利要求所阐述方案的本公开各方案的真正精神和范围。

Claims (17)

1.一种电荷泵电路，包括：
第一电路(240、250和260)，由第一电源电压(Vdd1)供电并被配置和布置为响应于第一控制信号集和第二控制信号集(220和222)调整输出的电压(Vout)，所述第一电路包括具有相应开关电压的晶体管集；
控制电路(210)，由第二电压(Vdrive)供电，所述第二电压小于所述第一电源电压(Vdd1)，所述控制电路被配置和布置为根据第一命令信号的电压产生所述第一控制信号集，并根据第二命令信号的电压产生所述第二控制信号集；
电压移位电路(230)，被配置和布置为相对于所述开关电压来偏置所述第一控制信号集和第二控制信号集的电压；
所述第一电路包括：
第一开关电路和第二开关电路，各自被配置为响应于第一控制信号集和第二控制信号集调整相应输出节点的电压，其中所述第一开关电路的输出节点连接到所述输出；以及
单位增益缓冲器，被配置和布置为朝向所述第一开关电路的所述输出节点的电压偏置所述第二开关电路的所述输出节点的电压；
所述的电荷泵电路还包括补偿电路，被配置和布置为通过向所述第二开关电路的相应输出节点中注入补偿信号来降低所述单位增益缓冲器的功耗，所述补偿信号具有与所述第二开关电路提供给相应输出节点的电流互补的电流。
2.根据权利要求1所述的电荷泵电路，其中针对所述第一控制信号集和第二控制信号集的每一个，所述电压移位电路：
偏置控制信号，以相对于晶体管集中相应的一个晶体管的导通和截止开关电压来对控制信号的操作电压范围定中心，从而补偿由于向输出的电压改变而引起的开关电压的漂移；以及
向所述晶体管集中相应的一个晶体管的栅极端子提供偏置后的控制信号。
3.根据权利要求1所述的电荷泵电路，其中：
所述晶体管集中的每一个晶体管具有由所述第一控制信号集和第二控制信号集中相应的一个来驱动的栅极；以及
针对晶体管集中的每一个晶体管，所述电压移位电路(230)被配置和布置为基于晶体管的开关电压来偏置用于驱动晶体管的栅极的对应控制信号的电压。
4.根据权利要求3所述的电荷泵电路，其中
对于晶体管集中的每一个晶体管是n型晶体管的情况，所述电压移位电路增加用于驱动所述晶体管的栅极的对应控制信号的电压，增量等于所述输出的电压加上使所述n型晶体管截止的栅极-源极电压；以及
对于晶体管集中的每一个晶体管是p型晶体管的情况，所述电压移位电路增加用于驱动所述晶体管的栅极的对应控制信号的电压，增量等于所述输出的电压减去所述第二电压并且减去使所述p型晶体管截止的源极-栅极电压。
5.根据权利要求1所述的电荷泵电路，其中
所述晶体管集中的每一个晶体管具有响应于相应输出节点的电压的改变而漂移的开关电压；以及
所述电压移位电路还被配置和布置为偏置所述第一控制信号集和第二控制信号集的电压以跟随所述晶体管集的开关电压的漂移。
6.根据权利要求1所述的电荷泵电路，其中所述电压移位电路包括：
电容器集，电容器集中的每一个电容器具有相应的第一端子和第二端子，所述第一端子耦合为接收由控制信号产生的所述第一控制信号集和第二控制信号集中相应的一个，所述第二端子耦合为向所述第一开关电路和第二开关电路提供所述第一控制信号集和第二控制信号集中相应的一个；以及
偏置电路，被配置为和布置为，通过调整所述电容器集中每一个电容器上相应的电荷来偏置提供给第一开关电路和第二开关电路的第一控制信号集和第二控制信号集。
7.根据权利要求6所述的电荷泵电路，其中所述晶体管集中每一个晶体管的导通开关电压和截止开关电压之间的差值接近于所述第二电压(Vdrive)。
8.一种电荷泵电路，包括：
第一开关电路和第二开关电路(260、240)，包括相应的晶体管集，所述各晶体管集被配置和布置为响应于第一控制信号集(220)向相应的输出节点提供电流或电荷，并响应于第二控制信号集(222)从相应的输出节点汲取电流；
偏置电路(250)，被配置和布置为朝向所述第一开关电路(260)的所述输出节点(269)的电压偏置所述第二开关电路(240)的所述输出节点(249)的电压；
控制电路(210)，所述控制电路具有第一控制输入和第二控制输入并且被配置和布置为根据所述第一控制输入的电压产生所述第一控制信号集(220)，并根据所述第二控制输入的电压产生第二控制信号集(222)；以及
电压移位电路(230)，被配置和布置为根据所述第一开关电路的所述输出节点的电压来偏置所述第一控制信号集和第二控制信号集的电压，从而对相应晶体管集的开关电压的迁移进行补偿；
其中所述第一和第二开关电路的每一个包括：
上拉晶体管开关，被配置和布置为响应于所述第一控制信号集将来自第一电流源的电流提供给相应的输出节点；以及
下拉开关，被配置和布置为响应于所述第二控制信号集将来自相应输出节点的电流提供给第二电流源。
9.根据权利要求8所述的电荷泵电路，其中：
相应的晶体管集中的每一个晶体管具有由所述第一和第二控制信号集中相应的一个驱动的栅极；以及
针对相应的晶体管集中的每一个晶体管，所述电压移位电路被配置和布置为基于晶体管的开关电压来偏置用于驱动晶体管的栅极的对应控制信号的电压。
10.根据权利要求9所述的电荷泵电路，其中：
对于相应的晶体管集中的每一个晶体管是n型晶体管的情况，所述电压移位电路增加用于驱动所述晶体管的栅极的对应控制信号的电压，增量等于所述第一开关电路的所述输出节点的电压加上使所述n型晶体管截止的栅极-源极电压；以及
对于相应的晶体管集中的每一个晶体管是p型晶体管的情况，所述电压移位电路增加用于驱动所述晶体管的栅极的对应控制信号的电压，增量等于所述第一开关电路的所述输出节点的电压减去为所述控制电路供电的第二电压(Vdrive)并且减去使所述p型晶体管截止的源极-栅极电压。
11.根据权利要求8所述的电荷泵电路，其中
所述第一控制信号集包括提供给所述第一开关电路的第一控制信号子集和提供给所述第二开关电路的第二控制信号子集，所述第二控制信号子集的值是所述第一控制信号子集的值的补集；以及
所述第二控制信号集包括提供给所述第一开关电路的第一控制信号子集和提供给所述第二开关电路的第二控制信号子集，所述第二控制信号子集的值是所述第一控制信号子集的值的补集。
12.根据权利要求8所述的电荷泵电路，其中：
所述第一开关电路和第二开关电路的上拉晶体管开关和下拉晶体管开关具有响应于相应输出节点的电压的改变而漂移的阈值开关电压；以及
所述电压移位电路还被配置和布置为偏置所述第一控制信号集和第二控制信号集的电压，以跟随所述第一开关电路和第二开关电路的所述上拉晶体管开关和下拉晶体管开关的阈值开关电压的漂移。
13.根据权利要求9所述的电荷泵电路，其中所述电压移位电路包括：
电容器集，所述电容器集中的每一个电容器具有相应的第一端子和第二端子，所述第一端子耦合为接收由控制信号产生的所述第一控制信号集和第二控制信号集中相应的一个，所述第二端子耦合为向所述第一开关电路和第二开关电路提供所述第一控制信号集和第二控制信号集中相应的一个；以及
偏置电路，被配置为和布置为通过调整所述电容器集中每一个电容器上相应的电荷来偏置提供给所述第一开关电路和第二开关电路的所述第一控制信号集和第二控制信号集。
14.根据权利要求13所述的电荷泵电路，其中：
所述第一开关电路和第二开关电路中的每一个包括p型晶体管集和n型晶体管集，所述p型晶体管集具有由所述第一控制信号集和第二控制信号集中相应的一个来驱动的相应栅极，所述n型晶体管集具有由所述第一控制信号集和第二控制信号集中相应的一个来驱动的相应栅极；
所述p型晶体管集的栅极尺寸与所述n型晶体管集的栅极尺寸相同，以及
所述电压移位电路的偏置电路被配置和布置为以电压来偏置所述第一控制信号集和第二控制信号集，从而实现由于对于n型晶体管和p型晶体管而言导通和截止状态之间的切换抵消而导致电容性电荷传输到输出。
15.一种锁相环PLL电路，包括：
相位频率检测PFD电路，被配置和布置为基于输入信号和反馈信号的相位比较来提供命令信号以调整输出信号的频率；
如权利要求1或8所述的电荷泵电路，被配置和布置为，接收来自PFD电路的命令信号并基于所述命令信号来调整频率控制信号的电压；
电压控制振荡器，具有耦合为从所述电荷泵接收控制信号的输入并被配置和布置为产生输出信号；以及
反馈路径，被配置和布置为从所述输出信号获得所述反馈信号并向所述PFD电路提供所述反馈信号。
16.根据权利要求15所述的PLL电路，其中所述相位频率检测电路由向所述控制电路(210)供电的第二电压(Vdrive)供电。
17.根据权利要求15所述的PLL电路，其中所述电压移位电路被配置和布置为针对所述第一控制信号集和第二控制信号集中的每一个：
偏置控制信号，以相对于所述晶体管集中相应的一个晶体管的导通和截止开关电压来对控制信号的操作电压范围定中心，从而补偿由于向输出的电压改变而引起的开关电压的漂移；以及
向所述晶体管集中相应的一个晶体管的栅极端子提供偏置后的控制信号。
CN201510098199.0A 2014-03-07 2015-03-05 电荷泵电路 Active CN104901532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/201,229 US9419515B2 (en) 2014-03-07 2014-03-07 Charge pump circuit
US14/201,229 2014-03-07

Publications (2)

Publication Number Publication Date
CN104901532A CN104901532A (zh) 2015-09-09
CN104901532B true CN104901532B (zh) 2017-08-08

Family

ID=52598584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510098199.0A Active CN104901532B (zh) 2014-03-07 2015-03-05 电荷泵电路

Country Status (3)

Country Link
US (1) US9419515B2 (zh)
EP (1) EP2916441B1 (zh)
CN (1) CN104901532B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584011B1 (en) * 2016-01-06 2017-02-28 Semiconductor Components Industries, Llc Capacitive coupled input transfer gates
CN108429445B (zh) * 2017-02-13 2020-04-14 珠海全志科技股份有限公司 一种应用于电荷泵的软启动电路
CN111917412B (zh) * 2020-08-17 2022-06-03 成都华微电子科技股份有限公司 用于带宽可调锁相环的可编程电荷泵电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363066A (en) * 1993-06-16 1994-11-08 At&T Global Information Solutions Company (Fka Ncr Corporation) Fast CMOS charge pump circuit
US6160723A (en) * 1999-03-01 2000-12-12 Micron Technology, Inc. Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
US6441660B1 (en) * 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
CN1677821A (zh) * 2004-03-31 2005-10-05 美国博通公司 具有整流子的电荷泵电路
US7977984B1 (en) * 2007-10-13 2011-07-12 Altera Corporation High-speed charge pump circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920215A (en) 1997-06-30 1999-07-06 Sun Microsystems, Inc. Time-to-charge converter circuit
US6124755A (en) 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
CN1653677A (zh) 2002-05-07 2005-08-10 皇家飞利浦电子股份有限公司 电荷泵
EP2337200B1 (en) 2009-12-18 2014-04-09 Nxp B.V. A sub-stage for a charge pump
US8624628B1 (en) * 2012-08-07 2014-01-07 Agere Systems Llc Adjustable level shifter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363066A (en) * 1993-06-16 1994-11-08 At&T Global Information Solutions Company (Fka Ncr Corporation) Fast CMOS charge pump circuit
US6160723A (en) * 1999-03-01 2000-12-12 Micron Technology, Inc. Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
US6441660B1 (en) * 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
CN1677821A (zh) * 2004-03-31 2005-10-05 美国博通公司 具有整流子的电荷泵电路
US7977984B1 (en) * 2007-10-13 2011-07-12 Altera Corporation High-speed charge pump circuits

Also Published As

Publication number Publication date
US20150256063A1 (en) 2015-09-10
CN104901532A (zh) 2015-09-09
EP2916441A1 (en) 2015-09-09
EP2916441B1 (en) 2017-08-02
US9419515B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
US9917511B2 (en) Circuit for clamping current in a charge pump
CN105811941B (zh) 一种上电复位电路
EP2561616B1 (en) Pll charge pump with reduced coupling to bias nodes
US20080191783A1 (en) Symmetric charge pump replica bias detector
CN104201880B (zh) 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路
US5898336A (en) Charging pump circuit and a phase-locked loop circuit using the same
CN104901532B (zh) 电荷泵电路
TW200721691A (en) Voltage controlled oscillator with a multiple gate transistor and method therefor
US20120146716A1 (en) Apparatus for Controlling Slew Rate
EP3228007A1 (en) An electronic latch, a method for an electronic latch, a frequency division by two and a 4-phase generator
CN103683937B (zh) 电压转换电路
CN208986918U (zh) 一种延迟锁相环、时钟系统和通信设备
CN1728032B (zh) 降低基片噪音的电流驱动器电路及其操作方法
US9543969B2 (en) High-speed resistor-based charge pump for active loop filter-based phase-locked loops
US8581646B2 (en) Charge pump circuit
US7705641B2 (en) Fast response phase-locked loop charge-pump driven by low voltage input
CN108449085B (zh) 锁相环和电子系统
US20100141346A1 (en) Phase-Locked Loop with Start-Up Circuit
US7944257B2 (en) Method and system of optimizing a control system using low voltage and high-speed switching
CN201754557U (zh) 可解决电荷分配和电流失配问题的电荷泵
CN101594144A (zh) 锁相环路
Kim Design of CMOS adaptive-supply serial links
CN108988854B (zh) 锁相环电路
Liu et al. Design of improved CMOS phase-frequency detector and charge-pump for phase-locked loop
KR102695245B1 (ko) 전압 제어 발진기용 지연 셀

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant