CN104883056A

CN104883056A - 一种并联结构的sepic电路

Info

Publication number: CN104883056A
Application number: CN201510329411.XA
Authority: CN
Inventors: 阳彩
Original assignee: KEBODA TECHNOLOGY CORP
Current assignee: Koboda technology, Limited by Share Ltd
Priority date: 2015-06-15
Filing date: 2015-06-15
Publication date: 2015-09-02
Anticipated expiration: 2035-06-15
Also published as: CN104883056B

Abstract

本发明公开了一种并联结构的SEPIC电路，包括第一电感、开关管、主中间电路以及输出电容；主中间电路包括第一隔离电容、第一二极管和第二电感。该SEPIC电路还包括一组或多组副中间电路；每一组副中间电路包括第二隔离电容、第二二极管和第三电感。每一组副中间电路与主中间电路具有并联的结构。本发明可用于输出电流较大的开关电路系统，且能够保持二极管的均流。

Description

一种并联结构的SEPIC电路

技术领域

本发明涉及SEPIC变换电路。

背景技术

传统汽车12V电池取电的功率开关电路，如果有升降压的功能要求，反激电路往往以其低成本优势被作为首选拓扑。而随着耦合电感的应用，使得采用耦合电感的SEPIC电路越来越多的被用来取代反激电路拓扑。相对反激电路拓扑，采用耦合电感的SEPIC电路在保持成本的基础上，有着更小的输入电流纹波。图1中示出了现有的一种采用耦合电感的SEPIC电路。

在输出电流较大的应用场合，升降压拓扑中单个输出整流二极管就不能满足应用需求。不仅由于整流二极管功耗增加导致系统效率低下，甚至由于本身损耗增加而无法正常散热而导致损坏。针对这种应用，现有的SEPIC电路往往采用同步整流MOSFET或者二极管并联的方案。

采用同步整流MOSFET虽然能够有效解决输出大电流的问题，但是需要对应的驱动电路，这样使得控制变得复杂，增加成本。除此之外，采用同步整流MOSFET还会带来额外的EMC问题，这是由于同步整流MOSFET寄生的反并联二极管反向恢复特性很差（采用的肖特基二极管没有反向恢复问题）。

直接采用二极管并联的方式在一定程度也能解决问题，但是由于元件参数偏差会导致不均流，加上二极管导通压降有着负温度特性（温度越高，导通压降越小），更会加剧电流的不均流。因此如果采用二极管直接并联的方式，对元件参数偏差和实际布局都有很高要求，并且仍然很难保证很好的均流。

发明内容

本发明所要解决的技术问题在于提供一种可用于输出电流较大的开关电路系统的SEPIC电路，且该SEPIC电路能够保持二极管的均流。

为解决上述技术问题，本发明采用了以下技术方案：

一种并联结构的SEPIC电路，包括第一电感、开关管、主中间电路以及输出电容；主中间电路包括第一隔离电容、第一二极管和第二电感；第一电感的一端与直流输入电压的正端连接，第一电感的另一端与开关管的第一导通端以及第一隔离电容的一端连接，第一隔离电容的另一端与第一二极管的正极以及第二电感的一端连接，第一二极管的负极与输出电容的一端连接，开关管的第二导通端、第二电感的另一端以及输出电容的另一端均与直流输入电压的负端连接，该SEPIC电路还包括一组或多组副中间电路；每一组副中间电路包括第二隔离电容、第二二极管和第三电感；第二隔离电容的一端与第一隔离电容的一端、第一电感的另一端以及开关管的第一导通端连接，第二隔离电容的另一端与第二二极管的正极以及第三电感的一端连接，第二二极管的负极与第一二极管的负极以及输出电容的一端连接，第三电感的另一端与直流输入电压的负端连接。

本发明至少达到以下的有益效果：

1.本发明借助主中间电路和副中间电路中的电感的寄生直流电阻来抑制主中间电路和副中间电路的二极管的不均流，降低了二极管对其本身参数偏差的敏感性，从而在满足输出大电流的同时提高了转换效率；

2.本发明实施成本低，并可以根据输出电流的大小灵活地调整与主中间电路并联的副中间电路的数量。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示出了现有的SEPIC电路的示意图。

图2示出了根据本发明一实施例的一种并联结构的SEPIC电路的示意图。

图3示出了根据本发明一实施例的一种并联结构的SEPIC电路的工作原理图。

具体实施方式

下面结合附图对发明做出进一步说明。

请参阅图2。根据本发明一实施例的一种并联结构的SEPIC电路，包括第一电感L₁、开关管S₁、主中间电路以及输出电容C_o。主中间电路包括第一隔离电容C_b1、第一二极管D₁和第二电感L₂。

第一电感L₁的一端与直流输入电压V₁的正端连接，第一电感L₁的另一端与开关管S₁的第一导通端以及第一隔离电容C_b1的一端连接，第一隔离电容C_b1的另一端与第一二极管D₁的正极以及第二电感L₂的一端连接，第一二极管D₁的负极与输出电容C_o的一端连接，开关管S₁的第二导通端、第二电感L₂的另一端以及输出电容C_o的另一端均与输入电压V₁的负端连接。输出电容两端C_o的输出电压为该SPEIC电路的输出电压V_o，负载R_o与该输出电容C_o并联连接，负载R_o不局限于纯电阻。

该SEPIC电路还包括一组副中间电路。该组副中间电路包括第二隔离电容C_b2、第二二极管D₂和第三电感L₃。

第二隔离电容C_b2的一端与第一隔离电容C_b1的一端、第一电感L₁的另一端以及开关管S₁的第一导通端连接，第二隔离电容C_b2的另一端与第二二极管D₂的正极以及第三电感L₃的一端连接，第二二极管D₂的负极与第一二极管的负极D₁以及输出电容C_o的一端连接，第三电感L₃的另一端与直流输入电压V₁的负端连接。

在图中所示的实施例中，该直流输入电压V₁为直流电压源，该直流电压源的负端接地。开关管S₁为NMOS开关管，开关管S₁的第一导通端为该NMOS管的漏极，开关管S₁的第二导通端为该NMOS管的源极。

图2仅以设置一组副中间电路举例说明，在其它的实施例中，也可以设置多组副中间电路。该多组副中间电路与主中间电路构成并联结构，每组副中间电路均包括第二隔离电容C_b2、第二二极管D₂和第三电感L₃，其电路连接结构与前述的实施例相同，在此不再赘述。

另外，基于成本考虑，最好是采用耦合电感的方式，使第一电感L₁的线圈、第二电感L₂的线圈以及所有第三电感L₃的线圈均绕设在同一个磁芯上。

以下结合图3对根据本发明一实施例的一种并联结构的SEPIC电路的工作原理做进一步描述。在图3中，考虑了第二电感L₂的寄生直流电阻r_L2和第三电感L₃的寄生直流电阻r_L3，由于第一电感L₁的寄生直流电阻不影响主中间电路和副中间电路的电流分配情况，因此以下分析忽略了第一电感L₁的寄生直流电阻。

分析假设电感纹波电流为零，开关管S₁视为理想开关，所有的电容均为理想电容，并定义开关占空比为D，开关周期为Ts。

稳态时，根据第一隔离电容C_b1和第二隔离电容C_b2电荷守恒，可以知道流过隔离电容的平均电流为零，因此流过第二电感L₂的电流平均值I_L2等于流过第一二极管D₁的电流平均值I_D1，同样，流过第三电感L₃的电流平均值I_L3等于流过第二二极管D₂的电流平均值I_D2。而流过第一二极管D₁的电流平均值I_D1即为主中间电路输出电流值I_o1，流过第二二极管D₂的电流平均值I_D2即为副中间电路输出电流值I_o2。

在开关管S₁关断时，从第一电感L₁的电流流到第一隔离电容C_b1和第二隔离电容C_b2的电流分别为[D/(1-D)]*I_L2和[D/(1-D)]*I_L3。根据电感的伏秒平衡可以得到：

V₁*D*Ts = (V_cb1 + V_d1 + V_o–V₁)*(1-D)*Ts

(V_cb1 – I_L2*r_L2)*D*Ts = (V_d1 +V_o + I_L2*r_L2)*(1-D)*Ts

对于主中间电路根据以上公式可以得到：

V_o= D*V₁/(1-D) – r_L2*I_o1 –V_d1

同样，对于副中间电路可以得到：

V_o = D*V₁/(1-D) – r_L3*I_o2 –V_d2

由上述的主中间电路和副中间电路的输出电压公式可以得到：

r_L2*I_o1 + V_d1 = r_L3*I_o2 + V_d2

其中，V_cb1 为第一隔离电容C_b1的压降，V_d1为第一二极管D₁流过[1/(1-D)]*I_L2电流值时的压降，V_d2为第二二极管D₂流过[1/(1-D)]*I_L3电流值时的压降。

根据公式r_L2*I_o1 + V_d1 = r_L3*I_o2 + V_d2可以看出，寄生直流电阻r_L2和r_L3能够参与调节电流分配，从而抑制输出电流均流对二极管特性偏差的敏感度。

例如，假设SEPIC电路的总输出电流为4A，占空比为0.5（流过二极管的电流为输出电流的1/(1-D)倍，即2倍），寄生直流电阻为0.1欧姆，而第一、第二二极管在工作点附近伏安特性线性处理为：

V_d1 = 0.4 + 0.005*I_d1

V_d2 = 0.39 + 0.005*I_d2

当采用传统的第一、第二二极管直接并联的方式时，结合以下公式

V_d1 = V_d2

I_o1+ I_o2 = 4A

I_d1 = 2*I_o1

I_d2 = 2*I_o2

可以计算得到：

I_o1 = 1.5A

I_o2 = 2.5A

而如果采用根据本发明图2所示的SEPIC电路，结合以下公式

0.1*I_o1+ V_d1 = 0.1*I_o2 + V_d2

I_o1+ I_o2 = 4A

I_d1 = 2*I_o1

I_d2 = 2*I_o2

可以得到：

I_o1= 1.955A

I_o2 = 2.045A

通过比对可以看出，本发明较好地抑制了二极管的不均流现象。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种并联结构的SEPIC电路，包括第一电感、开关管、主中间电路以及输出电容；所述主中间电路包括第一隔离电容、第一二极管和第二电感；所述第一电感的一端与直流输入电压的正端连接，所述第一电感的另一端与所述开关管的第一导通端以及所述第一隔离电容的一端连接，所述第一隔离电容的另一端与所述第一二极管的正极以及第二电感的一端连接，所述第一二极管的负极与所述输出电容的一端连接，所述开关管的第二导通端、所述第二电感的另一端以及所述输出电容的另一端均与直流输入电压的负端连接，其特征在于，该SEPIC电路还包括一组或多组副中间电路；

每一组副中间电路包括第二隔离电容、第二二极管和第三电感；

所述第二隔离电容的一端与所述的第一隔离电容的一端、所述的第一电感的另一端以及所述开关管的第一导通端连接，所述第二隔离电容的另一端与所述第二二极管的正极以及第三电感的一端连接，所述第二二极管的负极与所述的第一二极管的负极以及所述的输出电容的一端连接，所述第三电感的另一端与所述直流输入电压的负端连接。

2.如权利要求1所述的一种并联结构的SEPIC电路，其特征在于，所述第一电感的线圈、所述第二电感的线圈以及所有第三电感的线圈均绕设在同一个磁芯上。

3.如权利要求1所述的一种并联结构的SEPIC电路，其特征在于，所述的开关管为NMOS开关管，所述开关管的第一导通端为该NMOS管的漏极，所述开关管的第二导通端为该NMOS管的源极。