CN104882956A - 多电源切换电路及具有其的麻醉机 - Google Patents

Abstract

本发明公开了一种多电源切换电路及具有其的麻醉机，该多电源切换电路包括：电压取样处理模块，源电压取样处理模块与主电源、第一辅助电源和第二辅助电源相连，用于进行电压取样；逻辑处理模块，用于根据主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号，输出第一逻辑电平信号和第二逻辑电平信号；电平转换模块，用于将第一逻辑电平信号和第二逻辑电平信号转换为与PMOS匹配的转换后匹配信号；PMOS加速驱动模块，用于对转换后匹配信号进行加速驱动；和PMOS开关模块，用于输出供电。本发明的多电源切换电路能够实现主电源、第一辅助电源和第二辅助电源之间的自动无缝切换，并且具有功耗小的优点。

Description

多电源切换电路及具有其的麻醉机

技术领域

本发明属于模拟电路技术领域，具体涉及一种多电源切换电路及具有其的麻醉机。

背景技术

为防止电网停电造成手术中断，麻醉机等医疗手术设备常使用多组备用电源来提供可靠保证。多组电源供电系统存在电压差异，不同电源之间的切换时应当保证其不间断。

现有常用的切换方式主要是采用肖特基二极管作为多组电源供电的“或”关系输出。该方案能够解决多电源不同电压之间的连续切换的问题，但是当系统电源功耗比较大时，该方案则显出发热严重的弊端，具体地：肖特基二极管导通压降在0.35～0.6V左右，并且随电流的增大会上升，肖特基二极管功耗等于导通压降与导通电流的乘积，当电流超过5A时其功耗明显增加、发热严重。因此亟待提出一种功耗小、无缝切换的电源切换电路。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种功耗小、无缝切换的多电源切换电路。本发明的另一目的在于提出一种具有多电源切换电路的麻醉机。

根据本发明实施例的多电源切换电路，包括：电压取样处理模块，所述源电压取样处理模块与主电源、第一辅助电源和第二辅助电源相连，用于对所述主电源、第一辅助电源和第二辅助电源分别进行电压取样，得到主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号；逻辑处理模块，所述逻辑处理模块与所述电压取样处理模块相连，用于根据所述主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号，输出第一逻辑电平信号和第二逻辑电平信号；电平转换模块，所述电平转换模块与所述逻辑处理模块相连，用于将所述第一逻辑电平信号和所述第二逻辑电平信号转换为与PMOS匹配的转换后匹配信号；PMOS加速驱动模块，所述PMOS加速驱动模块与所述电平转换模块相连，用于对所述转换后匹配信号进行加速驱动；和PMOS开关模块，所述PMOS开关模块与所述PMOS加速驱动模块相连，用于输出供电。

由上可知，本发明实施例的多电源切换电路，能够实现主电源、第一辅助电源和第二辅助电源之间的自动无缝切换，至少具有如下优点：（1）采用纯模拟电路实现避免死机，程序跑飞等问题；（2）通流能力强，功耗很小；（3）特殊的PMOS驱动电路很好的解决PMOS的高压驱动和开启瞬间的电流冲击问题；（4）可灵活设置切换电压值；（5）完全解决多电源之间的连续切换（6）解决多电源不平衡电压之间的倒流问题。

在本发明的一个实施例中，所述逻辑处理电路模块包括：第一与非门(U1)，所述第一与非门(U1)的一个输入端与所述主电源取样信号相连，另一个输入端与工作电压VDD相连；第二与非门(U2)，所述第二与非门(U2)的一个输入端与所述第一辅助电源取样信号相连，另一个输入端与所述工作电压VDD相连；第三与非门(U3)，所述第三与非门(U3)的一个输入端与所述第二辅助电源取样信号相连，另一个输入端与所述第二与非门(U)的输出端相连；第四与非门(U4)，所述第四与非门(U4)的一个输入端与所述第一与非门(U1)的输出端相连，另一个输入端与所述第一辅助电源取样信号相连；第五与非门(U5)，所述第五与非门(U5)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第三与非门(U3)的输出端相连；第六与非门(U6)，所述第六与非门(U6)的一个输入端与所述第一与非门(U1)的输出端相连，另一个输入端与所述第五与非门(U5)的输出端相连；第七与非门(U7)，所述第七与非门(U7)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第四与非门(U4)的输出端相连，所述第七与非门(U7)的输出端输出第一逻辑信号；和第八与非门(U8)，所述第八与非门(U8)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第六与非门(U6)的输出端相连，所述第八与非门(U8)的输出端输出第二逻辑信号。

在本发明的一个实施例中，所述电平转换模块包括:第一三极管(Q18)，所述第一三极管(Q18)的基极经过第一电阻(R19)连接至所述第一逻辑电平信号，所述第一三极管(Q18)的集极经过第二电阻(R12)连接至低压差线性稳压电源VCC_LDO，所述第一三极管(Q18)的射极接地；第二三极管(Q19)，所述第二三极管(Q19)的基极经过第三电阻(R22)连接至所述第二逻辑电平信号，所述第二三极管(Q19)的集极经过第四电阻(R17)连接至低压差线性稳压电源VCC_LDO，所述第二三极管(Q19)的射极接地；第三三极管(Q15)，所述第三三极管(Q15)的基极连接至所述第一三极管(Q18)的集极，所述第三三极管(Q15)的集极经过第五电阻(R6)连接至所述PMOS加速驱动模块,所述第三三极管(Q15)的射极接地；和第四三极管(Q16)，所述第四三极管(Q16)的基极连接至所述第二三极管(Q19)的集极，所述第四三极管(Q16)的集极经过第六电阻(R14)连接至所述PMOS加速驱动模块,所述第四三极管(Q16)的射极接地。

在本发明的一个实施例中，所述PMOS加速驱动模块包括：第五三极管(Q3)，所述第五三极管(Q3)的基极经过所述第五电阻(R6)连接至所述第三三极管(Q15)的集极，所述第五三极管(Q3)的集极经过第七电阻(R01)连接至所述第五三极管(Q3)的基极，所述第五三极管(Q3)的射极经过第八电阻(R8)接地；和第六三极管(Q11)，所述第六三极管(Q11)的基极经过所述第六电阻(R14)连接至所述第四三极管(Q16)的集极，所述第六三极管(Q11)的集极经过第九电阻(R03)连接至所述第六三极管(Q11)的基极，所述第六三极管(Q11)的射极经过第十电阻(R21)接地。

在本发明的一个实施例中，所述PMOS开关模块包括：第一PMOS管(Q2)，所述第一PMOS管(Q2)的漏极连接至所述第一辅助电源，所述第一PMOS管(Q2)的栅极相连至所述第五三极管(Q3)的射极，所述第一PMOS管(Q2)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；第二PMOS管(Q4)，所述第二PMOS管(Q4)的漏极连接至所述第一辅助电源，所述第二PMOS管(Q4)的栅极相连至所述第五三极管(Q3)的射极，所述第二PMOS管(Q4)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；第三PMOS管(Q5)，所述第三PMOS管(Q5)的漏极连接至所述主电源，所述第三PMOS管(Q5)的栅极相连至所述第五三极管(Q3)的射极并且所述第三PMOS管(Q5)的栅极经过第十二电阻(R02)连接至所述第五三极管(Q3)的集极，所述第三PMOS管(Q5)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；第四PMOS管(Q6)，所述第四PMOS管(Q6)的漏极连接至所述主电源，所述第四PMOS管(Q6)的栅极相连至所述第五三极管(Q3)的射极，所述第四PMOS管(Q6)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；第五PMOS管(Q10)，所述第五PMOS管(Q10)的漏极连接至所述第二辅助电源，所述第五PMOS管(Q10)的栅极连接至所述第六三极管(Q11)的射极，所述第五PMOS管(Q10)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；第六PMOS管(Q13)，所述第六PMOS管(Q13)的漏极连接至所述第二辅助电源，所述第六PMOS管(Q13)的栅极连接至所述第六三极管(Q11)的射极，所述第六PMOS管(Q13)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；第七PMOS管(Q12)，所述第七PMOS管(Q12)的漏极连接至所述主电源，所述第七PMOS管(Q12)的栅极连接至所述第六三极管(Q11)的射极并且所述第七PMOS管(Q12)的栅极经过第十四电阻(R04)连接至所述第六三极管(Q11)的集极，所述第七PMOS管(Q12)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；第八PMOS管(Q14)，所述第八PMOS管(Q14)的漏极连接至所述主电源，所述第八PMOS管(Q14)的栅极相连至所述第五三极管(Q3)的射极，所述第八PMOS管(Q14)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；和供电输出端，所述供电输出端与所述第三PMOS管(Q5)、第四PMOS管(Q6)、第七PMOS管(Q12)和第八PMOS管(Q14)的漏端相连。

在本发明的一个实施例中，所述主电源为24V直流电源。

在本发明的一个实施例中，所述第一辅助电源为锂电池。

在本发明的一个实施例中，所述第二辅助电源为铅酸电池。

根据本发明实施例的麻醉机，包括：多电源切换电路，所述多电源切换电路为本发明公开的任一种多电源切换电路；和麻醉机本体，所述麻醉机本体与所述多电源切换电路相连。

由上可知，由于本发明实施例的麻醉机具有与本发明实施例的多电源切换电路的相似结构，该麻醉机能够实现主电源、第一辅助电源和第二辅助电源之间的自动无缝切换，至少具有如下优点：（1）采用纯模拟电路实现避免死机，程序跑飞等问题；（2）通流能力强，功耗很小；（3）特殊的PMOS驱动电路很好的解决PMOS的高压驱动和开启瞬间的电流冲击问题；（4）可灵活设置切换电压值；（5）完全解决多电源之间的连续切换；（6）解决多电源不平衡电压之间的倒流问题。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是本发明实施例的多电源切换电路的结构框图；

图2是本发明实施例的电压取样处理模块的电路图；

图3是本发明实施例的逻辑处理模块的电路图；

图4是本发明实施例的电平转换模块、PMOS加速驱动模块和PMOS开关模块的电路图；

图5是本发明实施例的麻醉机的结构框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

如图1所示，根据本发明实施例的多电源切换电路，包括：电压取样处理模块100，逻辑处理模块200，电平转换模块300，PMOS加速驱动模块400和PMOS开关模块500。源电压取样处理模块100与主电源、第一辅助电源和第二辅助电源相连，用于对主电源、第一辅助电源和第二辅助电源分别进行电压取样，得到主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号。逻辑处理模块200与电压取样处理模块100相连，用于根据主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号，输出第一逻辑电平信号和第二逻辑电平信号。电平转换模块300与逻辑处理模块200相连，用于将第一逻辑电平信号和第二逻辑电平信号转换为与PMOS匹配的转换后匹配信号；PMOS加速驱动模块400与电平转换模块300相连，用于对转换后匹配信号进行加速驱动。PMOS开关模块500与PMOS加速驱动模块400相连，用于输出供电。

由上可知，本发明实施例的多电源切换电路，能够实现主电源、第一辅助电源和第二辅助电源之间的自动无缝切换，并且具有功耗小的优点。

在本发明的一个实施例中，电压取样处理模块100可以如图2所示。该电压取样处理模块采用三个结构相似的电路模块分别对主电源、第一辅助电源和第二辅助电源的电压取样。取样操作的结果为：

$W24V\_S\left(L\right)=\frac{R1+R2}{R2}\×\frac{R4*R5*\mathrm{Vref}\_2.5V}{R3*R4+R4*R5+R3*R5}$

$W24V\_S\left(H\right)=\frac{R1+R2}{R2}\×\frac{R4*\mathrm{VCC}\_W24V+R4*R5*\mathrm{Vref}\_2.5V}{R3*R4+R4*R5*+R3*R5}$

$\mathrm{cell}1\_S\left(L\right)=\frac{{R1}^{\′}+{R2}^{\′}}{{R2}^{\′}}\×\frac{{R4}^{\′}*R{5}^{\′}*\mathrm{Vref}\_2.5V}{{R3}^{\′}*R{4}^{\′}+{R4}^{\′}*{R5}^{\′}+{R3}^{\′}*{R5}^{\′}}$

$\mathrm{cell}1\_S\left(H\right)=\frac{{R1}^{\′}+R{2}^{\′}}{{R2}^{\′}}\×\frac{{R4}^{\′}*\mathrm{VCC}\_\mathrm{cell}1+{R4}^{\′}*{R5}^{\′}*\mathrm{Vref}\_2.5V}{{R3}^{\′}*{R4}^{\′}+{R4}^{\′}*{R5}^{\′}+{R3}^{\′}*{R5}^{\′}}$

$\mathrm{cell}2\_S\left(L\right)=\frac{{R1}^{\′\′}+{R3}^{\′\′}}{{R2}^{\′\′}}\×\frac{{R4}^{\′\′}*{R5}^{\′\′}*\mathrm{Vref}\_2.5V}{{R3}^{\′\′}*{R4}^{\′\′}+{R4}^{\′\′}*{R5}^{\′\′}+{R3}^{\′\′}*{R5}^{\′\′}}$

$\mathrm{cell}2\_S\left(H\right)=\frac{{R1}^{\′\′}+{R2}^{\′\′}}{{R2}^{\′\′}}\×\frac{{R4}^{\′\′}*\mathrm{VCC}\_\mathrm{cell}2+{R4}^{\′\′}*R{5}^{\′\′}*\mathrm{Vref}\_2.5V}{{R3}^{\′\′}*{R4}^{\′\′}+{R4}^{\′\′}*{R5}^{\′\′}+{R3}^{\′\′}*{R5}^{\′\′}}$

需要说明的是，本发明电压取样处理模块100还可以根据需要灵活选择其他形式的电路，本文不做赘述。

在本发明的一个实施例中，如图3所示，逻辑处理电路模块200包括：第一与非门(U1)，第一与非门(U1)的一个输入端与主电源取样信号W24V_S相连，另一个输入端与工作电压VDD相连；第二与非门(U2)，第二与非门(U2)的一个输入端与第一辅助电源取样信号cell1_S相连，另一个输入端与工作电压VDD相连；第三与非门(U3)，第三与非门(U3)的一个输入端与第二辅助电源取样信号cell2_S相连，另一个输入端与第二与非门(U)的输出端相连；第四与非门(U4)，第四与非门(U4)的一个输入端与第一与非门(U1)的输出端相连，另一个输入端与第一辅助电源取样信号cell1_S相连；第五与非门(U5)，第五与非门(U5)的一个输入端与工作电压VDD相连，另一个输入端与第三与非门(U3)的输出端相连；第六与非门(U6)，第六与非门(U6)的一个输入端与第一与非门(U1)的输出端相连，另一个输入端与第五与非门(U5)的输出端相连；第七与非门(U7)，第七与非门(U7)的一个输入端与工作电压VDD相连，另一个输入端与第四与非门(U4)的输出端相连，第七与非门(U7)的输出端输出第一逻辑信号K1_EN；和第八与非门(U8)，第八与非门(U8)的一个输入端与工作电压VDD相连，另一个输入端与第六与非门(U6)的输出端相连，第八与非门(U8)的输出端输出第二逻辑信号K1_EN。通过该逻辑处理电路200实现了主电源W24V、第一辅助电源cell1和第二辅助电源cell2之间的变换，切换优先级为：主电源W24V优于第一辅助电源cell1并且第一辅助电源cell1优于第二辅助电源cell2。

在本发明的一个实施例中，如图4所示，电平转换模块300可以包括：第一三极管(Q18)，第一三极管(Q18)的基极经过第一电阻(R19)连接至第一逻辑电平信号，第一三极管(Q18)的集极经过第二电阻(R12)连接至低压差线性稳压电源VCC_LDO，第一三极管(Q18)的射极接地；第二三极管(Q19)，第二三极管(Q19)的基极经过第三电阻(R22)连接至第二逻辑电平信号，第二三极管(Q19)的集极经过第四电阻(R17)连接至低压差线性稳压电源VCC_LDO，第二三极管(Q19)的射极接地；第三三极管(Q15)，第三三极管(Q15)的基极连接至第一三极管(Q18)的集极，第三三极管(Q15)的集极经过第五电阻(R6)连接至PMOS加速驱动模块,第三三极管(Q15)的射极接地；和第四三极管(Q16)，第四三极管(Q16)的基极连接至第二三极管(Q19)的集极，第四三极管(Q16)的集极经过第六电阻(R14)连接至PMOS加速驱动模块,第四三极管(Q16)的射极接地。

在本发明的一个实施例中，如图4所示，PMOS加速驱动模块400包括：第五三极管(Q3)，第五三极管(Q3)的基极经过第五电阻(R6)连接至第三三极管(Q15)的集极，第五三极管(Q3)的集极经过第七电阻(R01)连接至第五三极管(Q3)的基极，第五三极管(Q3)的射极经过第八电阻(R8)接地；和第六三极管(Q11)，第六三极管(Q11)的基极经过第六电阻(R14)连接至第四三极管(Q16)的集极，第六三极管(Q11)的集极经过第九电阻(R03)连接至第六三极管(Q11)的基极，第六三极管(Q11)的射极经过第十电阻(R21)接地。

在本发明的一个实施例中，如图4所示，PMOS开关模块500包括：第一PMOS管(Q2)，第一PMOS管(Q2)的漏极连接至第一辅助电源，第一PMOS管(Q2)的栅极相连至第五三极管(Q3)的射极，第一PMOS管(Q2)的源极经过第十一电阻(R4)连接至第五三极管(Q3)的集极；第二PMOS管(Q4)，第二PMOS管(Q4)的漏极连接至第一辅助电源，第二PMOS管(Q4)的栅极相连至第五三极管(Q3)的射极，第二PMOS管(Q4)的源极经过第十一电阻(R4)连接至第五三极管(Q3)的集极；第三PMOS管(Q5)，第三PMOS管(Q5)的漏极连接至主电源，第三PMOS管(Q5)的栅极相连至第五三极管(Q3)的射极并且第三PMOS管(Q5)的栅极经过第十二电阻(R02)连接至第五三极管(Q3)的集极，第三PMOS管(Q5)的源极经过第十一电阻(R4)连接至第五三极管(Q3)的集极；第四PMOS管(Q6)，第四PMOS管(Q6)的漏极连接至主电源，第四PMOS管(Q6)的栅极相连至第五三极管(Q3)的射极，第四PMOS管(Q6)的源极经过第十一电阻(R4)连接至第五三极管(Q3)的集极；第五PMOS管(Q10)，第五PMOS管(Q10)的漏极连接至第二辅助电源，第五PMOS管(Q10)的栅极连接至第六三极管(Q11)的射极，第五PMOS管(Q10)的源极经过第十三电阻(R10)连接至第六三极管(Q11)的集极；第六PMOS管(Q13)，第六PMOS管(Q13)的漏极连接至第二辅助电源，第六PMOS管(Q13)的栅极连接至第六三极管(Q11)的射极，第六PMOS管(Q13)的源极经过第十三电阻(R10)连接至第六三极管(Q11)的集极；第七PMOS管(Q12)，第七PMOS管(Q12)的漏极连接至主电源，第七PMOS管(Q12)的栅极连接至第六三极管(Q11)的射极并且第七PMOS管(Q12)的栅极经过第十四电阻(R04)连接至第六三极管(Q11)的集极，第七PMOS管(Q12)的源极经过第十三电阻(R10)连接至第六三极管(Q11)的集极；第八PMOS管(Q14)，第八PMOS管(Q14)的漏极连接至主电源，第八PMOS管(Q14)的栅极相连至第五三极管(Q3)的射极，第八PMOS管(Q14)的源极经过第十三电阻(R10)连接至第六三极管(Q11)的集极；和供电输出端，供电输出端与第三PMOS管(Q5)、第四PMOS管(Q6)、第七PMOS管(Q12)和第八PMOS管(Q14)的漏端相连。

在本发明的一个实施例中，主电源可以为24V直流电源。

在本发明的一个实施例中，第一辅助电源可以为锂电池。

在本发明的一个实施例中，第二辅助电源可以为铅酸电池。

在本发明的一个实施例中，主电源、第一辅助电源、第二辅助电源分别连接有滤波单元。

由上可知，由于本发明实施例的麻醉机具有与本发明实施例的多电源切换电路的相似结构，该麻醉机能够实现主电源、第一辅助电源和第二辅助电源之间的自动无缝切换，至少具有如下优点：（1）采用纯模拟电路实现避免死机，程序跑飞等问题；（2）通流能力强，功耗很小；（3）特殊的PMOS驱动电路很好的解决PMOS的高压驱动和开启瞬间的电流冲击问题；（4）可灵活设置切换电压值；（5）完全解决多电源之间的连续切换；（6）解决多电源不平衡电压之间的倒流问题。

根据本发明实施例的麻醉机，如图5所示，可以包括：多电源切换电路10，多电源切换电路10为本发明公开的任一种多电源切换电路；和麻醉机本体20，麻醉机本体20与多电源切换电路10相连。

由上可知，由于本发明实施例的麻醉机具有与本发明实施例的多电源切换电路的相似结构，该麻醉机能够实现主电源、第一辅助电源和第二辅助电源之间的自动无缝切换，至少具有如下优点：（1）采用纯模拟电路实现避免死机，程序跑飞等问题；（2）通流能力强，功耗很小；（3）特殊的PMOS驱动电路很好的解决PMOS的高压驱动和开启瞬间的电流冲击问题；（4）可灵活设置切换电压值；（5）完全解决多电源之间的连续切换；（6）解决多电源不平衡电压之间的倒流问题。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种多电源切换电路，其特征在于，包括：

电压取样处理模块，所述源电压取样处理模块与主电源、第一辅助电源和第二辅助电源相连，用于对所述主电源、第一辅助电源和第二辅助电源分别进行电压取样，得到主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号；

逻辑处理模块，所述逻辑处理模块与所述电压取样处理模块相连，用于根据所述主电源取样信号、第一辅助电源取样信号和第二辅助电源取样信号，输出第一逻辑电平信号和第二逻辑电平信号；

电平转换模块，所述电平转换模块与所述逻辑处理模块相连，用于将所述第一逻辑电平信号和所述第二逻辑电平信号转换为与PMOS匹配的转换后匹配信号；

PMOS加速驱动模块，所述PMOS加速驱动模块与所述电平转换模块相连，用于对所述转换后匹配信号进行加速驱动；和

PMOS开关模块，所述PMOS开关模块与所述PMOS加速驱动模块相连，用于输出供电。

2.如权利要求1所述的多电源切换电路，其特征在于，所述逻辑处理电路模块包括：

第一与非门(U1)，所述第一与非门(U1)的一个输入端与所述主电源取样信号相连，另一个输入端与工作电压VDD相连；

第二与非门(U2)，所述第二与非门(U2)的一个输入端与所述第一辅助电源取样信号相连，另一个输入端与所述工作电压VDD相连；

第三与非门(U3)，所述第三与非门(U3)的一个输入端与所述第二辅助电源取样信号相连，另一个输入端与所述第二与非门(U)的输出端相连；

第四与非门(U4)，所述第四与非门(U4)的一个输入端与所述第一与非门(U1)的输出端相连，另一个输入端与所述第一辅助电源取样信号相连；

第五与非门(U5)，所述第五与非门(U5)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第三与非门(U3)的输出端相连；

第六与非门(U6)，所述第六与非门(U6)的一个输入端与所述第一与非门(U1)的输出端相连，另一个输入端与所述第五与非门(U5)的输出端相连；

第七与非门(U7)，所述第七与非门(U7)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第四与非门(U4)的输出端相连，所述第七与非门(U7)的输出端输出第一逻辑信号；和

第八与非门(U8)，所述第八与非门(U8)的一个输入端与所述工作电压VDD相连，另一个输入端与所述第六与非门(U6)的输出端相连，所述第八与非门(U8)的输出端输出第二逻辑信号。

3.如权利要求1所述的多电源切换电路，其特征在于，所述电平转换模块包括:

第一三极管(Q18)，所述第一三极管(Q18)的基极经过第一电阻(R19)连接至所述第一逻辑电平信号，所述第一三极管(Q18)的集极经过第二电阻(R12)连接至低压差线性稳压电源VCC_LDO，所述第一三极管(Q18)的射极接地；

第二三极管(Q19)，所述第二三极管(Q19)的基极经过第三电阻(R22)连接至所述第二逻辑电平信号，所述第二三极管(Q19)的集极经过第四电阻(R17)连接至低压差线性稳压电源VCC_LDO，所述第二三极管(Q19)的射极接地；

第三三极管(Q15)，所述第三三极管(Q15)的基极连接至所述第一三极管(Q18)的集极，所述第三三极管(Q15)的集极经过第五电阻(R6)连接至所述PMOS加速驱动模块,所述第三三极管(Q15)的射极接地；和

第四三极管(Q16)，所述第四三极管(Q16)的基极连接至所述第二三极管(Q19)的集极，所述第四三极管(Q16)的集极经过第六电阻(R14)连接至所述PMOS加速驱动模块,所述第四三极管(Q16)的射极接地。

4.如权利要求3所述的多电源切换电路，其特征在于，所述PMOS加速驱动模块包括：

第五三极管(Q3)，所述第五三极管(Q3)的基极经过所述第五电阻(R6)连接至所述第三三极管(Q15)的集极，所述第五三极管(Q3)的集极经过第七电阻(R01)连接至所述第五三极管(Q3)的基极，所述第五三极管(Q3)的射极经过第八电阻(R8)接地；和

第六三极管(Q11)，所述第六三极管(Q11)的基极经过所述第六电阻(R14)连接至所述第四三极管(Q16)的集极，所述第六三极管(Q11)的集极经过第九电阻(R03)连接至所述第六三极管(Q11)的基极，所述第六三极管(Q11)的射极经过第十电阻(R21)接地。

5.如权利要求4所述的多电源切换电路，其特征在于，所述PMOS开关模块包括：

第一PMOS管(Q2)，所述第一PMOS管(Q2)的漏极连接至所述第一辅助电源，所述第一PMOS管(Q2)的栅极相连至所述第五三极管(Q3)的射极，所述第一PMOS管(Q2)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；

第二PMOS管(Q4)，所述第二PMOS管(Q4)的漏极连接至所述第一辅助电源，所述第二PMOS管(Q4)的栅极相连至所述第五三极管(Q3)的射极，所述第二PMOS管(Q4)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；

第三PMOS管(Q5)，所述第三PMOS管(Q5)的漏极连接至所述主电源，所述第三PMOS管(Q5)的栅极相连至所述第五三极管(Q3)的射极并且所述第三PMOS管(Q5)的栅极经过第十二电阻(R02)连接至所述第五三极管(Q3)的集极，所述第三PMOS管(Q5)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；

第四PMOS管(Q6)，所述第四PMOS管(Q6)的漏极连接至所述主电源，所述第四PMOS管(Q6)的栅极相连至所述第五三极管(Q3)的射极，所述第四PMOS管(Q6)的源极经过第十一电阻(R4)连接至所述第五三极管(Q3)的集极；

第五PMOS管(Q10)，所述第五PMOS管(Q10)的漏极连接至所述第二辅助电源，所述第五PMOS管(Q10)的栅极连接至所述第六三极管(Q11)的射极，所述第五PMOS管(Q10)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；

第六PMOS管(Q13)，所述第六PMOS管(Q13)的漏极连接至所述第二辅助电源，所述第六PMOS管(Q13)的栅极连接至所述第六三极管(Q11)的射极，所述第六PMOS管(Q13)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；

第七PMOS管(Q12)，所述第七PMOS管(Q12)的漏极连接至所述主电源，所述第七PMOS管(Q12)的栅极连接至所述第六三极管(Q11)的射极并且所述第七PMOS管(Q12)的栅极经过第十四电阻(R04)连接至所述第六三极管(Q11)的集极，所述第七PMOS管(Q12)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；

第八PMOS管(Q14)，所述第八PMOS管(Q14)的漏极连接至所述主电源，所述第八PMOS管(Q14)的栅极相连至所述第五三极管(Q3)的射极，所述第八PMOS管(Q14)的源极经过第十三电阻(R10)连接至所述第六三极管(Q11)的集极；和

供电输出端，所述供电输出端与所述第三PMOS管(Q5)、第四PMOS管(Q6)、第七PMOS管(Q12)和第八PMOS管(Q14)的漏端相连。

6.如权利要求1-5所述的多电源切换电路，其特征在于，所述主电源为24V直流电源。

7.如权利要求1-5所述的多电源切换电路，其特征在于，所述第一辅助电源为锂电池。

8.如权利要求1-5所述的多电源切换电路，其特征在于，所述第二辅助电源为铅酸电池。

9.一种麻醉机，其特征在于，所述麻醉机包括：

多电源切换电路，所述多电源切换电路为权利要求1-8任一项所述的多电源切换电路；和

麻醉机本体，所述麻醉机本体与所述多电源切换电路相连。