CN104850529A - 基于Zynq开发平台构建LS-SVM模型的加速计算片上系统 - Google Patents
基于Zynq开发平台构建LS-SVM模型的加速计算片上系统 Download PDFInfo
- Publication number
- CN104850529A CN104850529A CN201510245952.4A CN201510245952A CN104850529A CN 104850529 A CN104850529 A CN 104850529A CN 201510245952 A CN201510245952 A CN 201510245952A CN 104850529 A CN104850529 A CN 104850529A
- Authority
- CN
- China
- Prior art keywords
- module
- svm model
- submodule
- data
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，涉及一种构建LS-SVM模型的加速计算片上系统。本发明为了解决目前还没有一种有效的基于Zynq开发平台构建的LS-SVM模型加速计算的片上系统的问题。本发明包括DDR外部存储模块、处理器系统Processing System模块、可编程逻辑Programmable Logic模块和AXI总线模块；处理器系统Processing System模块实现任务调度、核函数的计算和模型预测，可编程逻辑Programmable Logic模块实现数据预处理和线性方程组的求解操作；最终，基于高层次综合HLS开发方式实现LS-SVM模型的加速计算。本发明适用于基于异构SoC平台构建LS-SVM模型的加速计算。
Description
技术领域
本发明涉及一种构建LS-SVM模型的加速计算片上系统。
背景技术
复杂系统的故障预测和健康管理获得越来越多地重视，并广泛应用于电子、汽车、航空航天、通信系统及图像处理等领域。大量系统健康管理的研究工作证明，系统的状态数据绝大多数是典型的时间序列，而机器学习算法是时间序列研究过程中应用的主要方法，LS-SVM作为机器学习的一种，广泛应用于航空航天器系统的健康管理。
针对无人飞行器这种特殊的航天器系统，因受飞行条件、飞行空间的约束，不得不选取低功耗、体积小、重量轻的健康管理平台，嵌入式平台凭借自身的优势可以满足应用的需求。随着片上系统SoC(System-on-a-chip)的发展，逐渐发展为异构多核处理器系统HMPSoC(Heterogeneous Multi-core Processor SoC)，应用这种系统结构完成嵌入式SoC上的高性能计算，不仅可以解决单片FPGA面对高计算复杂度算法存在的计算任务调度问题，同时，可以充分发挥通用处理器编程简单、设计灵活的优势。Zynq开发平台是Xilinx公司推出的异构SoC平台，它为嵌入式高性能计算研究提供了软硬件协同设计的平台。
目前，系统健康管理方面的研究较多的局限于算法的软件实现和仿真，算法较慢的训练速度限制了其在实际中的应用，因此必须开展算法的硬件加速计算研究。
目前在异构SoC Zynq开发平台上实现硬件加速的设计较少，并且没有一种有效的基于Zynq开发平台构建LS-SVM模型的加速计算片上系统。
发明内容
本发明为了解决目前还没有一种有效的基于Zynq开发平台构建LS-SVM模型的加速计算片上系统的问题。
基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，主要包括下述模块：
DDR外部存储模块，用于存储LS-SVM模型处理的原始数据、中间数据及最后结果；
处理器系统Processing System模块，简称PS模块，用于对原始数据的预处理及实现LS-SVM模型中的核函数计算过程，形成核函数矩阵，并将正定对称的核函数矩阵进行存储；
可编程逻辑Programmable Logic模块，简称PL模块，用于LS-SVM模型中线性方程组的求解，负责从DDR外部存储模块读取正定对称矩阵的值，进行矩阵分解并实现求逆过程，最终将乔里斯基分解得到的下三角阵存储在DDR外部存储模块中，并根据分解得到的下三角阵求出LS-SVM模型系数；
AXI总线模块，用于PS模块与PL模块之间的信息传输。
本发明充分发挥Zynq开发平台异构的优势，展开对LS-SVM加速计算方法，采用软硬件协同设计技术，主要解决了异构SoC平台上的计算任务划分问题，同时，设计了基于Zynq SoC的片上系统结构以及线性方程组求解的数据通路，将任务调度、核函数计算和模型预测由处理器系统Processing System模块实现；将数据预处理和线性方程组的求解由可编程逻辑Programmable Logic模块实现，主要在于可编程逻辑Programmable Logic模块可以进行大量的并行操作；最终，基于高层次综合HLS开发方式实现LS-SVM模型的加速计算。
本发明的设计同时使用ARM处理器和可编程逻辑，充分发挥软硬件各自的优势，从而提高计算效率；同时，计算过程中的线性方程组的求解采用Submatrix-Cholesky分解方式，实现数据的规律访存，并且数据传输过程采用DMA的传输方式，大大提高了数据的传输速度，从而使计算效率进一步提高，达到加速计算的目的。
本发明除完成异构SoC平台上的加速计算设计外，通过合理的软硬件划分，并根据Submatrix-Cholesky分解方法设计了合理的数据通路，探索了一种在异构SoC架构下的软硬件协同设计方法，为其他异构平台下的开发设计提供参考和借鉴。
附图说明
图1为本发明原理示意图。
具体实施方式
具体实施方式一：结合图1说明本实施方式，基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，主要包括下述模块：
DDR外部存储模块，用于存储LS-SVM模型处理的原始数据、中间数据及最后结果；
处理器系统Processing System模块，简称PS模块，用于对原始数据的预处理及实现LS-SVM模型中的核函数计算过程，形成核函数矩阵，并将正定对称的核函数矩阵进行存储；
可编程逻辑Programmable Logic模块，简称PL模块，用于LS-SVM模型中线性方程组的求解，负责从DDR外部存储模块读取正定对称矩阵的值，进行矩阵分解并实现求逆过程，最终将乔里斯基分解得到的下三角阵存储在DDR外部存储模块中，并根据分解得到的下三角阵求出LS-SVM模型系数；
AXI总线模块，用于PS模块与PL模块之间的信息传输。
具体实施方式二：本实施方式所述的PS模块包括：
ARM处理器子模块，用于对LS-SVM模型的原始数据进行处理，同时，负责整个计算过程的任务调度；
Cache缓存子模块，用于缓存ARM处理器子模块处理的数据和提取的DDR外部存储模块中的数据；
DDR控制器子模块，用于控制对DDR外部存储模块中数据的读写；
Memory Interconnect子模块，用于PS模块内部存储之间的互联；
Central Interconnect子模块，用于PS模块内部结构的互联；
I/O子模块；用于连接外部的串口及SD卡及调试。
其它步骤与具体实施方式一相同。
具体实施方式三：本实施方式所述的PL模块包括：
加速计算子模块，用于实现线性方程组在可编程逻辑部分的加速求解；
AXI_DMA子模块，用于实现PS与PL之间的快速数据传输，采用DMA传输方式，可以加快传输速度；
RAM/FIFO子模块，用于可编程逻辑PL内部的数据存储或缓存。
其它步骤与具体实施方式一或二相同。
具体实施方式四：本实施方式所述的AXI总线模块包括：
AXI GP子模块，用于PS向PL传输控制信息，通过AXI-Lite总线实现；
AXI HP子模块，用于PS与PL之间进行高速数据传输，通过AXI-Stream总线实现。
整个计算过程，通过AXI GP子模块获得处理器系统子模块的控制命令，完成对整个计算任务调度；同时，通过AXI HP子模块获取DDR外部存储模块中的下三角矩阵，通过AXI_DMA子模块实现PS模块与PL模块之间的快速数据传输。
其它步骤与具体实施方式一至三之一相同。
具体实施方式五：本实施方式所述的ARM处理器子模块通过核函数对LS-SVM模型的原始数据进行计算；其中，σ为超参数，x和y是样本数据，均为l维的列向量；||·||为二范数计算。
其它步骤与具体实施方式二相同。
具体实施方式六：本实施方式所述的PL模块求出LS-SVM模型系数是通过以下方法实现的：
采用基于块的乔里斯基分解方法，实现矩阵A的分解；并通过计算出η和v；其中，A为核函数矩阵，Y为训练样本的输出值，η和v为中间变量；
然后，将和转换为：利用η和v求解得到α和b，从而完成LS-SVM模型的建模过程；其中xi为训练样本，i为样本中每个样本值的下标；x为预测输入，y为训练样本的输出。
其它步骤与具体实施方式三相同。
Claims (6)
1.基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，其特征在于主要包括下述模块：
DDR外部存储模块，用于存储LS-SVM模型处理的原始数据、中间数据及最后结果；
处理器系统Processing System模块，简称PS模块，用于对原始数据的预处理及实现LS-SVM模型中的核函数计算过程，形成核函数矩阵，并将正定对称的核函数矩阵进行存储；
可编程逻辑Programmable Logic模块，简称PL模块，用于LS-SVM模型中线性方程组的求解，负责从DDR外部存储模块读取正定对称矩阵的值，进行矩阵分解并实现求逆过程，最终将乔里斯基分解得到的下三角阵存储在DDR外部存储模块中，并根据分解得到的下三角阵求出LS-SVM模型系数；
AXI总线模块，用于PS模块与PL模块之间的信息传输。
2.根据权利要求1所述的基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，其特征在于：
所述的PS模块包括：
ARM处理器子模块，用于对LS-SVM模型的原始数据进行处理，同时，负责整个计算过程的任务调度；
Cache缓存子模块，用于缓存ARM处理器子模块处理的数据和提取的DDR外部存储模块中的数据；
DDR控制器子模块，用于控制对DDR外部存储模块中数据的读写；
Memory Interconnect子模块，用于PS模块内部存储之间的互联；
Central Interconnect子模块，用于PS模块内部结构的互联；
I/O子模块；用于连接外部的串口及SD卡及调试。
3.根据权利要求1或2所述的基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，其特征在于：
所述的PL模块包括：
加速计算子模块，用于实现线性方程组在可编程逻辑部分的加速求解；
AXI_DMA子模块，用于实现PS与PL之间的快速数据传输，采用DMA传输方式，可以加快传输速度；
RAM/FIFO子模块，用于可编程逻辑PL内部的数据存储或缓存。
4.根据权利要求3所述的基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，其特征在于：
所述的AXI总线模块包括：
AXI GP子模块，用于PS向PL传输控制信息，通过AXI-Lite总线实现；
AXI HP子模块，用于PS与PL之间进行高速数据传输，通过AXI-Stream总线实现。
5.根据权利要求2所述的基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，其特征在于：
ARM处理器子模块通过核函数对LS-SVM模型的原始数据进行计算；其中，σ为超参数，x和y是样本数据，均为l维的列向量；||·||为二范数计算。
6.根据权利要求3所述的基于Zynq开发平台构建LS-SVM模型的加速计算片上系统，其特征在于PL模块求出LS-SVM模型系数是通过以下方法实现的：
采用基于块的乔里斯基分解方法，实现矩阵A的分解；并通过计算出η和v；其中，A为核函数矩阵，Y为训练样本的输出值，η和v为中间变量；
然后，将和转换为：利用η和v求解得到α和b，从而完成LS-SVM模型的建模过程；其中xi为训练样本，i为样本中每个样本值的下标；x为预测输入，y为训练样本的输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510245952.4A CN104850529A (zh) | 2015-05-14 | 2015-05-14 | 基于Zynq开发平台构建LS-SVM模型的加速计算片上系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510245952.4A CN104850529A (zh) | 2015-05-14 | 2015-05-14 | 基于Zynq开发平台构建LS-SVM模型的加速计算片上系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104850529A true CN104850529A (zh) | 2015-08-19 |
Family
ID=53850179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510245952.4A Pending CN104850529A (zh) | 2015-05-14 | 2015-05-14 | 基于Zynq开发平台构建LS-SVM模型的加速计算片上系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104850529A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105512084A (zh) * | 2015-11-27 | 2016-04-20 | 中国电子科技集团公司第二十八研究所 | 一种Zynq平台数据交互装置 |
| CN105550133A (zh) * | 2015-12-08 | 2016-05-04 | 天津津航计算技术研究所 | 基于zynq的axis-fifo桥电路及利用该电路进行数据传输的方法 |
| CN105785348A (zh) * | 2016-04-08 | 2016-07-20 | 浙江大学 | 一种基于zynq-7000平台的声纳信号处理方法 |
| CN110958189A (zh) * | 2019-12-05 | 2020-04-03 | 中国电子科技集团公司第五十四研究所 | 一种多核fpga网络处理器 |
| CN112461123A (zh) * | 2020-10-09 | 2021-03-09 | 天津大学 | 空间定位系统的多发射站实现方法及装置 |
| CN114520750A (zh) * | 2022-02-24 | 2022-05-20 | 哈尔滨工业大学 | 非侵入式的无人装备状态监测及智能处理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103472721A (zh) * | 2013-09-22 | 2013-12-25 | 浙江大学 | 自适应机器学习的农药废液焚烧炉炉温最佳化系统及方法 |
-
2015
- 2015-05-14 CN CN201510245952.4A patent/CN104850529A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103472721A (zh) * | 2013-09-22 | 2013-12-25 | 浙江大学 | 自适应机器学习的农药废液焚烧炉炉温最佳化系统及方法 |
Non-Patent Citations (2)
| Title |
|---|
| MA NING 等: "Implementation of LS-SVM with HLS on Zynq", 《FIELD-PROGRAMMABLE TECHNOLOGY,2014 INTERNATIONAL CONFERENCE ON》 * |
| 王少军: "时间序列预测的可重构计算研究", 《中国博士学位论文全文数据库 信息科技辑 》 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105512084A (zh) * | 2015-11-27 | 2016-04-20 | 中国电子科技集团公司第二十八研究所 | 一种Zynq平台数据交互装置 |
| CN105512084B (zh) * | 2015-11-27 | 2018-12-21 | 中国电子科技集团公司第二十八研究所 | 一种Zynq平台数据交互装置 |
| CN105550133A (zh) * | 2015-12-08 | 2016-05-04 | 天津津航计算技术研究所 | 基于zynq的axis-fifo桥电路及利用该电路进行数据传输的方法 |
| CN105785348A (zh) * | 2016-04-08 | 2016-07-20 | 浙江大学 | 一种基于zynq-7000平台的声纳信号处理方法 |
| CN110958189A (zh) * | 2019-12-05 | 2020-04-03 | 中国电子科技集团公司第五十四研究所 | 一种多核fpga网络处理器 |
| CN110958189B (zh) * | 2019-12-05 | 2022-06-10 | 中国电子科技集团公司第五十四研究所 | 一种多核fpga网络处理器 |
| CN112461123A (zh) * | 2020-10-09 | 2021-03-09 | 天津大学 | 空间定位系统的多发射站实现方法及装置 |
| CN114520750A (zh) * | 2022-02-24 | 2022-05-20 | 哈尔滨工业大学 | 非侵入式的无人装备状态监测及智能处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104850529A (zh) | 基于Zynq开发平台构建LS-SVM模型的加速计算片上系统 | |
| CN109284817B (zh) | 深度可分离卷积神经网络处理架构/方法/系统及介质 | |
| CN210006057U (zh) | 用于深度学习引擎的设备和系统 | |
| CN110050256B (zh) | 用于神经网络实现的块浮点 | |
| CN110516801B (zh) | 一种高吞吐率的动态可重构卷积神经网络加速器 | |
| CN108268941B (zh) | 深度卷积网络异构架构 | |
| CN108269224B (zh) | 可重新配置的互连 | |
| US20210065005A1 (en) | Systems and methods for providing vector-wise sparsity in a neural network | |
| US11763156B2 (en) | Neural network compression based on bank-balanced sparsity | |
| CN111178518A (zh) | 一种基于fpga的软硬件协同的加速方法 | |
| CN108537331A (zh) | 一种基于异步逻辑的可重构卷积神经网络加速电路 | |
| US20210406437A1 (en) | Programmable chip, design method and device | |
| CN110383300A (zh) | 一种计算装置及方法 | |
| CN110163362A (zh) | 一种计算装置及方法 | |
| WO2021089009A1 (zh) | 数据流重构方法及可重构数据流处理器 | |
| Pradeep et al. | Edgenet: Squeezenet like convolution neural network on embedded fpga | |
| US11775808B2 (en) | Neural network computation device and method | |
| CN114356836A (zh) | 基于risc-v的三维互联众核处理器架构及其工作方法 | |
| Liu et al. | CASSANN-v2: A high-performance CNN accelerator architecture with on-chip memory self-adaptive tuning | |
| Zhao et al. | A 307-fps 351.7-GOPs/W deep learning FPGA accelerator for real-time scene text recognition | |
| CN104794102A (zh) | 一种加速实现Cholesky分解的嵌入式片上系统 | |
| Dai et al. | An energy-efficient bit-split-and-combination systolic accelerator for nas-based multi-precision convolution neural networks | |
| CN111178492B (zh) | 计算装置及相关产品、执行人工神经网络模型的计算方法 | |
| Kechiche | Hardware acceleration for deep learning of image classification | |
| CN112905954A (zh) | 一种利用fpga bram的cnn模型卷积运算加速计算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150819 |
|
| RJ01 | Rejection of invention patent application after publication |