CN104850526A - 动态可重构高速串行总线中的时间同步方法 - Google Patents

动态可重构高速串行总线中的时间同步方法 Download PDF

Info

Publication number
CN104850526A
CN104850526A CN201510313524.0A CN201510313524A CN104850526A CN 104850526 A CN104850526 A CN 104850526A CN 201510313524 A CN201510313524 A CN 201510313524A CN 104850526 A CN104850526 A CN 104850526A
Authority
CN
China
Prior art keywords
time
bus
node
node device
bag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510313524.0A
Other languages
English (en)
Inventor
邱柯妮
张伟功
李超
周继芹
王晶
朱晓燕
徐远超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Normal University
Original Assignee
Capital Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Normal University filed Critical Capital Normal University
Priority to CN201510313524.0A priority Critical patent/CN104850526A/zh
Publication of CN104850526A publication Critical patent/CN104850526A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种动态可重构高速串行总线中的时间同步方法,其特征在于:在总线连接的主节点设备中选定一个时间主节点,该主节点采用周期性广播方式向其余节点设备发送时间信息;其余节点设备收到广播的时间信息后,使用测得的线路传输延迟时间修正后,再用来同步自己的时间。所述的线路传输延迟的测量是利用一种基于携带本地时间信息的检测包,通过链路检测过程的命令应答机制计算得出。本发明的时间同步方法解决了总线中节点的高精度时间同步问题,满足了动态可重构总线多主仲裁的需要,也为总线系统提高时间确定性提供了技术保障。

Description

动态可重构高速串行总线中的时间同步方法
技术领域
本发明涉及一种嵌入式系统总线中时间同步方法,尤其涉及一种动态可重构高速串行总线中时间同步方法。
背景技术
动态可重构高速串行总线(UM-BUS)是针对高可靠嵌入式应用场合所定义的一种基于M-LVDS的总线型拓扑结构的高速串行总线,如图1所示,采用总线型拓扑结构,支持多节点直接互连,最多可使用32条通道并发传输数据。如果某些通道出现故障,总线控制器可实时地检测出来,将数据动态分配到剩余有效的通道上进行传输,实现动态重构,对通信故障进行动态容错。
如图3所示,UM-BUS总线采用“命令-应答-确认”三段式通道故障检测算法,在复位后或出现故障时,对总线通道进行检测,建立一个总线通道健康状态表。通道检测过程分为三个阶段:①检测命令发送阶段、②检测状态应答阶段和③检测结果确认阶段,每个阶段分别由检测发起节点或被检测节点发送相应的检测信息包。
UM-BUS总线采用主从命令应答的通信模式,通过数据包的形式进行信息交互。连接在总线上的通信节点按功能不同可分为主节点、从节点和监控节点,总线通信过程总是由主节点发起,从节点响应来完成的。UM-BUS总线支持单主(Signal Master)通信与多主(Multi Master)通信两种通信模式。在多主模式下,总线上可以存在多个主节点,多个主节点间采用可变时隙令牌的方式来竞争总线使用权。
这种可变时隙令牌的方式要求连接在总线上的各个主节点必须保持严格的时间同步,此外总线上各节点的同步精度对于系统的实时性也有至关重要的影响。如果在总线系统中引入公共时钟,虽具有设计简单的优点,但是如果该时钟出现故障就会使得整个系统崩溃,且同步偏差也会受到众多因素的影响,不能很好地实现总线各节点的同步。
发明内容
本发明的目的在于设计一种动态可重构高速串行总线中所有节点进行时间同步的方法,通过尽可能少的通信带宽开销,实现UM-BUS总线中各个节点间的精确时间同步。
为实现上述目的,本发明所采用的技术方案为:
一种动态可重构高速串行总线的时间同步方法,其特征在于:在动态可重构高速串行总线连接的主节点设备中选定一个时间主节点,该时间主节点周期性地将自身的时间码打包成一个广播时间包,采用广播方式发送给其余节点设备;总线上的其它节点设备收到主节点设备发送的时间包后,使用链路检测过程中测得的线路传输延迟时间对其进行修正后,用来更新自己的时间码,实现总线上各节点设备的时间同步。
进一步地,时间主节点选择能够在总线上的所有主节点设备间进行切换,所述主节点设备为总线上能够主动发起总线通信活动的节点设备。
进一步地,在进行“命令-应答-确认”三段式检测信息包传送的通信链路检测过程中,将检测双方节点设备的时间信息附加到检测信息包进行传送,被检测的节点设备根据所述时间信息计算通信线路传输延迟时间;并在每个节点设备中定义一个线路传输延迟时间表,每次链路检测后被检测的节点设备都将更新其与检测发起节点设备间的线路传输延迟时间。
进一步地,在进行“命令-应答-确认”三段式检测信息包传送的通信链路检测时,检测发起者将其检测命令信息包的发送时间t1,随同检测命令信息包发送给被检测设备;被检测设备记录其收到检测命令信息包的时间t2;然后向检测发起者发送检测应答信息包,并记录其信息包发送时间t3;检测发起者收到检测应答包后,记录检测应答包的接收时间t4,并将t4随同检测确认包发送给被检测设备;被检测设备根据t1、t2、t3、t4计算得到从检测发起者到被检测设备之间的线路传输延迟时间,并按总线通道号与节点号记录到一个二维表格中。
进一步地,时间主节点发送的广播时间包包括源节点号、同步命令、时间值和校验字四部分;收到时间广播包的其它节点设备根据同步命令,利用传输延迟时间对收到的时间值进行修正后,再用来同步自己的时间。
进一步地,广播时间包的间隔时间根据时间同步精度要求及总线中所有节点工作时钟的精度来确定。
本发明实现的动态可重构高速串行总线中的时间同步方法解决了总线中节点的高精度时间同步问题,满足了动态可重构总线多主仲裁的需要,也为总线系统提高时间确定性提供了技术保障。
附图说明
图1是UM-BUS总线的拓扑结构图;
图2是UM-BUS总线协议模型图;
图3是UM-BUS总线通道故障检测方法示意图;
图4是UM-BUS总线传输延迟测量过程图;
图5是传输延迟测量时的三种信息检测包格式;
图6是广播时间包格式;
图7是UM-BUS时间同步流程图。
具体实施方式
如图1所示,UM-BUS总线采用基于M-LVDS的多通道智能动态冗余的总线型拓扑结构,最多支持30个通信节点直接互连,不需要路由或中继设备;使用2~32个通道并发传输数据,单通道最大通信速率可达200Mbps;通道如果出现故障,可通过通道动态冗余及故障重构技术自动屏蔽故障通道,在剩余健康通道上继续通信;采用主从应答的通信方式,为系统提供远程存储访问及非智能扩展能力。
总线上的节点按功能不同可划分为主节点,从节点及监视节点,一次通信过程只能由主节点发起并且由从节点响应,监视节点用于监视总线上的通信过程。在主节点中选取一个时钟较为精确的节点设定为时间主节点。节点间通过数据包的形式交互信息。
UM-BUS总线的通信协议模型如图2所示,从上到下依次为处理层、数据链路层、物理层,其中处理层负责对整个总线的管理,协议封装和对上层应用接口的转换。数据链路层又分为传输子层和MAC子层两部分,传输子层根据现存的有效线路对数据进行分组和动态重构。有效线路的信息由MAC子层通过链路检测提供。物理层是协议的最底层,它为数据通信提供传输媒体及互连设备,实现了网络的物理连接、完成了串并转换、8b/10b编解码、时钟同步等功能,为总线提供可靠的通信基础。
数据通信时,在发送端,处理层从上层接口获得数据并存储到数据缓冲区,在传输子层根据MAC子层提供的有效线路信息将数据包动态均衡地分配到有效通道上,在物理层将分组数据包装后经8b/10b编码成比特流发送到链路上。在接收端,物理层将收到的数据进行时钟同步、8b/10b解码、串并转换后将通道数据解包,然后在传输子层根据MAC子层提供的有效线路信息将数据进行动态组织并存储在数据缓冲区,最后由处理层交给应用层处理。
在复位后,UM-BUS总线上的所有主节点会轮流采用“命令-应答-确认”三段式通道故障检测算法,对总线通道进行检测,并建立一个总线通道健康状态表。如图3所示,通道检测过程分为三个阶段:①检测命令发送阶段、②检测状态应答阶段、③检测结果确认阶段,每个阶段分别由检测发起节点或被检测节点发送相应的检测信息包。出现通信故障时,通信主节点也会实时启动对目标节点的通道检测过程,根据检测结果,更新总线通道健康状态表。
基于上述UM-BUS总线工作原理,本发明的时间同步方法的一种具体实施方式如下:
本实施方案中,时间同步逻辑位于在总线数据链路层的MAC层中,按图7所示的流程实现通信线路延迟时间测量、广播时间包传送、节点时间同步三种功能。下面分别进行说明。
1.线路延迟时间测量
线路延迟时间测量借助图3所示的UM-BUS总线的通道检测过程进行,对UM-BUS总线通道检测信息包进行如图5所示的扩展,在三种检测信息包最后各增加一个表示传输时间值的字节。如图4所示,通过在通道检测过程中,对检测包传输时间的传送、记录,再根据这些时间值计算总线通道的线路传输延迟。具体步骤如下:
1)UM-BUS总线通道故障检测开始时,检测发起者(只能是总线主节点)将检测命令包发送开始时刻的时间值低8位(t1)放到检测命令包数据字节3中发送给被检测者。
2)被检测者收到检测命令包时,记录各通道完成检测命令包接收时刻的时间值低8位(t2)。
3)根据总线通道检测协议,被检测者从所有通道上向检测发起者回送检测应答包,记录该检测应答包发送开始时刻的时间值低8位(t3),并将其放到检测应答包数据字节3中发送给检测发起者。
4)检测发起者收到检测应答包时,记录各通道完成检测应答包接收时刻的时间值低8位(t4),并将其放到检测确认包数据字节3中,随同检测确认包发送给被检测者。
5)被检测者根据各通道t1、t2、t3、t4值计算检测发起者到被检测者通道线路传输延迟,并按照通道号及检测发起者的节点号在一个二维表格中记录计算出的线路传输延迟时间。线路传输延迟时间计算方法如下:
假设通道线路延迟时间为Delay,检测发起者与被检测者两个节点间的时间误差为Offset,则有如下方程组:
t 1 + Delay + Offset = t 2 t 3 + Delay - Offset = t 4
解方程组,可得:
Delay=((t2+t4)-(t1+t3))/2
由于UM-BUS总线中节点的位置一旦确定便不会改变,因此测得的线路传输延迟也是确定不变的。但总线的不同通道由于线缆长度不同,传输延迟也不尽相同,因此在MAC层中设置一个二维延迟时间表,记录不同节点通过不同通道与本节点进行通道检测时信息包的传输延迟。另一方面,UM-BUS总线长度最大为40m,链路的传输延迟采用MAC层工作时钟计数表示,取值范围在40~100之间,因此用8位二制数对传输过程中的时间值进行记录传输不会影响计算精度。
2.广播时间包传送
在UM-BUS总线上选择一个主节点作为时间主节点,其余节点为时间从节点。本实施例中假定总线的通道传输速率为100Mbps,MAC层工作时钟为50MHz,总线上各节点工作时钟误差为20ppm,工作过程中总线上各节点时间误差要求不大于100ns,则时间主节点每2.5ms向其它节点广播发送一次时间码,供各节点进行时间同步使用。
时间码通过广播时间包进行传输。广播时间包格式如图6所示,各个字段解释如下:
1)时间码广播控制字,为8b/10b编码控制字K28.4,表示广播时间包。
2)命令字,高5位为发送广播时间包的源节点号(时间主节点的节点号);低3位为校时命令,可表示命令0~7。校时命令0定义为时间同步命令,所有接收节点使用时间值同步自己的纳秒、微秒及毫秒计数器;校时命令1定义秒计数器设置命令,所有接收节点将自己的秒计数器设置时间值规定的数值;校时命令2~7在本实施例中未使用。
3)时间值1~4构成一个32位时间值(T),表示广播时间包开始发送时的时间码。对于校时命令1,它表示当前秒计数值。对于校时命令0,其位31~27未用,位26~17为毫秒计数值(范围为0~999);位16~7为微秒计数值(范围0~999);位6~0为纳秒计数器(范围0~(n/2-1)),n为总线通道速率Mbps值(如总线通道速率为200Mbps时,n为200;总线通道速率为40Mbps时,n为40)。
4)校验字,为命令字与四个时间值字节的模2累加和。
3.节点时间同步
时间从节点收到广播时间包后,获得校时命令与时间值T。当校时命令为1时,直接使用T重置自己的秒计数值即可,时间主节点需要保证校时命令1在毫秒计数值为500时发送,并且在发送校时命令1之前,至少应当发送过一次校时命令0,这样时间从节点就可以在一个稳定的状态对秒计数器进行重置。
当时间从节点收到校时命令为0的广播时间包后,取得时间主节点的时间值T,选择一个通道,从二维延迟时间表取得通道传输延迟Delay,采用下式计算校正时间Tnode:
Tnode=T+Delay+Td
式中,Td为广播时间包与检测信息包之间的数据收发时间差与校时过程引入的延迟时间之和。计算得到Tnode后,用它重新设置节点的纳秒、微秒及毫秒计数器,即可完成时间同步。
为避免时间同步过程中由于时间主节点失效导致系统时间同步功能失效,任何一个具有时间同步能力的主节点均可替代之前的时间主节点,成为新的时间主节点。每个时间主节点在时间同步控制权转移之前,需周期性地向总线的所有通道发送广播时间包,以达到总线各节点时间同步的目标。
在不脱离本发明精神的范围内,本发明可以具有多种变形,时间主节点对时间码广播的间隔时间、广播时间包的字段格式等均可在不同的实施中改变。这些变形也包含在本发明所要求保护的范围之内。

Claims (6)

1.一种动态可重构高速串行总线中的时间同步方法,其特征在于:在动态可重构高速串行总线连接的主节点设备中选定一个时间主节点,该时间主节点周期性地将自身的时间码打包成一个广播时间包,采用广播方式发送给其余节点设备;总线上的其它节点设备收到主节点设备发送的时间包后,使用链路检测过程中测得的线路传输延迟时间对其进行修正后,用来更新自己的时间码,实现总线上各节点设备的时间同步。
2.根据权利要求1所述的时间同步方法,其特征在于:时间主节点选择能够在总线上的所有主节点设备间进行切换,所述主节点设备为总线上能够主动发起总线通信活动的节点设备。
3.根据权利要求2所述的时间同步方法,其特征在于:在进行“命令-应答-确认”三段式检测信息包传送的通信链路检测过程中,将检测双方节点设备的时间信息附加到检测信息包进行传送,被检测的节点设备根据所述时间信息计算通信线路传输延迟时间;并在每个节点设备中定义一个线路传输延迟时间表,每次链路检测后被检测的节点设备都将更新其与检测发起节点设备间的线路传输延迟时间。
4.根据权利要求2所述的时间同步方法,其特征在于:在进行“命令-应答-确认”三段式检测信息包传送的通信链路检测时,检测发起者将其检测命令信息包的发送时间t1,随同检测命令信息包发送给被检测设备;被检测设备记录其收到检测命令信息包的时间t2;然后向检测发起者发送检测应答信息包,并记录其信息包发送时间t3;检测发起者收到检测应答包后,记录检测应答包的接收时间t4,并将t4随同检测确认包发送给被检测设备;被检测设备根据t1、t2、t3、t4计算得到从检测发起者到被检测设备之间的线路传输延迟时间,并按总线通道号与节点号记录到一个二维表格中。
5.根据权利要求4所述的时间同步方法,其特征在于:时间主节点发送的广播时间包包括源节点号、同步命令、时间值和校验字四部分;收到时间广播包的其它节点设备根据同步命令,利用传输延迟时间对收到的时间值进行修正后,再用来同步自己的时间。
6.根据权利要求5所述的时间同步方法,其特征在于:广播时间包的间隔时间根据时间同步精度要求及总线中所有节点工作时钟的精度来确定。
CN201510313524.0A 2015-06-10 2015-06-10 动态可重构高速串行总线中的时间同步方法 Pending CN104850526A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510313524.0A CN104850526A (zh) 2015-06-10 2015-06-10 动态可重构高速串行总线中的时间同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510313524.0A CN104850526A (zh) 2015-06-10 2015-06-10 动态可重构高速串行总线中的时间同步方法

Publications (1)

Publication Number Publication Date
CN104850526A true CN104850526A (zh) 2015-08-19

Family

ID=53850176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510313524.0A Pending CN104850526A (zh) 2015-06-10 2015-06-10 动态可重构高速串行总线中的时间同步方法

Country Status (1)

Country Link
CN (1) CN104850526A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106168830A (zh) * 2016-07-26 2016-11-30 中国航空工业集团公司西安飞行自动控制研究所 一种串行背板总线节点间rtc时钟同步方法
CN108364224A (zh) * 2018-01-12 2018-08-03 深圳壹账通智能科技有限公司 信贷风险联控方法、装置、设备及可读存储介质
CN108563501A (zh) * 2018-06-25 2018-09-21 首都师范大学 动态可重构高速串行总线的中断请求方法及装置
CN108616320A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种余度总线时间同步方法
CN108829624A (zh) * 2018-06-25 2018-11-16 首都师范大学 一种cps节点属性数据与功能方法代码的存储组织方法
CN108845966A (zh) * 2018-06-25 2018-11-20 首都师范大学 一种cps节点功能参数存取方法
CN108845965A (zh) * 2018-06-25 2018-11-20 首都师范大学 一种基于um-bus总线的cps从节点动态识别方法
CN109684131A (zh) * 2018-12-14 2019-04-26 中国航空工业集团公司西安航空计算技术研究所 一种基于表驱动的混合结构网络容错系统动态重构方法
CN112100112A (zh) * 2020-09-18 2020-12-18 中车株洲电力机车研究所有限公司 全双工总线及列车
CN112804021A (zh) * 2020-12-31 2021-05-14 北京新能源汽车技术创新中心有限公司 一种时间同步方法、装置、车辆以及介质
CN108228966B (zh) * 2017-12-06 2021-08-20 复旦大学 基于fpga局部动态重构技术的异型流水线设计方法
CN113747563A (zh) * 2021-09-03 2021-12-03 国网江苏省电力有限公司电力科学研究院 一种电力物联网传感器同步采集方法及装置
CN113806290A (zh) * 2021-08-27 2021-12-17 中国航空无线电电子研究所 一种用于综合模块化航空电子系统的高完整性片上系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101039173A (zh) * 2007-04-29 2007-09-19 山东大学 一种实现以太网链状网络节点间同步的装置和方法
US20080273527A1 (en) * 2007-05-03 2008-11-06 The University Of Leicester Distributed system
CN102306141A (zh) * 2011-07-18 2012-01-04 清华大学 一种描述动态可重构阵列配置信息的方法
CN102332973A (zh) * 2011-09-07 2012-01-25 上海交通大学 一种链状网络的实时通信与时钟同步方法
CN102833062A (zh) * 2012-09-25 2012-12-19 广东电网公司珠海供电局 智能变电站ieee1588主从时钟同步报文对时方法及系统
WO2014043539A1 (en) * 2012-09-13 2014-03-20 Qualcomm Incorporated Apparatus and method for enabling communication on a supplemental channel in a gsm wireless communication network
CN104092668A (zh) * 2014-06-23 2014-10-08 北京航空航天大学 一种可重构网络安全服务构造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101039173A (zh) * 2007-04-29 2007-09-19 山东大学 一种实现以太网链状网络节点间同步的装置和方法
US20080273527A1 (en) * 2007-05-03 2008-11-06 The University Of Leicester Distributed system
CN102306141A (zh) * 2011-07-18 2012-01-04 清华大学 一种描述动态可重构阵列配置信息的方法
CN102332973A (zh) * 2011-09-07 2012-01-25 上海交通大学 一种链状网络的实时通信与时钟同步方法
WO2014043539A1 (en) * 2012-09-13 2014-03-20 Qualcomm Incorporated Apparatus and method for enabling communication on a supplemental channel in a gsm wireless communication network
CN102833062A (zh) * 2012-09-25 2012-12-19 广东电网公司珠海供电局 智能变电站ieee1588主从时钟同步报文对时方法及系统
CN104092668A (zh) * 2014-06-23 2014-10-08 北京航空航天大学 一种可重构网络安全服务构造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邓哲: "UM-BUS传输层的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106168830B (zh) * 2016-07-26 2019-01-25 中国航空工业集团公司西安飞行自动控制研究所 一种串行背板总线节点间rtc时钟同步方法
CN106168830A (zh) * 2016-07-26 2016-11-30 中国航空工业集团公司西安飞行自动控制研究所 一种串行背板总线节点间rtc时钟同步方法
CN108616320A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种余度总线时间同步方法
CN108616320B (zh) * 2016-12-12 2020-04-07 中国航空工业集团公司西安航空计算技术研究所 一种余度总线时间同步方法
CN108228966B (zh) * 2017-12-06 2021-08-20 复旦大学 基于fpga局部动态重构技术的异型流水线设计方法
CN108364224A (zh) * 2018-01-12 2018-08-03 深圳壹账通智能科技有限公司 信贷风险联控方法、装置、设备及可读存储介质
CN108845966A (zh) * 2018-06-25 2018-11-20 首都师范大学 一种cps节点功能参数存取方法
CN108563501B (zh) * 2018-06-25 2023-05-12 首都师范大学 动态可重构高速串行总线的中断请求方法及装置
CN108829624A (zh) * 2018-06-25 2018-11-16 首都师范大学 一种cps节点属性数据与功能方法代码的存储组织方法
CN108845965A (zh) * 2018-06-25 2018-11-20 首都师范大学 一种基于um-bus总线的cps从节点动态识别方法
CN108845966B (zh) * 2018-06-25 2021-04-06 首都师范大学 一种cps节点功能参数存取方法
CN108829624B (zh) * 2018-06-25 2021-04-06 首都师范大学 一种cps节点属性数据与功能方法代码的存储组织方法
CN108845965B (zh) * 2018-06-25 2021-04-06 首都师范大学 一种基于um-bus总线的cps从节点动态识别方法
CN108563501A (zh) * 2018-06-25 2018-09-21 首都师范大学 动态可重构高速串行总线的中断请求方法及装置
CN109684131A (zh) * 2018-12-14 2019-04-26 中国航空工业集团公司西安航空计算技术研究所 一种基于表驱动的混合结构网络容错系统动态重构方法
CN109684131B (zh) * 2018-12-14 2023-06-23 中国航空工业集团公司西安航空计算技术研究所 一种基于表驱动的混合结构网络容错系统动态重构方法
CN112100112A (zh) * 2020-09-18 2020-12-18 中车株洲电力机车研究所有限公司 全双工总线及列车
CN112804021A (zh) * 2020-12-31 2021-05-14 北京新能源汽车技术创新中心有限公司 一种时间同步方法、装置、车辆以及介质
CN113806290A (zh) * 2021-08-27 2021-12-17 中国航空无线电电子研究所 一种用于综合模块化航空电子系统的高完整性片上系统
CN113806290B (zh) * 2021-08-27 2023-10-27 中国航空无线电电子研究所 一种用于综合模块化航空电子系统的高完整性片上系统
CN113747563A (zh) * 2021-09-03 2021-12-03 国网江苏省电力有限公司电力科学研究院 一种电力物联网传感器同步采集方法及装置

Similar Documents

Publication Publication Date Title
CN104850526A (zh) 动态可重构高速串行总线中的时间同步方法
CN102421187B (zh) 一种无线传感器网络的高精度时钟同步方法
CN105103499B (zh) 一种用于分布式控制系统的高速嵌入协议的生成方法
US10673565B2 (en) Confirming data accuracy in a distributed control system
CN103888320A (zh) 使用fpga实现传输延时可测的交换机装置和延时测量方法
CN100479361C (zh) 同步媒介访问控制器
CN104866455B (zh) 动态可重构高速串行总线中的多主仲裁方法
CN101610145A (zh) 一种实现分布式系统的同步控制的方法和系统
CN104115432A (zh) 用于在时间认知设备之间传达时间信息的方法和装置
CN102291233B (zh) 用于获得时间同步中精确线路传输延迟的方法
JP2012527660A5 (zh)
CN110858811B (zh) 测量时延的方法和网络设备
CN102299788A (zh) 自动发送ieee1588协议报文的控制方法及装置
CN103715766B (zh) 一种环网分布式母线保护同步方法
CN109996325B (zh) 一种无线传感器网络的时钟同步系统及方法
CN103532692A (zh) 一种双通道双模式冗余的光纤纵差配电终端数据同步方法
CN104202131A (zh) 一种在电力配网系统中提高采样数据传输实时性的方法
CN112583477B (zh) 一种延时测量方法、系统和存储介质
CN104144094A (zh) 用于操作数字总线系统从属节点的方法
CN104866399B (zh) Um-bus总线通道故障检测控制器及检测方法
CN100481801C (zh) 以太网通信系统中多用户实时通信方法及以太网通信系统
CN102546147A (zh) 基于sdh网络实现广域保护系统精确网络对时方法
CN112751639B (zh) 时间同步的方法、通信设备和系统
CN109194430A (zh) 一种基于srio的c6678分布式系统时间同步方法及系统
CN109644120A (zh) 时间同步的方法和设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150819