CN104834535A - Soc芯片系统及其开机方法 - Google Patents
Soc芯片系统及其开机方法 Download PDFInfo
- Publication number
- CN104834535A CN104834535A CN201410044698.7A CN201410044698A CN104834535A CN 104834535 A CN104834535 A CN 104834535A CN 201410044698 A CN201410044698 A CN 201410044698A CN 104834535 A CN104834535 A CN 104834535A
- Authority
- CN
- China
- Prior art keywords
- soc
- chip
- spi
- current
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
本发明提供一种SOC芯片系统及其开机方法，SOC芯片系统包括：一管理芯片、一SPI外存芯片及若干SOC芯片，SOC芯片分别连接管理芯片与SPI外存芯片，所述SOC芯片上与SPI外存芯片连接的引脚为共享引脚，且SPI外存芯片内存储有开机程序。开机方法包括以下步骤：管理芯片输出开机指令至一SOC芯片，接受开机指令的SOC芯片为当前SOC芯片；当前SOC芯片通过共享引脚的SPI模式从SPI外存芯片中加载开机程序；当前SOC芯片确定开机成功或开机失败；当前SOC芯片将共享引脚定义为GPIO高阻抗模式；当前SOC芯片发送开机成功信号或开机失败信号至管理芯片；管理芯片输出开机指令至下一SOC芯片，然后将下一SOC芯片替换为当前SOC芯片并重复相同的开机步骤。
Description
【技术领域】
本发明涉及一种SOC芯片系统及其开机方法，特别是一种省成本的SOC芯片系统及其开机方法。
【背景技术】
现有的Sever系统里面可能有好几百颗的SOC(System On a Chip)芯片所组成,这么多的SOC芯片所组成的运算单元,其运算的能力一定远高过传统X86系统。如图1所示，一颗SOC芯片300必须要透过SPI外存芯片200来加载Uboot韧体程序进行开启SOC芯片300(即加载开机程序),但数量为N的SOC芯片300相对的也会伴随着数量为N的SPI外存芯片200在系统上。假设一颗8M容量的SPI外存芯片200花费0.8美元，一个系统有16片主机板，每片主机板有8颗SOC芯片300,即表示会有16x8=128颗的SPI外存芯片200,所以会有128x0.8=102.4美元的SPI外存芯片200成本，不利于于节省零件成本费用。
【发明内容】
本发明的主要目的在于提供一种省成本的SOC芯片系统及其开机方法。
本发明提供一种SOC芯片系统，其包括：一管理芯片、一SPI外存芯片及若干SOC芯片，SOC芯片分别连接管理芯片与SPI外存芯片，所述SOC芯片上与SPI外存芯片连接的引脚为共享引脚，且SPI外存芯片内存储有开机程序；
管理芯片用于按序输出开机指令至单一SOC芯片，接受开机指令的SOC芯片为当前SOC芯片，且管理芯片根据当前SOC芯片的开机成功信号或开机失败信号输出开机指令给下一SOC芯片，然后将下一SOC芯片替换为当前SOC芯片；
SOC芯片用以接收开机指令、定义共享引脚的工作模式以及传输开机成功信号或开机失败信号至管理芯片，当SOC芯片接收开机指令后通过共享引脚的SPI模式从SPI外存芯片中加载开机程序，而当加载开机程序结束后，SOC芯片将共享引脚定义为GPIO高阻抗模式并传输开机成功信号或开机失败信号至管理芯片。
特别地，所述管理芯片为CPLD或BMC。
特别地，所述管理芯片连接一扩展芯片，部分SOC芯片连接于管理芯片与SPI外存芯片之间，部分SOC芯片连接于扩展芯片与SPI外存芯片之间。
本发明还提供一种SOC芯片系统的开机方法，其通过权利要求1所述的SOC芯片系统达成；所述开机方法包括以下步骤：
步骤10：管理芯片输出开机指令至一SOC芯片，接受开机指令的SOC芯片为当前SOC芯片；
步骤20：当前SOC芯片通过共享引脚的SPI模式从SPI外存芯片中加载开机程序；
步骤30：当前SOC芯片确定开机成功或开机失败；
步骤40：当前SOC芯片将共享引脚定义为GPIO高阻抗模式；
步骤50：当前SOC芯片发送开机成功信号或开机失败信号；
步骤60：管理芯片接收开机成功信号或开机失败信号；
步骤70：管理芯片输出开机指令至下一SOC芯片，然后将下一SOC芯片替换为当前SOC芯片并返回步骤20。
特别地，所述SOC芯片共享引脚的预设模式为SPI模式。
特别地，每一SOC芯片重复开机的最高次数为预设次数，在预设次数范围内SOC芯片开机成功，则SOC芯片确定开机成功，而在同一SOC芯片的开机次数到达预设次数后SOC芯片开机失败，则SOC芯片确定开机失败。
特别地，于步骤20与步骤30之间还包括以下步骤：
步骤21：侦测当前SOC芯片是否成功开机？若成功开机，则执行步骤30；若未成功开机，则执行步骤22；
步骤22：判断当前SOC芯片的开机次数是否到达预设次数？若到达预设次数，则执行步骤30；若未到达预设次数，则执行步骤23；
步骤23：当前SOC芯片发送开机失败信号至管理芯片；
步骤24：管理芯片再一次输出开机指令至当前SOC芯片并返回步骤20。
特别地，所述开机指令为第一信号由预设的低电位变为高电位。
特别地，所述开机成功信号为第二信号由预设的高电位变为低电位，开机失败信号为第二信号由高电位信号持续预定时间。
与现有技术相比较，本发明通过SOC芯片中共享引脚的模式改变以保证单一SOC芯片与SPI外存芯片之间进行数据传输，即，只有一颗当前SOC芯片的共享引脚为SPI模式，其余SOC芯片的共享引脚为GPIO高阻抗模式。一颗SOC芯片的加载开机程序结束后，再由管理芯片输出开机指令至下一颗SOC芯片，从而使所有SOC芯片实现加载开机程序。本发明将所有的SOC芯片共享同一颗SPI外存芯片，减少了SPI外存芯片的使用数量，从而节省了成本。
【附图说明】
图1为现有SOC芯片系统的结构示意图。
图2为本发明SOC芯片系统的结构示意图。
图3为本发明SOC芯片系统的开机方法的流程图。
【具体实施方式】
请参阅图2所示，本发明提供一种SOC芯片系统，其包括：一管理芯片1、一SPI外存芯片2及若干SOC芯片3，SOC芯片3分别连接管理芯片1与SPI外存芯片2，所述SOC芯片3上与SPI外存芯片2连接的引脚为共享引脚，且SPI外存芯片2内存储有开机程序；于本实施例中，所述管理芯片1为CPLD或BMC，SPI外存芯片2为SPI flash芯片。
管理芯片1用于按序输出开机指令至单一SOC芯片3，接受开机指令的SOC芯片3为当前SOC芯片3，且管理芯片1根据当前SOC芯片3的开机成功信号或开机失败信号输出开机指令给下一SOC芯片3，然后将下一SOC芯片3替换为当前SOC芯片3；于本实施例中，管理芯片1通过Reset信号线输出开机指令至单一当前SOC芯片3；且管理芯片1根据当前SOC芯片3的开机成功信号或开机失败信号输出开机指令给下一SOC芯片3；
SOC芯片3用以接收开机指令、定义共享引脚的工作模式以及传输开机成功信号或开机失败信号至管理芯片1；当SOC芯片3接收开机指令后通过共享引脚的SPI模式从SPI外存芯片2中加载开机程序，而当加载开机程序结束后，SOC芯片3将共享引脚定义为GPIO高阻抗模式并传输开机成功信号或开机失败信号至管理芯片，于本实施例中，SOC芯片3通过Heart beat信号线传输开机成功信号或开机失败信号给管理芯片1。
于本实施例中，所述管理芯片1连接一扩展芯片4，若SOC芯片3的数量超出管理芯片1的输出脚位数量,造成部分SOC芯片3无法与管理芯片1连接,透过扩展芯片4,使部分SOC芯片3连接于管理芯片1与SPI外存芯片2之间，部分SOC芯片3连接于扩展芯片4与SPI外存芯片2之间。
请参阅图2及图3所示，本发明还提供一种SOC芯片系统的开机方法，其通过图1所述的SOC芯片系统达成；于本实施例中，所述SOC芯片共享引脚31的预设模式为SPI模式。所述开机方法包括以下步骤：
步骤10：管理芯片1输出开机指令至一SOC芯片3，接受开机指令的SOC芯片3为当前SOC芯片3；于本实施例中，所述开机指令为第一信号（如图2中的Reset信号）由预设的低电位变为高电位；
步骤20：当前SOC芯片通过共享引脚31的SPI模式从SPI外存芯片2中加载开机程序；
于本实施例中，每一SOC芯片3重复开机的最高次数为预设次数，在预设次数范围内SOC芯片3开机成功，则SOC芯片3确定开机成功，而在同一SOC芯片3的开机次数到达预设次数后SOC芯片3开机失败，则SOC芯片3确定开机失败；
步骤21：侦测当前SOC芯片3是否成功开机？若成功开机，则执行步骤30；若未成功开机，则执行步骤22；
步骤22：判断当前SOC芯片3的开机次数是否到达预设次数？若到达预设次数，则执行步骤30；若未到达预设次数，则执行步骤23；
步骤23：当前SOC芯片3发送开机失败信号至管理芯片1；
步骤24：管理芯片1再一次输出开机指令至当前SOC芯片3并返回步骤20；
步骤30：当前SOC芯片3确定开机成功或开机失败；
步骤40：当前SOC芯片3将共享引脚定义为GPIO高阻抗模式；
步骤50：当前SOC芯片3发送开机成功信号或开机失败信号；于本实施例中，所述开机成功信号为第二信号（如图2中的Heart beat信号）由预设的高电位变为低电位，开机失败信号为第二信号（如图2中的Heart beat信号）由高电位信号持续预定时间；
步骤60：管理芯片1接收开机成功信号或开机失败信号；
步骤70：管理芯片1输出开机指令至下一SOC芯片3，下一SOC芯片3替换为当前SOC芯片3并返回步骤20。
本发明通过SOC芯片3中共享引脚31的模式改变以保证单一SOC芯片3与SPI外存芯片2之间进行数据传输，即，只有一颗当前SOC芯片3的共享引脚为SPI模式，其余SOC芯片3的共享引脚31为GPIO高阻抗模式。一颗SOC芯片3的加载开机程序结束后，再由管理芯片1输出开机指令至下一颗SOC芯片3，从而使所有SOC芯片3实现加载开机程序。本发明将所有的SOC芯片3共享同一颗SPI外存芯片2，减少了SPI外存芯片2的使用数量，从而节省了成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种SOC芯片系统，其特征在于包括：一管理芯片、一SPI外存芯片及若干SOC芯片，SOC芯片分别连接管理芯片与SPI外存芯片，所述SOC芯片上与SPI外存芯片连接的引脚为共享引脚，且SPI外存芯片内存储有开机程序；
管理芯片用于按序输出开机指令至单一SOC芯片，接受开机指令的SOC芯片为当前SOC芯片，且管理芯片根据当前SOC芯片的开机成功信号或开机失败信号输出开机指令给下一SOC芯片，然后将下一SOC芯片替换为当前SOC芯片；
SOC芯片用以接收开机指令、定义共享引脚的工作模式以及传输开机成功信号或开机失败信号至管理芯片，当SOC芯片接收开机指令后通过共享引脚的SPI模式从SPI外存芯片中加载开机程序，而当加载开机程序结束后，SOC芯片将共享引脚定义为GPIO高阻抗模式并传输开机成功信号或开机失败信号至管理芯片。
2.根据权利要求1所述的SOC芯片系统，其特征在于：所述管理芯片为CPLD或BMC。
3.根据权利要求2所述的SOC芯片系统，其特征在于：所述管理芯片连接一扩展芯片，部分SOC芯片连接于管理芯片与SPI外存芯片之间，部分SOC芯片连接于扩展芯片与SPI外存芯片之间。
4.一种SOC芯片系统的开机方法，其通过权利要求1所述的SOC芯片系统达成；其特征在于所述开机方法包括以下步骤：
步骤10：管理芯片输出开机指令至一SOC芯片，接受开机指令的SOC芯片为当前SOC芯片；
步骤20：当前SOC芯片通过共享引脚的SPI模式从SPI外存芯片中加载开机程序；
步骤30：当前SOC芯片确定开机成功或开机失败；
步骤40：当前SOC芯片将共享引脚定义为GPIO高阻抗模式；
步骤50：当前SOC芯片发送开机成功信号或开机失败信号；
步骤60：管理芯片接收开机成功信号或开机失败信号；
步骤70：管理芯片输出开机指令至下一SOC芯片，然后将下一SOC芯片替换为当前SOC芯片并返回步骤20。
5.根据权利要求4所述的SOC芯片系统的开机方法，其特征在于：所述SOC芯片共享引脚的预设模式为SPI模式。
6.根据权利要求5所述的SOC芯片系统的开机方法，其特征在于：每一SOC芯片重复开机的最高次数为预设次数，在预设次数范围内SOC芯片开机成功，则SOC芯片确定开机成功，而在同一SOC芯片的开机次数到达预设次数后SOC芯片开机失败，则SOC芯片确定开机失败。
7.根据权利要求6所述的SOC芯片系统的开机方法，其特征在于：于步骤20与步骤30之间还包括以下步骤：
步骤21：侦测当前SOC芯片是否成功开机？若成功开机，则执行步骤30；若未成功开机，则执行步骤22；
步骤22：判断当前SOC芯片的开机次数是否到达预设次数？若到达预设次数，则执行步骤30；若未到达预设次数，则执行步骤23；
步骤23：当前SOC芯片发送开机失败信号至管理芯片；
步骤24：管理芯片再一次输出开机指令至当前SOC芯片并返回步骤20。
8.根据权利要求7所述的SOC芯片系统的开机方法，其特征在于：所述开机指令为第一信号由预设的低电位变为高电位。
9.根据权利要求8所述的SOC芯片系统的开机方法，其特征在于：所述开机成功信号为第二信号由预设的高电位变为低电位，开机失败信号为第二信号由高电位信号持续预定时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410044698.7A CN104834535A (zh) | 2014-02-07 | 2014-02-07 | Soc芯片系统及其开机方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410044698.7A CN104834535A (zh) | 2014-02-07 | 2014-02-07 | Soc芯片系统及其开机方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104834535A true CN104834535A (zh) | 2015-08-12 |
Family
ID=53812445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410044698.7A Pending CN104834535A (zh) | 2014-02-07 | 2014-02-07 | Soc芯片系统及其开机方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104834535A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105302673A (zh) * | 2015-11-20 | 2016-02-03 | 小米科技有限责任公司 | 信息备份方法、装置及终端 |
| CN107885626A (zh) * | 2017-11-03 | 2018-04-06 | 郑州云海信息技术有限公司 | 片上系统可编程器件的系统启动自检测的装置及方法 |
| CN112988248A (zh) * | 2021-03-09 | 2021-06-18 | 南昌黑鲨科技有限公司 | 计算机可读存储介质及从多种该存储介质中启动智能终端操作系统的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1553338A (zh) * | 2003-06-08 | 2004-12-08 | 华为技术有限公司 | 中央处理单元启动的方法及系统 |
| CN202548824U (zh) * | 2012-05-03 | 2012-11-21 | 天津市英贝特航天科技有限公司 | 一种单片flash启动多用户程序模块 |
| US20140006764A1 (en) * | 2012-06-28 | 2014-01-02 | Robert Swanson | Methods, systems and apparatus to improve system boot speed |
-
2014
- 2014-02-07 CN CN201410044698.7A patent/CN104834535A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1553338A (zh) * | 2003-06-08 | 2004-12-08 | 华为技术有限公司 | 中央处理单元启动的方法及系统 |
| CN202548824U (zh) * | 2012-05-03 | 2012-11-21 | 天津市英贝特航天科技有限公司 | 一种单片flash启动多用户程序模块 |
| US20140006764A1 (en) * | 2012-06-28 | 2014-01-02 | Robert Swanson | Methods, systems and apparatus to improve system boot speed |
Non-Patent Citations (1)
| Title |
|---|
| 方尔正等: "《嵌入式技术及其应用》", 31 July 2008 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105302673A (zh) * | 2015-11-20 | 2016-02-03 | 小米科技有限责任公司 | 信息备份方法、装置及终端 |
| CN107885626A (zh) * | 2017-11-03 | 2018-04-06 | 郑州云海信息技术有限公司 | 片上系统可编程器件的系统启动自检测的装置及方法 |
| CN112988248A (zh) * | 2021-03-09 | 2021-06-18 | 南昌黑鲨科技有限公司 | 计算机可读存储介质及从多种该存储介质中启动智能终端操作系统的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2899556B1 (en) | Semiconductor device and battery voltage monitoring device | |
| CN104750510B (zh) | 一种芯片启动方法及多核处理器芯片 | |
| CN113127302B (zh) | 一种板卡gpio的监控方法和装置 | |
| CN112463243B (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
| CN109388526B (zh) | 一种控制电路及复位操作的方法 | |
| CN108334372A (zh) | 固件升级处理方法、装置和系统 | |
| CN104881312A (zh) | 一种fpga逻辑代码可迭代升级的方法及电路 | |
| CN106292981A (zh) | 一种服务器主板应用方法及系统 | |
| CN104731668A (zh) | Fpga三模冗余架构的故障管理与恢复控制器及其控制方法 | |
| CN103268302B (zh) | 一种接口扩展电路、接口扩展连接方法和嵌入式系统 | |
| CN104834535A (zh) | Soc芯片系统及其开机方法 | |
| CN112445739A (zh) | 一种支持bios无感升级的电路及方法 | |
| CN113075904A (zh) | 一种plc扩展系统、plc系统通信方法及存储介质 | |
| CN103729222B (zh) | 一种配置文件的加载装置与方法 | |
| CN102841634A (zh) | 服务器主板 | |
| CN103475514A (zh) | 无bmc的节点、集群系统及bios修复和升级方法 | |
| EP2750030A1 (en) | Method, apparatus and processor for reading BIOS | |
| WO2024113816A1 (zh) | 基于联合测试工作组接口的控制系统、方法及装置 | |
| CN210721440U (zh) | 一种pcie卡异常恢复装置及pcie卡、pcie扩展系统 | |
| US9612638B1 (en) | Systems and methods for automatic detection and configuration of voltage regulator phases in a multi-rail voltage regulator | |
| CN105373495B (zh) | 半导体装置、电池监视系统以及半导体装置的地址设定方法 | |
| CN115729573A (zh) | 固件升级方法、装置、芯片及计算机存储介质 | |
| CN114123457A (zh) | 一种供电方法、装置及设备 | |
| CN209282342U (zh) | 一种检测在位状态的电池系统及移动终端 | |
| CN113849355A (zh) | I2c速率自适应调整方法、系统、终端及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150812 |