CN104821819A - 具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法 - Google Patents

具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法 Download PDF

Info

Publication number
CN104821819A
CN104821819A CN201510047905.9A CN201510047905A CN104821819A CN 104821819 A CN104821819 A CN 104821819A CN 201510047905 A CN201510047905 A CN 201510047905A CN 104821819 A CN104821819 A CN 104821819A
Authority
CN
China
Prior art keywords
clock signal
pll
reference clock
control circuit
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510047905.9A
Other languages
English (en)
Other versions
CN104821819B (zh
Inventor
G·J·阿兰
J·L·福特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hittite Microwave LLC
Original Assignee
Hittite Microwave LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hittite Microwave LLC filed Critical Hittite Microwave LLC
Publication of CN104821819A publication Critical patent/CN104821819A/zh
Application granted granted Critical
Publication of CN104821819B publication Critical patent/CN104821819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法。在特定配置中，时钟系统，包括：PLL、控制电路、和经由故障保持开关和可变电阻器电耦合到PLL的环路滤波器的输入的保持电路。所述控制电路基于选中的参考时钟信号而产生PLL的输入时钟信号。当所述控制电路确定选中参考时钟信号不可靠时，所述控制电路禁用PLL的反馈回路并打开故障保持开关。在所选中的参考时钟信号改变或变得不可靠之后，所述控制电路使能PLL的反馈回路，并保持所述故障保持开关打开，以及随时间控制可变电阻器的电阻，以提供从故障保持到重新获取的相位锁定的软过渡。

Description

具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法
技术领域
本发明实施例涉及电子电路，并且更具体地涉及锁相环(PLL)。
背景技术
锁相环(PLL)用于各种应用，用于产生具有受控相位和与基准时钟信号的频率关系的输出时钟信号。锁相环可用于例如频率合成器、通信系统和/或芯片至芯片通信。
时钟发生电路经常包括PLL，用于锁定由PLL的压控振荡器(VCO)向传入基准时钟信号的相位产生的输出时钟信号。例如，高精度的可调振荡器可锁相到嘈杂的参考时钟信号，以及PLL可以操作以抑制相位噪声和衰减抖动。
发明内容
在一个方面，一种装置包括：第一锁相环(PLL)、控制电路、故障保持电路和可变电阻器。第一PLL被配置为接收输入时钟信号，并包括环路滤波器。该控制电路被配置成接收一个或更多个参考时钟信号，并且被配置为基于所述一个或更多个参考时钟信号产生输入时钟信号。故障保持电路被配置以在输出产生保持电压。可变电阻器和在故障保持电路的输出和环路滤波器的输入之间电串联连接。所述控制电路进一步被配置以产生电阻控制信号，以控制可变电阻器的电阻。
在另一个方面，一种时钟信号发生的方法，包括：使用控制电路产生PLL的输入时钟信号；在故障保持电路的输出产生故障保持电压，该故障保持电路经由可变电阻电连接到PLL的环路滤波器的输入；并使用控制电路控制可变电阻器的电阻。
在另一个方面，一种时钟系统包括：PLL、控制电路、故障保持电路和可变电阻器。PLL被配置为接收输入时钟信号，并包括环路滤波器。该控制电路被配置为接收两个或更多的参考时钟信号，并产生输入时钟信号。所述控制电路被进一步配置为控制所述PLL为多个工作模式中的一个，包括保持模式和相位锁定模式。故障保持电路被配置以在输出产生保持电压。可变电阻器和在故障保持电路的输出和环路滤波器的输入之间电串联连接。所述控制电路进一步被配置为控制所述可变电阻器的电阻。
附图说明
图1是根据一个实施例的时钟系统示意图。
图2是根据一个实施例的时钟发生电路的示意图。
图3是根据一个实施例的时钟发生电路的一部分的示意图。
图4是根据另一实施例的时钟发生电路的一部分的示意图。
图5是根据一个实施例的时钟发生电路的时序图。
具体实施方式
实施例的以下详细描述提出了本发明的具体实施例的各种描述。然而，本发明可以以许多不同方式体现，如由权利要求书定义和涵盖。在本说明书中，参考了附图，其中类似的参考数字可以指示相同或功能相似的元件。
锁相环(PLL)可以包括故障保持电路，以当有源基准时钟信号丢失或无效时控制PLL的操作。在一个例子中，该PLL可以接收两个或更多个参考时钟信号，以及当第一参考时钟信号被确定为不可靠时从第一参考时钟信号切换到第二参考时钟信号。在从一个参考时钟信号过渡到另一个时，PLL可以故障保持模式操作，其中PLL的VCO的调谐电压可以实质上由故障保持电路保持恒定，从而抑制VCO的振荡频率变化。在故障保持期间，PLL的反馈环路可以被禁止，诸如通过从PLL的环路滤波器的输入断开PLL的电荷泵的输出。因此，PLL可以在故障保持期间操作开环。在另一个例子中，PLL可以接收一个参考时钟信号，并且可以在故障保持期间在参考时钟信号被确定为不可靠时工作。PLL可以保持故障保持模式直到参考时钟信号被确定为可靠。
通信系统(诸如，在网络或蜂窝基础设施中操作)可以指定以从一个或多个噪声参考时钟信号产生稳定的时钟信号。例如，一个或多个通信系统的基准时钟信号可以对应于使用时钟和数据恢复(CDR)电路从嘈杂和/或间歇性数据流恢复的时钟信号。由于参考时钟信号可以是嘈杂的，该通信系统可以包括两个或更多个PLL的级联，以满足整体的相位噪声和/或抖动规范。例如，第一PLL可用于从嘈杂的参考时钟信号生成稳定的基准时钟信号，以及第二PLL可以提供使用稳定参考时钟信号的频率合成或乘法。
从嘈杂信号源生成基准时钟信号可导致基准时钟信号经常丢失或无效。因此，多个参考时钟信号可以被提供给PLL用于冗余。在一个例子中，当特定的参考时钟信号被确定为不可靠时，PLL的参考时钟信号可以被改变或切换，PLL的故障保持电路可保持PLL VCO的振荡频率在基准时钟信号的变化过程中基本上恒定。在基准时钟信号被切换后，PLL可以重新获得相位锁定。在另一个例子中，当参考时钟信号不可靠时PLL以故障保持模式工作，并且一旦参考时钟信号变得可靠就重新获得对参考时钟信号的相位锁定。
在从故障保持过渡到重新获得相位锁定，不存在补偿PLL VCO的调谐电压可以经历大信号摆动，从而引起PLL的输出时钟信号的频率有大的瞬时变化。例如，该PLL可以是具有设计用于低环路带宽的环路滤波器的低抖动PLL，这又导致较慢的环路响应。当PLL重新获取锁相时，慢的环路响应可导致PLL的输出时钟信号在过渡周期期间具有大的频率变化。
因此，在从故障保持到重新获得相位锁定的过渡恢复中，PLL的限制可在PLL的输出时钟信号中引起瞬时频率变化，即频率扰动。然而，该瞬时频率变化对于在严格的定时约束下的某些应用和/或时钟系统可是不可接受的。例如，在蜂窝基础设施应用中，PLL的输出时钟信号可用于调制或解调射频信号，以及频率扰动可以产生杂散发射、发射出带外、通信错误和/或丢失呼叫。
本文提供用于从故障保持到重新获得锁相的软过渡的PLL的装置和方法。在某些配置中，时钟系统包括：锁相环、控制电路以及通过故障保持开关和可变电阻器电耦合至PLL的环路滤波器的输入的故障保持电路。基于选中的参考时钟信号，该控制电路产生PLL的输入时钟信号。当控制电路确定所选择的参考时钟信号不可靠时，控制电路禁止PLL的反馈环路并接通故障保持开关，以提供通过所述可变电阻器从故障保持电路的输出到PLL的环路滤波器的输入端的电连接。在所选中的基准时钟信号被改变或变得可靠后，控制电路使能PLL的反馈环路，同时保持故障保持开关接通，并随时间控制可变电阻器的电阻以提供从故障保持软过渡到重新获得相位锁定。例如，控制电路可以在过渡期间逐渐增加可变电阻器的电阻，使得故障保持电路随时间灌或拉电荷泵的输出电流的更小部分。因此，缓缴电路的工作逐渐被淘汰，而PLL操作从故障保持到重新获得锁相的软过渡。
配置PLL以具有从故障保持到重新获得锁相的软过渡可以增强时钟系统的性能。例如，使用软过渡可以防止在VCO调谐电压中的较大电压扰动，这会限制过渡期间对VCO的振荡频率的改变。与此相反，操作时无需软过渡的PLL可以具有VCO调谐电压，达到在从故障保持到重新获得相位锁定的过渡期间的功率高或低功率电源电压轨道。因此，本文的PLL可以在从故障保持到重新获得相位锁定的过渡期间表现出增强的瞬态性能、提高的稳定性和/或更小的相位噪声和抖动。
如本文所使用的，“可变电阻”是指具有可控电阻的电阻器，不仅包括模拟控制电阻器，以及数字控制电阻器(诸如，可编程/可选择电阻器)。
图1是根据一个实施例的时钟系统100的示意图。时钟系统100包括时钟发生电路102、时钟和数据恢复(CDR)电路104、第一参考时钟发生器106、第二参考时钟发生器108、第三参考时钟发生器110、高精确度的可调谐振荡器或压控112、串行/解串器(SerDes)电路114、现场可编程门阵列(FPGA)/数字信号处理器(DSP)116、模数转换器(ADC)电路118、数模转换器(DAC)电路120、下游分频器122、第一混合器124和第二混合器126。
时钟系统100可以用于各种应用，包括例如蜂窝基础设施应用。例如，时钟系统100可以代表基站的一部分。
如图1所示，时钟发生电路102接收多个时钟参考时钟信号，包括第一参考时钟信号RCLK1、第二参考时钟信号RLCK2和第三时钟信号RCLKN。虽然图1示出时钟发生电路102接收三个参考时钟信号，时钟发生电路102可以接收更多或更少的参考时钟信号。例如，在一个实施例中，时钟发生电路102接收N个参考时钟信号，其中N选择为在约2至约4。在图示的配置中，参考时钟信号由CDR电路104获得。例如，参考时钟信号可以对应于在数据流(DATA)上的CDR电路104的时钟和数据恢复操作的恢复时钟信号。然而，其它构造是可能的，例如，其中所有或部分参考时钟信号以其他方式产生的配置。在一个实施例中，参考时钟信号包括使用参考振荡器的至少一个参考时钟信号，例如操作开环的自由运行振荡器。
在图示的结构中，时钟发生电路102可以基于从基准时钟信号RCLK1-RCLKN选择的选中或有效参考时钟信号的输出时钟信号。例如，时钟发生电路102可以使用用于产生输出时钟信号的一个有效或主参考信号，例如第一参考时钟信号RCLK1。此外，其他的参考时钟信号RCLK2-RCLKN可以作为后备时钟参考信号，第一参考时钟信号RCLK1变得无效或丢弃。
时钟发生电路102可以生成用于各种电路的稳定高频低抖动时钟信号。例如，在图示的构造中，时钟发生电路102产生时钟信号，用于SerDes电路114、FPGA/DSP 116、ADC电路118、DAC电路120、下游分频器122以及第一和第二混频器124、126，用于调制正交相位(Q)分量的同相(I)和中频(IF)信号。在某些配置中，由时钟发生电路102产生的一个或多个输出时钟信号可进一步处理，以产生另外的时钟信号。例如，在所示的配置中，下游分频器122提供除法运算，以产生多个时钟信号(在本实施例中，CLK1，CLK2，...，CLK13，CLK14，)。虽然已显示可以从时钟产生电路102接收信号的电路的一个例子，时钟发生电路102可以生成用于其它电路的时钟信号。因此，图示的时钟系统100描绘可以从时钟发生电路102接收时钟信号的电路的各种非限制性示例。
由时钟发生电路102产生的输出时钟信号可被指定为具有高稳定性、低相位噪声和/或低抖动。然而，参考时钟信号RCLK1、RCLK2以及RCLKN的至少一部分可以是嘈杂和/或间歇性的。
为了达到或超过性能规格，时钟发生电路102可以包括低环路带宽PLL 143，其可用于锁定压控振荡器112的相位至所选择的参考时钟信号。在某些配置中，VCXO 112包括可调谐晶体振荡器。然而，本文的教导也适用于其他类型的可控振荡器，其中包括例如电感器-电容器(LC)罐振荡器、环形振荡器和/或旋转的行波振荡器(RTWOs)。
当PLL 143的回路带宽相对较低(例如，低于200Hz)时，时钟发生电路102可以产生相对于所选择的参考时钟信号具有低相位噪声和/或抖动的输出时钟信号。虽然已经提供环路带宽的一个示例，其他环路带宽是可能的，包括例如为特定应用和/或性能规格选择的环路带宽。
在某些配置中，时钟发生电路102包括PLL的级联，而低环路带宽的PLL 143用作抖动衰减器，其为第二或高环路带宽PLL提供稳定的基准时钟信号，其可以具有大于低环路带宽的PLL 143的环路带宽。高环路带宽PLL可以生成作为稳定高频低抖动信号的输出时钟信号，适用于各种电路，诸如蜂窝基础设施的电路。
如图1所示，时钟发生电路102包括故障保持电路140、保持(holdover)开关141和可变电阻器142。当第一参考时钟RCLK1变得不可靠或无效时，故障保持开关141可以关闭或接通，以将低环路带宽的PLL 143置于故障保持，其中VCXO 112的振荡频率基本上保持不变，同时选择的参考时钟信号被改变。例如，低环路带宽PLL 143的反馈回路可以被禁用，该故障保持开关141可以导通，以及在VCXO 112的输入的调谐电压可由故障保持电路140保持基本恒定。
在参考时钟信号已被改变之后，该低环路带宽PLL 143可以重新获取具有更新的参考时钟信号的相位锁定。另外，虽然故障保持开关141仍然导通以及锁相环143的反馈回路被启动，可变电阻器142的电阻随时间被控制，以向PLL 143提供从故障保持到重新获得相位锁定的软过渡。例如，在从故障保持到重新获得相位锁定的过渡期间，可变电阻器的电阻可被递增地增加，使得故障保持电路141操作逐渐被淘汰，并且PLL 143操作从故障保持到重新获得相位锁定的软过渡。
图2是根据一个实施例的时钟发生电路200的示意图。时钟发生电路200包括第一PLL器204a、第二锁相环204b和故障保持电路240、故障保持开关241、可变电阻器242、第一参考时钟缓冲器202a、第二基准时钟缓冲器202b、第三参考时钟缓冲器器202c、第四基准时钟缓冲器202d、第一参考时钟分频器203a、第二参考时钟分频器203b、第三参考时钟分频器203c、第四基准时钟分频器203d、PLL控制电路205、第一VCXO分频器227、阵列输出分频器282、第一输出时钟缓冲器284a、第二输出时钟缓冲器284b、第三输出时钟缓冲器284c和第四输出时钟缓冲器284d。
在图示的结构中，时钟发生电路200接收第一参考时钟信号RCLK1、第二参考时钟信号RCLK2、第三参考时钟信号RCLK3和第四基准时钟信号RCLK4。此外，所示的时钟发生电路200产生第一输出时钟信号OCLK1、第二输出时钟信号OCLK2、第三输出时钟信号OCLK3和第四输出时钟信号OCLK4。虽然图2示出了其中时钟发生电路接收四个参考时钟信号并产生四个输出时钟信号的结构，在此的教导也适用于接收更多或更少的参考时钟信号和/或产生更多或更少的输出时钟信号的时钟发生电路。在一个实施例中，时钟发生电路200接收一个参考时钟信号。
如图2中所示，第一参考时钟缓冲器202a用于缓冲所述第一参考时钟信号RCLK1以产生第一缓冲基准时钟信号，其使用第一参考时钟分频器203a驱动，以产生对于PLL控制电路205的第一分割基准分频。另外，第二基准时钟缓冲器202b和第二参考时钟分频器203b的时钟信号RCX1用于缓冲和分频所述第二参考时钟信号RCLK2，以产生用于PLL控制电路205的第二分频参考时钟信号RCX2。另外，第三参考时钟缓冲器202c和第三参考时钟分频器203c用于缓冲和分频第三参考时钟信号RCLK3，以产生用于所述PLL控制电路205的第三分频参考时钟信号RCX3。另外，第四参考时钟缓冲器202D和第四参考时钟分频器203D用于缓冲和分频第四参考时钟信号RCLK4，以产生用于PLL控制电路205的第四分频参考时钟信号RCX4。图示的配置示出时钟信号调节的一个例子，在它们被提供给PLL控制电路之前可发生在一个或多个参考时钟信号。然而，本文的教导也适用于其它的配置，包括其中一个或多个基准时钟信号未调节的实施方式。
该PLL控制电路205产生第一输入时钟信号RC1，其被提供作为到第一PLL器204a的输入。可以基于由PLL控制电路205从所分频的参考时钟信号RCX1-RCX4选择的参考时钟信号产生所述第一输入时钟信号RC1。PLL控制电路205可用于监视一个或多个分频参考时钟信号RCX1-RCX4，以确定选择的参考时钟信号何时是不可靠的。
如图2所示，第一PLL器204a从第一输入时钟信号RC1产生本地时钟信号LCLK。在某些配置中，第一锁相环装置204a可以被实现为具有相对低的环路带宽，以提供相对高量的抖动衰减。例如，第一输入时钟信号RC1可以是嘈杂和/或间歇性信号，以及执行具有相对较低的环路带宽的第一锁相环装置204a可以降低本地时钟信号LCLK的抖动。在图示的配置中，第二个PLL 204b使用本地时钟信号LCLK的缓冲版本作为参考时钟信号的频率合成。以这种方式级联两个或更多的PLL可以在由时钟发生电路产生的输出时钟信号200中帮助降低相位噪声和/或降低抖动。虽然图2示出了使用两个PLL的级联结构，本文的教导也适用于使用更多或更少的PLL时钟发生电路。
在图示的配置中，第一PLL 204包括第一输入时钟分频器206a、第一相频检测器和电荷泵(PFD/CP)207a、电荷泵输出开关217a、第一环路滤波器208a、VCXO 216a和时钟缓冲器219a以及第一反馈分频器218a。第一输入时钟分频器206a分频第一输入时钟信号RC1，以产生第一PFD/CP参考时钟信号REF。此外，时钟缓冲器219a缓冲本地时钟信号LCLK，以产生缓冲的时钟信号BCLK，其使用第一反馈分频器218a分频，以产生用于第一PFD/CP 207a的第一反馈时钟信号FBK。第一PFD/CP器207a产生电荷泵输出信号(CPS)，其被提供作为输入到充电泵输出开关217a。电荷泵输出开关217a接收三态信号TRI，其用于选择性地禁用第一PLL 204a的反馈环路。电荷泵输出开关217a进一步产生环路滤波器输入信号CPO，其被提供作为第一环路滤波器208a的输入。故障保持电路240的输出也经由所述故障保持开关241和可变电阻器242电连接到第一环路滤波器208a的输入。第一环路滤波器208a产生第一调谐电压Vtune，其被提供作为到VCXO 216a的输入。VCXO 216a产生本地时钟信号LCLK，其可具有随着调谐电压Vtune的电压电平发生变化的振荡频率。
尽管图2示出其中第一PLL 204a包括电荷泵输出开关217a用于选择性地停用第一PLL的反馈环路的结构，但其它的结构也是可能的。例如，在另一实施例中，PLL控制电路205通过设置第一PFD/CP 207a的三态信号TRI而关闭或开启第一PLL的反馈回路。例如，三态信号TRI可用于控制泵入和抽出信号，以当PLL的反馈环路被禁用时关闭PFD/CP的电荷泵中的正和负电流源。
在某些构造中，第二锁相环204b可以是高频PLL，被设计成接收低频的缓冲输入时钟BCLK，例如122.88MHz，并向输出分频器282的阵列提供更高频率的第二本地时钟信号LCLK2，例如2457.6兆赫。输出分频器的阵列282可产生分频输出时钟信号，其可以通过输出时钟缓冲器284a-284d进行缓冲，以产生多个高频输出时钟信号OCLK1-OCLK4。
如图2所示，PLL控制电路205生成多个控制信号，用于控制第一PLL 204a的操作，包括三态信号TRI、电阻控制信号CRES、第一故障保持控制信号CHA以及第二故障保持控制信号CHB。
PLL控制电路205控制第一PLL 204a的操作模式为多个工作模式中的一个，包括保持模式和相位锁定模式。当PLL控制电路205在保持模式下操作第一PLL 204a时，PLL控制电路205导通故障保持开关241，并通过关闭电荷泵输出开关217a禁止第一PLL 204a的反馈回路。另外，当PLL控制电路205在相位锁定模式下操作第一PLL 204a时，PLL控制电路205通过接通电荷泵输出开关217a而使能第一PLL 204a的反馈环路。
因此，该三态信号TRI可用于选择性地断开或停用第一PLL的反馈环路。例如，当使用三态信号TRI打开或关闭电荷泵输出开关217a时，第一PLL 204a的反馈环路可以被禁用。然而，当使用三态信号TRI闭合或开启该电荷泵输出开关217a时，电荷泵输出信号CPS可被提供给第一环路滤波器208a。第一故障保持控制信号CHA可用于打开或关闭故障保持开关241，从而选择性地激活在故障保持电路240的输出和第一环路滤波器208a的输入之间的电路径。电阻控制信号CRES可用于控制可变电阻器242的电阻值，并且可以随时间被控制，以提供从保持模式向相位锁定模式的软过渡，这将在下面进一步描述。第二故障保持控制信号CHB可用于控制故障保持电路240，其中包括例如当第一PLL 204a在保持模式操作时建立所希望的保持电压。
在图示的配置中，第二PLL 204b包括第二VCXO分频器215、第二输入时钟分频器206b、第二PFD/CP 207b、第二环路滤波器208b、压控振荡器(VCO)216b和第二反馈分频器218b。如图2所示，第二VCXO分频器215接收来自第一PLL 204a的缓冲时钟信号BCLK，并产生第二输入时钟信号RC2，其被提供作为到第二输入时钟分频器206b的输入。第二输入时钟分频器206b分频第二输入时钟信号RC2，以产生第二PFD/CP参考时钟信号REF2，其被提供作为到第二PFD/CP 207b的输入。包括第二VCXO分频器215可以增强第二PLL 204b的灵活性。然而，其它构造是可能的，诸如其中第二VCXO分频器215被省略的实施方式。第二PFD/CP 207b接收来自第二反馈分频器218b的第二反馈时钟信号FBK2，并产生第二环路滤波器的输入信号CPO2。第二环路滤波器208b接收第二环路滤波器的输入信号CPO2，并产生第二调谐电压，用于控制VCO 216b的振荡频率。压控振荡器216b产生第二本地时钟信号LCLK2，其被提供作为到第二反馈分频器218b的输入和作为到输出分频器282的阵列的输入。
在图2所示的实施例中，第一输入时钟信号RC1通过PLL控制电路205基于从基准时钟信号RCLK1-RCLK4选择的选中参考时钟信号产生，在本实施例中使用缓冲和可选分频进行调节。如前所述，所有或部分的参考时钟信号RCLK1-RCLK4可以是嘈杂和/或间歇性的。在某些配置中，参考时钟信号中的一个(例如，第一参考时钟信号RCLK1)用作基准时钟信号，而附加的基准时钟信号用作备用参考时钟信号。
图示的时钟发生电路200包括PLL控制电路205，其产生控制信号，用于控制所述第一PLL 204a的操作模式。在相位锁定模式运行足够的时间之后，第一锁相环装置204a可以锁相到第一输入时钟信号RC1，其基于来自基准时钟信号RCLK1-RCLK4选择的选中参考时钟信号而生成。
该PLL控制电路205可以监控一个或多个参考时钟信号RCLK1-RCLK4或衍生其的时钟信号，以确定特定的参考时钟信号何时有效。例如，在某些配置中，PLL控制电路205监视第一输入时钟信号RC1，以确定第一输入时钟信号RC1是否可靠。在图示的配置中，PLL控制电路205可以进一步接收来自所述第一分频器的VCXO 227的时钟信号，其可辅助确定基准时钟信号的可靠性。例如，在某些配置中，PLL控制电路205可以比较第一VCXO分频器227的时钟信号与第一输入时钟信号RC1，以确定第一输入时钟信号RC1何时已不适合用作参考。第一输入时钟信号RC1可由于各种原因被确定为不可靠，包括例如当第一输入时钟信号RC1具有大于阈值的相位噪声和/或当第一输入时钟信号RC1在一定的持续时间不切换时。
当PLL控制电路205确定所选择的参考时钟信号是不可靠的，PLL控制电路205可以关闭电荷泵输出开关217a，并打开故障保持开关241以在保持模式操作第一PLL 204a。尽管图2示出了下列构造，包括以保持模式选择性操作第一PLL 204a的故障保持开关241，但是其他构造也是可能的。例如，在另外的实施方案中，忽略故障保持开关241，并且PLL控制电路205可以控制可变电阻242的电阻至较高的电阻值，以阻断故障保持电路240从第一环路滤波器208a的输入的输出。因此，在某些构造中，可变电阻242的电阻可以被控制以保持模式选择性操作第一PLL 204a。
在保持模式，故障保持电路240可产生保持电压Va1，它通过可变电阻242和故障保持开关241提供给第一环路滤波器208a的输入。以这种方式，保持电压Va1被提供给第一环路滤波器208a的输入，以及第一调谐电压Vtune可以稳定以抑制VCXO 216a的振荡频率的变化。在保持模式下，PLL控制电路205可改变或更新参考时钟信号，以使得第一输入时钟信号RC1由所选择的参考时钟信号产生。虽然图2示出其中保持开关241被电连接在故障保持电路240的输出和可变电阻242之间的结构，这里的教导也适用于其它的配置，诸如其中所述可变电阻242电连接在故障保持电路240的输出和故障保持开关241之间的配置。因此，串联的故障保持开关241和可变电阻器242的顺序可以颠倒。
一旦第一输入时钟信号RC1变为有效，PLL控制电路205可以控制第一PLL器204a，以通过从保持模式向相位锁定模式转换所述第一锁相环装置204a以重新获取相位锁定。为了在从故障保持到重新获得相位锁定期间抑制瞬时变化到调谐电压Vtune，PLL控制电路205随时间控制可变电阻器242，以提供从保持模式向相位锁定模式的软过渡。
特别地，PLL控制电路205可以维持故障保持开关241和电荷泵输出开关217a导通，并且可以随着时间的推移增加可变电阻242的电阻值，以提供更好地控制调谐电压Vtune的电压电平的第一PFD/CP 207a。例如，PLL控制电路205可以随时间递增地增加可变电阻器的电阻，使得在所述第一PFD/CP 207a的输出中产生的更大量电荷到达第一环路滤波器208a的输入。配置第一个PLL 204a具有从故障保持到重新获得锁相的软过渡可以防止在从保持模式到锁相模式的转变过程中调谐电压VTUNE中的较大电压扰动。与此相反，无需软过渡操作的PLL可以具有在过渡期间到达功率高或低功率电源电压轨道的VCO调谐电压。
当第一PLL 204a重新获得至第一输入时钟信号RC1的相位锁定时，PLL控制电路205可以关闭或打开保持开关241，同时保持所述电荷泵输出开关217a闭合。因此，一旦已经重新获得锁相，PLL控制电路205可以返回第一PLL 204a到正常运行状态。
图3是根据一个实施例的时钟发生电路的一部分的示意图。示出的图包括VCXO 216a和电荷泵输出开关217a、故障保持电路240、故障保持开关241和可变电阻器242，其如前面所述。示出的图还包括PFD/CP307和环路滤波器308。
在图示的实施例中，环路滤波器308包括第一电容器311(C1)、第一电阻器312(R1)和第二电容器314(C2)。第一电阻器312和第一电容器311电串联连接在环路滤波器308的输入端和功率低电源电压V1之间，而第二电容器314被并联电连接到第一电阻器312的串联组合以及在环路滤波器的输入和功率低电源电压V1之间的第一电容器311。虽然环路滤波器308示出了用于PLL的合适环路滤波器的一个示例，本文的教导可应用于环路滤波器的其他配置，包括例如，有源环路滤波器或无源环路滤波器。
所示的PFD/CP 307包括相位频率检测器(PFD)304、第一或正电流源308、第二或负电流源310、第一电流源开关303和第二电流源开关305。PFD 307比较PFD/CP参考时钟信号REF的定时和第一反馈时钟的定时信号FBK，以产生泵上升信号UP和泵向下信号DOWN，从而分别控制第一和第二电流源开关303，305。如图3所示，正电流源308串联电连接在功率高电源电压V2和PFD/CP 307的输出之间的第一电流源开关303，以及负电流源310被串联电连接在功率低电源电压V1和PFD/CP307的输出端之间的第二电流源开关305。正电流源308是可操作以产生电流，以及负电流源310可操作以吸收电流，以及PFD 304使用泵上升信号UP与泵向下信号DOWN控制第一和第二电流源开关303、305，以控制由PFD/CP 307产生的电荷泵输出电流ICP。
因此，当泵上升信号UP打开第一电流源开关303时，可以从正电流源308通过PFD/CP 307的输出产生电流，并且当泵下降信号DN打开第二电流源开关305时，可以从负电流源310通过PFD/CP的输出吸收电流。虽然PFD/CP 307示出PLL的合适PFD/CP的一个示例，本文的教导可适用于相位频率检测器和/或电荷泵的其他结构。
在图示的配置中，故障保持开关241和电荷泵输出开关217a被示出处于闭合或接通状态。如图3所示，电荷泵的输出电流ICP可对应于流入环路滤波器208a的环路滤波器输入电流I_Lpf和流入故障保持电路240的故障保持电流IHOLD的求和。在示出的配置中，VCXO 216a具有高输入阻抗，和流入VCXO 216a的输入的电流相对较小并且未示出。然而，其他配置也是可能的。
如图3所示，可变电阻器241电连接在故障保持电路240的输出与环路滤波器308的输入端之间。因此，当使用电阻控制信号CRES，可变电阻器242的电阻从第一电阻值增加第二电阻值，相对于到故障保持电路240的输出，电荷泵电流ICP的较大部分可以流入环路滤波器308的输入。因此，可变电阻242的电阻可被控制，以控制环路滤波器的输入电流I_Lpf与故障保持电流IHOLD的比例。
如前面所描述的，PLL控制电路(例如，图2的PLL控制电路205)可以提供具有从故障保持到重新获得相位锁定的软过渡的PLL。特别是，PLL控制电路可同时关闭故障保持开关241和电荷泵输出开关217a，并逐渐增加可变电阻242的电阻值，以减少随着时间的推移流入或流出保持电路240的电荷泵电流ICP的一部分。因此，对VCXO 216a的振荡频率的控制可逐渐从故障保持电路240传递到PFD/CP 307，以在从故障保持到重新获得相位锁定的过渡期间减少频率扰动。
在一个实施例中，当从保持模式转变到重新获得相位锁定时，PLL控制电路(例如，图2的PLL控制电路205)首先控制该电阻控制信号CRES，以设置可变电阻器的电阻为初始或低电阻值。此后，PLL控制电路使用电阻器控制信号CRES从低电阻值到最终或大电阻值逐步增大可变电阻242的电阻。在某些配置中，大的电阻值至少为10000倍的该低电阻值。以这种方式，故障保持电流IHOLD从电荷泵电流ICP的大部分过渡到电荷泵电流ICP的一小部分，以提供软过渡。以这种方式提供的软过渡能抑制在环路滤波器的输入电压的较大变化。
如图3中所示，该故障保持电路240可以在故障保持电路240的输出提供保持电压Va1。保持电压Va1可以被控制到期望的环路滤波器输入电压。在一个实施例中，保持电路240基于监视环路滤波器308的输入电压产生保持电压Va1。
图4是根据另一实施例的时钟发生电路的一部分的示意图。示出的图包括第一PFD/CP 207a、第一环路滤波器208a、VCXO 216a和电荷泵输出开关217a、故障保持开关241和可变电阻器242，其可以如前面所述。示出的图还包括故障保持电路400。
所说明的故障保持电路400包括模数转换器(ADC)404、数字均衡电路406和数模转换器402。如图4所示，DAC 402和ADC 404接收第二故障保持控制信号CHB，它可以用来控制对DAC 402和ADC 404的转换操作。
在正常PLL操作中，ADC 404和数字平均器402可用于在环路滤波器208a的输入产生平均环路滤波器电压的数字表示。当PLL在保持模式中操作时，故障保持电路400可使用平均环路滤波器电压以产生保持电压Va1。例如，DAC 402可用于将平均环路滤波器电压的数字表示转换成保持电压Va1。因此，在示出的实施例中，保持电压Va1对应于在一定时间窗环路滤波器208a的输入电压的平均值。在某些配置中，第二故障保持控制信号CHB可用于在保持模式期间维持保持电压Va1基本上恒定。
尽管图4示出故障保持电路的一个实施例，本文的教导适用于故障保持电路的其它配置。
图5是用于根据一个实施例的时钟发生电路的时序图。
图示的时序图包括第一参考时钟信号RCLK1的第一曲线图、第二参考时钟信号RCLK2的第二曲线图、反馈时钟信号FBK的第三曲线图、第一故障保持控制信号CHA的第四曲线图、三态信号TRI的第五曲线图、电阻控制信号的CRES的第六曲线图、环路滤波器的输入电流I_Lpf的第七曲线图以及调谐电压Vtune的第八曲线图。示出的时序图说明了图2的时钟发生电路200的定时的一个例子。但是，图2的时钟发生电路200可以使用其它定时方案操作。
时序图已注释以标记第一时间间隔502，其中图2中的第一PLL器204a正常运行，故障保持开关241关闭，第一PLL 204a的反馈环路使能。此外，时序图已注释以标记第二时间间隔504，对应于当图2的第一PLL204a在保持模式操作时。此外，时序图包括第三时间间隔506，其中，提供到重新获得相位锁定的软过渡，以及第四时间间隔508，其中第一PLL 204a返回到正常操作。
在第一时间间隔502中，图2的PLL控制电路205基于所述第一参考时钟信号RCLK1生成第一输入时钟信号RC1。如图5所示，将第一参考时钟信号RCLK1变得不可靠，并不再在时刻211切换。在PLL控制电路205确定第一参考时钟信号RCLK1是不可靠的之后，PLL控制电路205通过控制第一故障保持控制信号CHA和三态信号TRI操作保持模式的第一PLL 204a，以接通故障保持开关241，并关闭电荷泵输出开关217a。如图5所示，在保持模式期间，电阻器控制信号CRES具有初始或零点设置。
如由图5的第三时间间隔506所示，图2的PLL控制电路205关闭电荷泵输出开关217a并随时间逐渐递增可变电阻器242的电阻值。在图示的配置中，PLL控制电路205通过从初始值(0)到最大值(最大)逐渐递增电阻器控制信号CRES而提供在保持和重新获取锁相之间的软过渡。此后，PLL控制电路205关断故障保持开关241以将第一PLL 204a返回到正常操作。
如前面所讨论地，环路滤波器的输入电压变化影响调谐电压Vtune。如示于图5，在第二时间间隔504的开始，调谐电压Vtune稍有改变。调谐电压Vtune的这种变化可以对应于在相位锁定期间保持电压Va1相对于调谐电压Vtune的电压电平的差异。
第三时间间隔506示出了在从故障保持转换到重新获得相位锁定的波形序列。如由图5的第三时间间隔506所示，环路滤波器的输入电流I_Lpf最初是低并具有较长持续时间。此外，峰值环路滤波器的输入电流I_Lpf随时间增加，但当图2的第一PLL 204a变得更接近于获得相位锁定时，在较短持续时间有效。在图示的配置中，调谐端口电压的最大变化可以例如是50mV。
应用
使用上述时钟发生电路的设备可被实现为各种电子设备。电子设备的示例可以包括(但不限于)消费电子产品、部分消费者电子产品、电子测试设备等。电子设备的例子也可以包括光网络或其它通信网络的电路。所述消费电子产品可包括(但不限于)汽车、摄像机、照相机、数码相机、便携式存储器芯片、洗衣机、烘干机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围设备等。另外，电子装置可包括未完成的产品，包括用于工业、医疗和汽车应用的那些。
前面的描述和权利要求可以指元件或特征为被“连接”或“耦合”在一起。如本文所用，除非另外明确说明，否则，“连接”意指一个元件/特征直接或间接连接到另一个元件/特征，并且不一定是机械连接。同样地，除非明确声明，否则“耦合”意指一个元件/特征直接或间接地联接到另一个元件/特征，并且不一定是机械连接。因此，尽管图中所示的各种原理图描绘元件、组件、附加中间元件、设备、特征、可存在于实际实施例中的部件的示例安排(假设所描述电路的功能性没有不利影响)。
尽管已经参照某些实施例描述本发明，其他实施例对于本领域技术人员是显而易见的，其中包括不提供本文所阐述的所有特征和优点的实施例，也在本发明的范围之内。此外，上述的各种实施例可被组合以提供进一步的实施例。此外，在一个实施例的上下文中示出的某些特征也可并入其它实施例。因此，本发明的范围仅通过参考所附权利要求书限定。

Claims (21)

1.一种装置，包括：
第一锁相环(PLL)，其包含回路滤波器，其中，所述第一PLL被配置为接收输入时钟信号；
控制电路，被配置为接收一个或多个参考时钟信号并且基于所述一个或多个参考时钟信号产生输入时钟信号；
保持电路，被配置为在输出产生保持电压；和
可变电阻器，串联电连接在故障保持电路的输出和环路滤波器的输入之间的故障保持开关，其中所述控制电路进一步被配置为产生电阻控制信号，以控制可变电阻器的电阻。
2.如权利要求1所述的装置，其中，所述控制电路被进一步配置成控制所述第一PLL到包括保持模式和相位锁定模式的多个操作模式之一，其中，所述控制电路在保持模式期间禁用所述第一PLL的反馈环路，以及其中，所述控制电路在相位锁定模式期间使能所述第一PLL的反馈环路。
3.如权利要求2所述的装置，进一步包括串联电连接所述可变电阻器的故障保持开关，其中，所述控制电路被配置以在保持模式期间打开所述故障保持开关，并且被进一步配置以使能第一PLL的反馈环路，并当从保持模式向相位锁定模式转换时，保持所述保持开关打开。
4.如权利要求3所述的装置，其中，所述控制电路进一步被配置为当从所述保持模式转变到相位锁定模式时逐渐增加可变电阻器的电阻，提供所述保持模式和所述相位锁定模式之间的软过渡。
5.如权利要求4所述的装置，其中，所述控制电路进一步被配置为在软过渡之后关闭所述故障保持开关。
6.如权利要求2所述的装置，其中，所述控制电路被配置为接收两个或更多个参考时钟信号，并且基于从所述两个或更多个参考时钟信号中选择的选中参考时钟信号产生输入时钟信号，其中所选择的参考时钟信号包括所述两个或更多个参考时钟信号的第一参考时钟信号，其中所述控制电路进一步被配置为确定所述第一参考时钟信号是否可靠，和当所述第一参考时钟信号不可靠时在保持模式操作第一PLL，其中，所述控制电路被进一步配置为在所述保持模式期间从所述第一参考时钟信号到第二参考时钟信号改变所选择的参考时钟信号。
7.如权利要求2所述的装置，其中，所述第一PLL进一步包括电荷泵和电气连接在电荷泵的输出和环路滤波器的输入之间的电荷泵输出开关，其中，所述控制电路基于打开或关闭电荷泵输出开关而使能或禁止所述第一PLL的反馈环路。
8.如权利要求1所述的装置，其中，所述第一PLL被配置为从所述输入时钟信号生成第一输出时钟信号，其中该装置进一步包括第二PLL装置，被配置为基于第一输出时钟信号以产生第二输出时钟信号。
9.如权利要求1所述的装置，进一步包括所述故障保持开关，被电连接在所述故障保持电路的输出和所述可变电阻器之间。
10.如权利要求1所述的装置，其中，所述第一PLL进一步包括：
输入分频器，被配置为接收所述输入时钟信号，并产生分频时钟信号；
相位-频率检测器(PFD)，被配置为基于比较分频时钟信号和反馈时钟信号而生成多个电荷泵控制信号；
电荷泵，被配置为基于所述多个电荷泵控制信号的输出而产生电荷泵电流；
电荷泵输出开关，电连接在电荷泵的输出和环路滤波器的输入之间；
压控振荡器，被配置为从所述环路滤波器接收调谐电压，并产生本地时钟信号；和
反馈分频器，被配置为基于所述本地时钟信号产生反馈时钟信号。
11.如权利要求1所述的装置，其中，所述保持电路包括数模转换器(DAC)，其配置以产生保持电压。
12.如权利要求11所述的装置，其中，所述保持电路进一步包括：
模数转换器(ADC)，被配置为在所述环路滤波器的输入将电压转换为数字信号；和
数字平均电路，被配置为时间间隔内进行平均化数字信号，以产生平均信号，其中，所述DAC被配置为接收所述平均信号。
13.一种时钟信号发生的方法，该方法包括：
使用控制电路产生用于锁相环(PLL)的输入时钟信号；
在所述故障保持电路的输出产生保持电压，所述保持电路的输出经由可变电阻器电连接到PLL的环路滤波器的输入；和
使用所述控制电路控制所述可变电阻器的电阻。
14.如权利要求13所述的方法，进一步包括：使用的控制电路，控制所述PLL为包括保持模式和相位锁定模式的多个操作模式之一，其中，所述控制所述PLL到保持模式包括：禁用PLL的反馈回路，以及其中，控制所述PLL为相位锁定模式包括使能PLL的反馈环路。
15.如权利要求14所述的方法，进一步包括：在所述保持模式期间打开所述故障保持开关，所述故障保持开关电串联所述可变电阻器，并且使能所述PLL的反馈环路，并当从保持模式向相位锁定模式转换时保持所述故障保持开关打开。
16.如权利要求15所述的方法，进一步包括：当从所述保持模式转变到相位锁定模式时逐渐增大可变电阻器的电阻，以提供保持模式和相位锁定模式之间的软过渡。
17.如权利要求16所述的方法，进一步包括：在软过渡之后关闭所述故障保持开关。
18.如权利要求15所述的方法，进一步包括：使用所述控制电路从两个或更多个参考时钟信号选择基准时钟信号；确定所选择的参考时钟信号是否可靠，并当所选择的参考时钟信号不可靠时在保持模式操作所述PLL和改变被选择的参考时钟信号。
19.一种时钟系统，包括：
锁相环(PLL)，其包含回路滤波器，其中该PLL被配置为接收输入时钟信号；
控制电路，被配置为接收一个或多个参考时钟信号，并产生输入时钟信号，其中所述控制电路进一步被配置为控制所述PLL为包括保持模式和相位锁定模式的多个操作模式中的一个；
保持电路，被配置为在输出产生保持电压；和
可变电阻器，电连接在所述故障保持电路的输出和所述环路滤波器的输入之间，其中所述控制电路进一步被配置为控制所述可变电阻器的电阻。
20.如权利要求19所述的时钟系统，其中，所述控制电路进一步被配置为当从所述保持模式转变到相位锁定模式时逐渐增加可变电阻器的电阻，以提供在所述保持模式和所述相位锁定模式之间的软过渡。
21.如权利要求20所述的时钟系统，进一步包括串联电连接所述可变电阻器的故障保持开关，其中，所述控制电路被配置以在保持模式期间打开所述故障保持开关，并且被进一步配置以使能第一PLL的反馈环路，并当从保持模式向相位锁定模式转换时，保持所述保持开关打开。
CN201510047905.9A 2014-01-31 2015-01-30 具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法 Active CN104821819B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461933971P 2014-01-31 2014-01-31
US61/933,971 2014-01-31

Publications (2)

Publication Number Publication Date
CN104821819A true CN104821819A (zh) 2015-08-05
CN104821819B CN104821819B (zh) 2018-11-02

Family

ID=52423659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510047905.9A Active CN104821819B (zh) 2014-01-31 2015-01-30 具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法

Country Status (3)

Country Link
US (1) US9692427B2 (zh)
EP (1) EP2903164B1 (zh)
CN (1) CN104821819B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019109356A1 (zh) * 2017-12-08 2019-06-13 深圳开阳电子股份有限公司 时钟系统、电子装置、处理方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299826B2 (en) * 2009-08-25 2012-10-30 Sitime Corporation Phase locked loop circuitry having switched resistor loop filter circuitry, and methods of operating same
EP2903163B1 (en) * 2014-02-04 2019-08-21 Hittite Microwave LLC Apparatus and methods for fast charge pump holdover on signal interruption
US9509490B1 (en) * 2015-09-21 2016-11-29 Apple Inc. Reference clock sharing
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof
US10516403B1 (en) * 2019-02-27 2019-12-24 Ciena Corporation High-order phase tracking loop with segmented proportional and integral controls
US10735007B1 (en) 2019-05-28 2020-08-04 Harris Global Communications, Inc. Method of limiting frequency overshoot in a timing recovery loop
US11265009B2 (en) * 2019-05-30 2022-03-01 Texas Instruments Incorporated Waveform synthesizer using multiple digital-to-analog converters
US10727844B1 (en) * 2019-05-31 2020-07-28 Silicon Laboratories Inc. Reference clock frequency change handling in a phase-locked loop
US10693475B1 (en) 2019-05-31 2020-06-23 Silicon Laboratories Inc. Gradual frequency transition with a frequency step
US11177815B2 (en) 2020-03-13 2021-11-16 Analog Devices International Unlimited Company Timing alignment systems with gap detection and compensation
CN117544164B (zh) * 2024-01-08 2024-04-09 芯耀辉科技有限公司 基于开环控制的闭环稳定性的校正方法、设备及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0652642A1 (en) * 1993-11-05 1995-05-10 AT&T Corp. Method and apparatus for a phase-locked loop circuit with holdover mode
EP1006662A2 (en) * 1998-12-04 2000-06-07 Fujitsu Limited Semiconductor integrated circuit
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
US20020021178A1 (en) * 1999-02-25 2002-02-21 Toshiro Yoshida Phase-locked loop circuit having rate-of-change detector
US20100136474A1 (en) * 2005-06-27 2010-06-03 Koji Iwase Process for production of liquid developer, and liquid developer produced by the process
CN101964655A (zh) * 2009-07-22 2011-02-02 河南森源电气股份有限公司 一种平衡误差消除式的高精度数字锁相方法
US20120280735A1 (en) * 2011-05-02 2012-11-08 National Semiconductor Corporation Apparatus and method to hold pll output frequency when input clock is lost

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101591338B1 (ko) * 2009-03-30 2016-02-19 삼성전자주식회사 롱 텀 지터를 최소화 한 클럭발생기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0652642A1 (en) * 1993-11-05 1995-05-10 AT&T Corp. Method and apparatus for a phase-locked loop circuit with holdover mode
EP1006662A2 (en) * 1998-12-04 2000-06-07 Fujitsu Limited Semiconductor integrated circuit
US20020021178A1 (en) * 1999-02-25 2002-02-21 Toshiro Yoshida Phase-locked loop circuit having rate-of-change detector
US6259328B1 (en) * 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
US20100136474A1 (en) * 2005-06-27 2010-06-03 Koji Iwase Process for production of liquid developer, and liquid developer produced by the process
CN101964655A (zh) * 2009-07-22 2011-02-02 河南森源电气股份有限公司 一种平衡误差消除式的高精度数字锁相方法
US20120280735A1 (en) * 2011-05-02 2012-11-08 National Semiconductor Corporation Apparatus and method to hold pll output frequency when input clock is lost

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019109356A1 (zh) * 2017-12-08 2019-06-13 深圳开阳电子股份有限公司 时钟系统、电子装置、处理方法

Also Published As

Publication number Publication date
EP2903164B1 (en) 2016-08-24
CN104821819B (zh) 2018-11-02
US9692427B2 (en) 2017-06-27
US20150222273A1 (en) 2015-08-06
EP2903164A1 (en) 2015-08-05

Similar Documents

Publication Publication Date Title
CN104821819A (zh) 具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法
CN104821823B (zh) 用于发起故障保持状态的装置和方法
CN102210102B (zh) 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术
US20130076450A1 (en) Low noise bias circuit for a pll oscillator
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
JP4623678B2 (ja) Ｐｌｌ回路
Savoj et al. A 10 Gb/s CMOS clock and data recovery circuit with frequency detection
CN110729997B (zh) 锁相环电路、数据恢复电路及锁相环电路的控制方法
JP2006295343A (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
CN103931103A (zh) 具有突波消除的集成式锁相与倍增延迟锁定环路
KR101624623B1 (ko) 어떠한 주파수 오버슈트도 갖지 않는 마스터 발진기로의 슬레이브 발진기의 주입-로킹
WO2014133783A1 (en) Phase-locked loop using dual loop mode to achieve fast resettling
US7696831B2 (en) Phase locked loop and method for controlling the same
Larsson A 2-1600 MHz 1.2-2.5 V CMOS clock-recovery PLL with feedback phase-selection and averaging phase-interpolation for jitter reduction
US11545986B2 (en) Phase locking circuit
Liao et al. A low-noise inductor-less fractional-N sub-sampling PLL with multi-ring oscillator
US9948312B2 (en) Phase lock loop with a digital charge pump
US6526374B1 (en) Fractional PLL employing a phase-selection feedback counter
US20130015896A1 (en) Phase-locked loop apparatus and tuning voltage providing circuit thereof
US20140044225A1 (en) Clock and data recovery using lc voltage controlled oscillator and delay locked loop
US9673826B2 (en) Receiving device
KR102279315B1 (ko) 샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프
CN102801416B (zh) 锁相回路电路
US7541850B1 (en) PLL with low spurs
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Massachusetts USA

Applicant after: Hittite microwave special limited liability company

Address before: Massachusetts USA

Applicant before: Hittite Microwave Corp

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant