CN104811165B - 一种相位插值器控制电路 - Google Patents

Abstract

本发明公开了一种相位插值器控制电路，通过输入采样器对输入的高速串行数据进行采样，在相位检测器模块检测数据位及边沿信息并判断采样时钟和数据的相位关系（超前或是滞后），利用这种相位关系进行相位粗调整，选择一个相位区间，同时通过细调整在该相位区间里根据权重信息进行相位插值，如果插值在相位区间边沿，则只改变区间的一边并将权重因子朝相反的方向调节，从而保证相位调节连续变化。本发明提供一种相位插值器的控制电路，使得采样时钟的相位调节在相位区间内及相邻相位区间之间连续变化，在采样时钟跨越相位区间时不会出现相位突变，能够有效降低时钟和数据的抖动。

Description

一种相位插值器控制电路

技术领域

本发明涉及一种相位插值器控制电路，特别涉及到一种用于高速数据传输系统中时钟数据恢复的相位插值器控制电路。

背景技术

高速串行数据收发器在高速双向数据传输系统，如千兆以太网、光纤传输网络、高速网络路由和无线基站等中有着广泛应用，具体表现在为电路板之间、电路板和处理器之间、板上的处理器和外设之间以及芯片和背板之间的通信提供高速接口，电信业务和互联网业务的迅猛发展进一步加大了对高速高性能收发器芯片的需求。

然而，在收发器的接收端接收并放大的数据不同步且含有噪声。为了保证对数据后续处理的同步，时钟等时序信息必须从数据中提取出来，而且必须对数据进行“重定时”以消除传输过程中积累的抖动(噪声)。这一时钟提取和数据重定时的过程就称为“时钟数据恢复”(CDR，Clock and Data Recovery)。

为了进行同步操作，比如对随机数据进行解复用和重定时，接收器必须产生时钟。时钟恢复电路通过对数据进行检测产生周期性的时钟，并由该时钟对数据进行重定时。时钟恢复电路产生的时钟必须满足三个重要条件：（1）时钟的频率必须与数据速率一致、或者与解复用后的数据速率一致；（2）时钟必须与数据有一个确定的相位关系，从而保证对数据的采样在最佳采样点进行，确切地说，时钟沿应与每个数据脉冲的中心对齐，这样采样的位置距离相邻的前一个和后一个数据跳变沿都最远，于是相对于抖动和其他的时序不确定性而言就提供了最大的裕度；（3）因为时钟的抖动是数据抖动的主要“贡献者”，因此时钟的抖动必须足够小。

随着数据传输速度的不断提高，时钟与数据并行传输的模式由于时钟通道和数据通道的偏斜已不能被接受，而在接收端从高速串行数据中恢复出时钟和数据成为有效的方法，并节约了传输通道。

相位插值算法是高速的时钟数据恢复算法中常用的一种算法，在两个或多个时钟中进行相位插值，通过数字控制改变权重电流来调节相位变化。传统的控制电路，控制插值相位在相邻两个相位区间中变化时，在区间的边沿会出现不连续的跳变，从而会带来大的时钟抖动及数据抖动。

发明内容

本发明的目的在于克服现有技术的不足，提供一种相位插值器控制电路，该电路使得采样时钟的相位调节在相位区间内及相邻相位区间之间连续变化，在采样时钟跨越相位区间时不会出现相位突变，能够有效降低时钟和数据的抖动。

本发明的目的是通过以下技术方案来实现的：一种相位插值器控制电路，对输入的串行数据进行采样及相位检测后，通过同时对相位的粗调整和细调整控制来实现相位插值，它包括以下电路模块：

输入采样器：用采样时钟对输入的串行数据位及边沿进行采样；

相位检测器：通过检测多位串行数据的数据位和边沿判断采样时钟和数据的相位关系，并产生表征时钟与数据相位偏斜情况的信号；

相位粗调整控制器：根据相位检测器输出的相位关系信息及UP_DN计数器输出的控制字的MSB位和LSB位来控制采样时钟所处的相位区间；

UP_DN计数器：根据相位检测器输出的相位关系信息及相位粗调整控制器的输出R来精确控制采样时钟的相位调节方向，给出插值器权重系数的控制字，对采样时钟的相位进行细调整控制；

相位区间选择器：根据相位粗调整控制器的输出选择采样时钟所处的相位区间，每次选择只是将相位区间顺时针方向或逆时针方向调整到相邻的相位区间；

相位插值器：对输入的一对时钟信号进行相位插值，根据UP_DN计数器给出的插值器权重系数的控制字决定相位插值的权重系数。

所述的相位插值器通过相位插值算法进行时钟相位调节，从而实现串行数据的时钟数据恢复。

所述的相位检测器的检测结果包括超前或滞后，相位检测器对超前的时钟逐步增加相位，对滞后的时钟逐步减少相位。

所述的相位差值器在相邻相位区间变化时只改变插值器输入的一端，而另一端保持不变，同时通过反方向增加权重系数的方式进行相位插值。

本发明的有益效果是：提供了一种相位插值器的控制电路，使得采样时钟的相位调节在相位区间内及相邻相位区间之间连续变化，在采样时钟跨越相位区间时不会出现相位突变，能够有效降低时钟和数据的抖动。

附图说明

图1为本发明的电路模块框图；

图2为本发明的相位区间分布图。

具体实施方式

下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。

如图1所示，一种相位插值器控制电路，对输入的串行数据进行采样及相位检测后，通过同时对相位的粗调整和细调整控制来实现相位插值，它包括以下电路模块：

输入采样器：用采样时钟对输入的串行数据位及边沿进行采样，例如利用2组正交的时钟信号对输入数据进行采样，1组时钟采样数据位，1组时钟采样数据边沿，将采样结果输入到相位检测器；

相位检测器：通过检测多位串行数据的数据位和边沿判断采样时钟和数据的相位关系（包括超前或是滞后），并产生表征时钟与数据相位偏斜情况的信号，得出的代表相位出现偏斜的脉冲信号（Deskew_pulse）及超前(lead)或滞后(lag)信息（Lead_lag_flag）并同时输入到相位粗调整控制器和UP_DN计数器；

相位粗调整控制器：根据相位检测器输出的相位关系信息及UP_DN计数器输出的控制字的MSB位和LSB位来控制采样时钟所处的相位区间；

UP_DN计数器：根据相位检测器输出的相位关系信息及相位粗调整控制器的输出R来精确控制采样时钟的相位调节方向，给出插值器权重系数的控制字，对采样时钟的相位进行细调整控制；

相位区间选择器：根据相位粗调整控制器的输出选择采样时钟所处的相位区间，每次选择只是将相位区间顺时针方向或逆时针方向调整到相邻的相位区间；

相位插值器：对输入的一对时钟信号进行相位插值，根据UP_DN计数器给出的插值器权重系数的控制字决定相位插值的权重系数。

所述的相位插值器通过相位插值算法进行时钟相位调节，从而实现串行数据的时钟数据恢复。

所述的相位检测器根据相位检测的结果对超前的时钟逐步增加相位，对滞后的时钟逐步减少相位。

所述的相位差值器在相邻相位区间变化时只改变插值器输入的一端，而另一端保持不变，同时通过反方向增加权重系数的方式进行相位插值。

图2为相位区间的分布图，这里对360度的相位区间分成了8等分，每45度为1个相位区间。

如图2所示，当前采样时钟的相位处于相位区间1中的X位置，若此时采样时钟是超前的，需要将相位调整到相位区间2的Y位置，那么从X位置到Y位置需要跨越两个相位区间的边界。在相位区间1里，相位插值器的CLK_I1输入为CLK0相位，而CLK_I0输入为CLK45相位，从X位置逆时针到达相位区间1的边界，UP_DN计数器会让Fine_ctrl（细调整控制）的16位控制字从高位开始依次变为0，在相位插值器的输入端CLK_I0的权重系数将逐渐增多，时钟相位将逐渐偏向CLK45相位。当Fine_ctrl（细调整控制）的16位控制字全部变成0时，相位粗调整控制器输出的Coarse_ctrl信号使相位区间选择器将相位区间选择到相位区间2，从而相位插值器的CLK_I1输入为CLK90相位，而CLK_I0的输入保持为CLK45相位，这时Fine_ctrl（细调整控制）的16位控制字继续保持为全0，所以在相位区间变化时，CLK_I1的权重系数保持为0，输出时钟相位依然为CLK45相位。在相位区间2，当采样时钟和数据的相位关系继续保持超前时，Fine_ctrl（细调整控制）的16位控制字从低位开始将依次变为1，相位插值器的CLK_I1输入端的权重系数将逐渐增多，时钟相位将逐渐偏向CLK90相位，使时钟相位增加。

如图2所示，当前采样时钟的相位处于相位区间1中的X位置，若此时采样时钟是滞后的，需要将相位调整到相位区间8的Z位置，那么从X位置到Z位置需要跨越两个相位区间的边界。在相位区间1里，相位插值器的CLK_I1输入为CLK0相位，而CLK_I0的输入为CLK45相位，从X位置顺时针到达相位区间1的边界，UP_DN计数器会让Fine_ctrl（细调整控制）的16位控制字从低位开始依次变为1，这样一来在相位插值器的CLK_I1输入端的权重系数将逐渐增多，时钟相位将逐渐偏向CLK0相位。当Fine_ctrl（细调整控制）的16位控制字全部变成1时，相位粗调整控制器输出的Coarse_ctrl信号使相位区间选择器将相位区间选择到相位区间8，从而相位插值器的CLK_I1保持为CLK0相位，而CLK_I0变为CLK315相位，这时Fine_ctrl（细调整控制）的16位控制字继续保持为全1，所以在相位区间变化时，CLK_I0的权重系数保持为0，输出时钟相位依然为CLK0相位。当采样时钟和数据的相位关系继续保持滞后时，Fine_ctrl（细调整控制）的16位控制字从高位开始将依次变为0，相位插值器里CLK_I0的权重系数将逐渐增多，时钟相位将更加靠近CLK315相位，使采样时钟相位提前。

表1和表2为UP_DN计数器的输入输出关系图，UP_DN计数器在时钟滞后时的输入输出关系图如表1所示，UP_DN计数器在时钟超前时的输入输出关系图如表2所示。

表1

表2

在Lead_lag_flag为0（即表征相位滞后）的情况下，相位旋转标志R为1时，会对Fine_ctrl（细调整控制）的16位控制字逐个加1，而当相位旋转标志R为0时，会对Fine_ctrl（细调整控制）的16位控制字逐个加0，这时的相位区间是保持不变的。当Fine_ctrl（细调整控制）的16位控制字全部为0或为1时，相位区间将会被调整到相邻的相位区间上去，这时，Fine_ctrl（细调整控制）的16位控制字状态保持不变，从而保证了采样时钟的相位不会发生突变而带来大的时钟抖动。

表3和表4是相位区间变化表。例如在相位滞后的情况下，相位区间会从相位区间1（即45°～0°）调整到相位区间8（即0°～315°），如果相位依然滞后，则将相位区间调整到相位区间7（即315°～270°），依次类推，如表3所示。表4为在时钟超前时的相位区间变化表。

表3

表4

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

尽管本发明结合优选实施例方式进行描述，但本领域技术人员应当理解，在不背离本法的精神和范围的前提下，可以通过使用已知的等同方式对本发明进行改变。前面对优选实施方式的描述应当认为是示例性描述而不是限制本发明的范围，本发明的范围由所附的权利要求书限定。

Claims (4)

1.一种相位插值器控制电路，其特征在于：对输入的串行数据进行采样及相位检测后，通过同时对相位的粗调整和细调整控制来实现相位插值，它包括以下电路模块：

输入采样器：用采样时钟对输入的串行数据位及边沿进行采样；

相位检测器：通过检测多位串行数据的数据位和边沿判断采样时钟和数据的相位关系，并产生表征时钟与数据相位偏斜情况的信号；

相位粗调整控制器：根据相位检测器输出的相位关系信息及UP_DN计数器输出的控制字的MSB位和LSB位来控制采样时钟所处的相位区间；

UP_DN计数器：根据相位检测器输出的相位关系信息及相位粗调整控制器的输出相位旋转标志 R来精确控制采样时钟的相位调节方向，给出插值器权重系数的控制字，对采样时钟的相位进行细调整控制；

相位区间选择器：根据相位粗调整控制器的输出选择采样时钟所处的相位区间，每次选择只是将相位区间顺时针方向或逆时针方向调整到相邻的相位区间；

相位插值器：对输入的一对时钟信号进行相位插值，根据UP_DN计数器给出的插值器权重系数的控制字决定相位插值的权重系数。

2.根据权利要求1所述的一种相位插值器控制电路，其特征在于：所述的相位插值器通过相位插值算法进行时钟相位调节，从而实现串行数据的时钟数据恢复。

3.根据权利要求1所述的一种相位插值器控制电路，其特征在于：所述的相位检测器的检测结果包括超前或滞后，相位检测器对超前的时钟逐步增加相位，对滞后的时钟逐步减少相位。

4.根据权利要求1所述的一种相位插值器控制电路，其特征在于：所述的相位差值器在相邻相位区间变化时只改变插值器输入的一端，而另一端保持不变，同时通过反方向增加权重系数的方式进行相位插值。