CN104753320B - 用于对半桥进行操作的电路和方法 - Google Patents

Abstract

提供了用于对半桥进行操作的电路和方法。提供了一种用于对半桥进行操作的电路。该电路可以包括第一乘法器电路。该第一乘法器电路可以被配置为将第一信号乘以第一因数以提供导通信号。该导通信号可以被配置为导通该半桥的第一开关。该第一乘法器电路可以进一步被配置为将该第一信号乘以第二因数以提供关断信号。该关断信号可以被配置为关断该半桥的第二开关。该第一因数和第二因数可以被选择为使得第二开关在第一开关导通之前被关断。

Description

用于对半桥进行操作的电路和方法

技术领域

各个实施例总体上涉及用于对半桥进行操作的电路和方法。

背景技术

半桥可以包括彼此串联连接的两个开关。该开关之一将负载连接至例如接地电位的第一基准电位，另外一个开关则可以将负载连接至例如电源电位的第二基准电位。该负载可以交替连接至第一基准电位和第二基准电位。如果该开关导通，则在第一基准电位和第二基准电位在此同时互相连接并且会有大的电流流动。

在两个开关都没有导通的期间可能在负载连接至第一基准电位或第二基准电位中的任一个之前引入死区时间。然而，该死区时间会降低半桥以其进行操作的开关频率。

发明内容

提供了一种用于对半桥进行操作的电路。该电路可以包括第一乘法器电路。该第一乘法器电路可以被配置为将第一信号乘以第一因数以提供导通信号。该导通信号可以被配置为导通该半桥的第一开关。该第一乘法器电路可以进一步被配置为将该第一信号乘以第二因数以提供关断信号。该关断信号可以被配置为关断该半桥的第二开关。该第一因数和第二因数可以被选择为使得第二开关在第一开关导通之前被关断。

另外，提供了一种集成电路。该集成电路可以包括半桥电路和半桥驱动器电路。该半桥电路可以包括彼此串联耦合的第一开关和第二开关。该第一开关和第二开关可以具有相反极性的多数载流子。该半桥驱动器电路可以被配置为将第一电流乘以第一因数以提供第一导通电流。该第一导通电流可以被配置为导通第一开关。该半桥驱动器电路可以进一步被配置为将该第一电流乘以第二因数以提供第一关断电流。该第一关断电流可以被配置为关断第二开关。该半桥驱动器电路可以进一步被配置为将第二电流乘以第三因数以提供第二导通电流。该第二导通电流可以被配置为导通第二开关。该半桥驱动器电路可以进一步被配置为将该第二电流乘以第四因数以提供第二关断电流。该第二关断信号可以被配置为关断第一开关。该第一电流和第二电流可以交替提供。该第一因数和第二因数可以被选择为使得第二开关在第一开关导通之前被关断。该第三因数和第四因数可以被选择为使得第一开关在第二开关导通之前被关断。

再另外地，提供了一种用于对半桥进行操作的方法。该方法可以包括提供第一信号；对该第一信号进行缩放以提供第一导通信号，其中该第一导通信号可以被配置为导通该半桥的第一开关；将该第一导通信号应用于第一开关；对该第一信号进行缩放以提供第一关断信号，其中该第一关断信号可以被配置为关断该半桥的第二开关；并且将该第一关断信号应用于第二开关。该第一导通信号和第一关断信号可以进行缩放而使得该第一关断信号在该第一导通信号导通第一开关之前关断第二开关。

附图说明

在附图中，同样的附图标记总体上贯穿不同附图而指代相同的部分。附图并非必然依据比例，而是总体上强调对本发明原则的图示。在图中，附图标记最左侧的(多个)数字可以识别该附图标记首次出现的附图。相同的数字可以贯穿附图指代同样的特征和组件。在以下描述中，参考随后的附图对本发明的各个实施例进行描述，其中：

图1示出了电路的实施例；

图2示出了电路的另一个实施例；

图3示出了波形的实施例；

图4A和4B示出了电路的又另一个实施例；以及

图5示出了方法的实施例。

具体实施方式

以下详细描述对附图进行参考，该附图通过图示示出了本发明可以在其中进行实践的具体细节和实施例。

词语“示例性”在这里意味着“用作示例、实例或说明”。在这里被描述为“示例性”的任何实施例或设计并非必然要被理解为相比其它实施例或设计是优选或有利的。

图1示出了用于控制半桥的电路100的实施例。半桥103可以包括第一开关104和第二开关105。第一开关104和第二开关105例如可以是金属氧化物半导体场效应晶体管(MOS-FET)；然而，它们也可以是其它类型的晶体管，例如双极晶体管或功率开关元件。第一开关104可以具有第一导通类型，例如n型。第二开关105可以具有与第一导通类型相反的第二导通类型，例如p型。换句话说，第一开关104和第二开关105可以具有相反极性的多数载流子。

例如第一开关104的源极端子或发射极端子的第一受控端子111可以耦合至例如接地端的第一基准电位N。例如第二开关105的源极端子或发射极端子的第一受控端子112可以耦合至例如供电电压的第二基准电位P。例如第一开关104的漏极端子或集电极端子的第二受控端子110可以耦合至例如第二开关105的漏极端子或集电极端子的第二受控端子114。换句话说，第一开关104和第二开关105可以彼此串联耦合。负载例如可以在第一开关104的第二受控端子110和第二开关105的第二受控端子114互相耦合的节点Q处耦合在第一开关104和第二开关105之间。

在各个实施例中，电路100可以包括第一乘法器电路102。第一乘法器电路102可以被用来对半桥103进行控制，例如，其可以将节点Q从第二基准电位P断开连接并且可以将节点Q连接至第一基准电位N。

在各个实施例中，第一乘法器电路102可以具有输入107以及第一输出106和第二输出108。例如第一电流的第一信号IP可以被应用于输入107。第一输出106可以耦合至第一开关104的例如栅极或基极的控制输入。第二输出108可以耦合至第二开关105的例如栅极或基极的控制输入。

第一乘法器电路102可以被配置为将在其输入107应用的第一信号IP乘以第一因数k1。信号k1·IP可以在第一输出106处提供。其可以是用于第一开关104的导通信号。换句话说，信号k1·IP可以使得第一开关104导通，也就是以低电阻通过电力。例如，如果第一开关104是NMOS晶体管，则信号k1·IP例如可以通过对其栅极电容进行充电而提高其栅极和源极之间的电压。

第一乘法器电路102可以进一步被配置为将在其输入107所应用的第一信号IP乘以第二因数k2。信号k2·IP可以在第二输出108提供。其可以是用于第二开关105的关断信号。换句话说，信号k2·IP可以使得第二开关105停止导通，也就是停止以低电阻通过电力。例如，如果第二开关105是PMOS晶体管，则信号k2·IP例如可以通过对其栅极电容进行放电而降低栅极和源极之间的电压。

在各个实施例中，第一因数k1和第二因数k2可以被选择为使得第二开关105在第一开关104导通之前被关断。以这种方式，防止了交叉电流或击穿。换句话说，第一开关104和第二开关105并不同时导通。因此，它们并不将第一基准电位P和第一基准电位N进行连接或短路。

在各个实施例中，第二因数k2可以被选择为大于第一因数k1。例如，假设第一开关104和第二开关105是MOSFET并且具有相同的栅极电容，则第二开关105的栅极电容可以比第一开关104的栅极电容更快地进行充电，原因在于电流k2·IP大于k1·IP。进一步假设第一开关104和第二开关105具有相同的激活阈值，例如阈值电压Vth，则第二开关105可以在第一开关104导通之前被关断。

PMOS晶体管可以具有比NMOS晶体管更低的导通性。为了对该较低的导通性进行补偿，可以使用具有比NMOS晶体管的横截面更大的横截面的PMOS晶体管。在这种情况下，PMOS晶体管可以具有大于NMOS晶体管的栅极电容。另外，PMOS晶体管可以具有不同于NMOS晶体管的激活阈值，例如阈值电压Vth。然而，第一因数k1和第二因数k2仍然可以被选择为使得第二开关105在第一开关104导通之前被关断。

由于信号k1·IP和信号k2·IP可以从相同的信号IP所得出，所以IP的任何改变都将同时影响到第一开关104的导通信号和第二开关105的关断信号。因此，信号IP的改变应当不会影响到防止交叉电流。

在各个实施例中，IP的选择会影响第一开关104被导通之前所需的时间以及第二开关105被关断之前所需的时间，因为信号k1·IP和k2·IP确定了相应栅极电容的充电有多快以及何时达到阈值电压Vth。因此，第一信号IP可以被用来设置其间没有电流通过第一开关104和第二开关105进行流动的死区时间的量。小的信号IP会导致大的死区时间而大的IP则会导致小的死区时间。与较大的死区时间相比，较小的死区时间可以允许半桥更高的开关频率。

第一乘法器电路102可以导通第一开关104并关断第二开关105。然而，为了对半桥103进行操作，可能必须要与之相反，也就是说，关断第一开关104并导通第二开关105。为此，电路100可以包括第二乘法器电路122。第二乘法器电路122可以被用来控制半桥103，例如其可以将耦合至节点Q的负载从第一基准电位N断开连接并且将其连接至第二基准电位P。

在各个实施例中，第二乘法器电路122可以具有输入124以及第一输出126和第二输出128。例如第二电流的第二信号IN可以被应用于输入124。第一输出126可以耦合至第一开关104的控制输入。第二输出128可以耦合至第二开关105的控制输入。

第二乘法器电路122可以被配置为将应用于其输入124的第二信号IN乘以第三因数k3。信号k3·IN可以在第二输出处128提供。其可以是用于第二开关105的导通信号。换句话说，信号k3·IN可以使得第二开关105导通，也就是利用低电阻通过电力。例如，如果第二开关105是PMOS晶体管，则信号k3·IN例如可以通过对其栅极电容进行充电而提高其栅极和源极之间的电压。

第二乘法器电路122可以进一步被配置为将应用于其输入124的第二信号IN乘以第四因数k4。信号k4·IN可以在第一输出126处提供。其可以是用于第一开关104的关断信号。换句话说，信号k4·IN可以使得第一开关104停止导通，也就是停止以低电阻通过电力。例如，如果第一开关104是NMOS晶体管，则信号k4·IN例如可以通过对其栅极电容进行放电而降低其栅极和源极之间的电压。

在各个实施例中，第三因数k3和第四因数k4可以被选择为使得第一开关104在第二开关105导通之前被关断。以这种方式，可以防止交叉电流。

在各个实施例中，第四因数k4可以被选择为大于第三因数k3。例如，假设第一开关104和第二开关105是MOSFET并且具有相同的栅极电容，则第一开关104的栅极电容可以比第二开关105的栅极电容更快地进行放电，原因在于电流k4·IN大于k3·IN。进一步假设第一开关104和第二开关105具有相同的阈值电压Vth，则第一开关104可以在第二开关105导通之前被关断。

第三因数k3和第四因数k4可以被选择为使得第一开关104在第二开关105导通之前被关断，即使在第一开关104和第二开关105具有不同栅极电容和不同激活阈值时亦是如此。

由于信号k3·IN和信号k4·IN可以从相同的信号IN得出，所以IN的任何改变都将会同时影响第一开关104的关断信号和第二开关105的导通信号。因此，信号IN的改变应当不会影响到交叉电流的防止。

在各个实施例中，IN的选择会影响第一开关104被关断之前所需的时间以及第二开关105被导通之前所需的时间，因为信号k3·IN和k4·IN确定了栅极电容的放电有多快以及何时达到激活阈值。因此，第二信号IN可以被用来设置其间没有电流通过第一开关104和第二开关105进行流动的死区时间的量。

第一信号IP和第二信号IN需要进行协调，因为它们会向第一开关104和第二开关105的控制输入提供矛盾的信号。例如，第一信号IP可能试图导通第一开关104而第二信号IN则可能试图关断第一开关104。因此，第一信号IP和第二信号IN不应当同时被应用。

图2示出了电路200的实施例。电路200可以包括半桥电路103和半桥驱动器电路201。

半桥电路103可以与结合图1所描述的半桥103相似或相同。

在各个实施例中，半桥驱动器电路201可以包括信号发生电路240、第一乘法器电路102和第二乘法器电路122。第一乘法器电路102和第二乘法器电路122可以与结合图1所描述的第一乘法器电路102和第二乘法器电路122相似或相同。第一乘法器电路可以具有输入107以及输出106、108，并且第二乘法器电路122可以具有输入124以及输出126、128。

在各个实施例中，第一乘法器电路102可以包括第一电流受控电流源202和第二电流受控电流源212。

在各个实施例中，第一电流受控电流源202可以包括控制分支204和受控分支206。在控制分支204中流动的电流与在受控分支206中流动的电流的比率可以为1:a。换句话说，如果电流IP在控制分支204中流动，则电流a·IP可以在受控分支206中流动。再换句话说，控制分支204中的电流可以通过因数“a”进行缩放或放大以在受控分支206中提供电流。

第一电流受控电流源202例如可以是电流镜。电流镜可以包括两个晶体管，其中一个晶体管可以是控制分支的一部分而另一个晶体管则可以是受控分支的一部分。晶体管的控制端子可以连接在一起并且它们的第一受控端子可以连接至一起。控制分支中的晶体管的控制端子可以连接至该晶体管的第二受控端子。晶体管可以是场效应晶体管(FET)或双极结晶体管(BJP)。控制端子可以是栅极或基极，而受控端子则可以是漏极和源极或者集电极和发射极。

控制分支204的第一末端107可以被配置为接收第一信号IP。第一信号IP可以是信号发生单元240所提供的电流。控制分支204的第二末端106可以耦合至控制分支206的第二末端106以及第一开关104的控制输入。受控分支206的第一末端218例如可以经由第二电流受控电流源212而耦合至第二开关105。

假设第二乘法器电路122被关断，则第一开关104的控制输入可以具有流动通过控制分支204的电流IP和流动通过受控分支206的电路a·IP的总和。换句话说，第一电流受控电流源202可以将第一信号IP乘以第一因数k1＝a+1以提供导通信号(a+1)·IP。该导通信号(a+1)·IP可以被配置为导通第一开关104。

第一电流受控电流源202可以是漂移的。换句话说，控制分支204的第一末端107以及控制分支204和受控分支206的第二末端106处的电位因此可以作为电平位移器。

在各个实施例中，第二电流受控电流源212可以包括控制分支214和受控分支216。在控制分支214中流动的电流与在受控分支216中流动的电流的比率可以为1:b。换句话说，如果电流a·IP在控制分支214中流动，则电流a·b·IP可以在受控分支216中流动。第二电流受控电流源212例如可以是电流镜。

控制分支的第一末端218可以耦合至第一电流受控电流源202的控制分支206的第一末端218。控制分支214的第二末端112可以耦合至受控分支216的第二末端112以及第二开关105的第一受控端子。

假设第二乘法器电路被关断，第二开关105的控制输入可以具有受控分支216的电流a·b·IP。换句话说，第一电流受控电流源202和第二电流受控电流源212可以将第一信号IP乘以第二因数k2＝a·b以提供第一关断信号a·b·IP。该第一关断信号a·b·IP可以被配置为关断第二开关105。

如以上结合图1所描述并且在图3中进一步图示的，第一因数k1＝a+1和第二因数k2＝a·b可以被选择为使得第二开关105可以在第一开关104导通之前被关断。

在各个实施例中，第二乘法器电路122可以类似于第一乘法器电路102。其可以包括第三电流受控电流源222和第四电流受控电流源232。

在各个实施例中，第三电流受控电流源222可以包括控制分支224和受控分支226。在控制分支224中流动的电流与在受控分支226中流动的电流的比率可以为1:c。换句话说，如果电流IN在控制分支224中流动，则电流c·IN可以在受控分支226中流动。第三电流受控电流源222例如可以是电流镜。控制分支224的第一末端124可以被配置为接收第二信号IN。第二信号IN可以是由信号发生单元240所提供的电流。控制分支224的第二末端128可以耦合至受控分支226的第二末端128以及第二开关105的控制输入。受控分支226的第一末端238例如可以经由第四电流受控电流源232耦合至第一开关104。

假设第一乘法器电路102被关断，则第二开关105的控制输入可以具有流动通过控制分支224的电流IN和流动通过受控分支226的电流c·IN的总和。换句话说，第三电流受控电流源222可以将第二信号IN乘以第三因数k3＝c+1以提供导通信号(c+1)·IN。导通信号(c+1)·IN可以被配置为导通第二开关105。

第三电流受控电流源222可以是漂移的。换句话说，控制分支224的第一末端124以及控制分支224和受控分支226的第二末端128的电位可以假设为任意电位。第三电流受控电流源222因此可以用作电平位移器。

在各个实施例中，第四电流受控电流源232可以包括控制分支234和受控分支236。在控制分支234中流动的电流与在受控分支236中流动的电流的比率可以为1:d。换句话说，如果电流c·IN在控制分支234中流动，则电流c·d·IN可以在受控分支236中流动。第四电流受控电流源232例如可以是电流镜。

控制分支234的第一末端238可以耦合至第三电流受控电流源222的受控分支226的第一末端238。控制分支234的第二末端111可以耦合至受控分支236的第二末端111以及第一开关104的第一受控端子111。

假设第一乘法器电路102被关断，第一开关104的控制输入可以具有受控分支236的电流c·d·IN。换句话说，第三电流受控电流源222和第四电流受控电流源232可以将第二信号IN乘以第四因数k4＝c·d以提供关断信号c·d·IN。关断信号c·d·IN可以被配置为关断第一开关104。

如结合图1所描述并且在图3中进一步图示的，第三因数k3＝c+1和第四参数k4＝c·d可以被选择为使得第一开关104可以在第二开关105导通之前被关断。

在各个实施例中，信号发生电路240可以被配置为提供第一信号IP和第二信号IN。其可以包括第一发生单元242、第二发生单元244和控制电路246。第一发生单元242可以将控制电路246耦合至第二电位Vs，并且第二发生单元244可以将控制电路246耦合至第一电位GND。第二电位Vs可以与第二基准电位P相同。第一电位GND可以与第一基准电位N相同。

第一发生单元242可以被配置为提供第一信号IP。第一发生单元242可以包括第五电流受控电流源，其例如可以是电流镜。第五电流受控电流源的控制分支可以被提供以控制电流。该控制电流可以进行缩放以在第五电流受控电流源242的受控分支中提供第一信号IP。

第二发生单元244可以被配置为提供第二信号IN。第二发生单元244可以包括第六电流受控电流源，其例如可以是电流镜。第六电流受控电流源的控制分支可以被提供以控制电流。该控制电流可以进行缩放以在第六电流受控电流源244的受控分支中提供第二信号IN。

在各个实施例中，第五电流受控电流源242的控制电流和第六电流受控电流源244的控制电流可以相同。换句话说，控制电流的改变可以提供第一信号IP和第二信号IN二者的改变。

控制电路246可以被配置为在给定时间仅激活第一发生单元242和第二发生单元244之一。换句话说，在给定时间仅提供第一信号IP和第二信号IN之一。第一信号IP和第二信号IN可以是互相排斥的。

控制电路246可以包括输入EN、第三开关248和第四开关250。输入EN可以在节点252处耦合至第三开关248的控制端子以及第四开关250的控制端子。

第三开关248的受控端子可以耦合至第一发生单元242，例如耦合至第五电流受控电流源的受控分支。第三开关248的另一个受控端子可以耦合至第一乘法器电路102的输入107。第三开关248可以控制第一信号IP是否被送至第一乘法器电路102。

第四开关250的受控端子可以耦合至第二发生单元244，例如耦合至第六电流受控电流源的受控分支。第四开关250的另一个受控端子可以耦合至第二乘法器电路122的输入124。第四开关250可以控制第二信号IN是否被送至第二乘法器电路122。

针对输入EN处的信号的第一状态，第三开关248和第四开关250可以被配置为使得第三开关248导通同时第四开关250非导通。针对输入EN处的信号的第二状态，第三开关248和第四开关250可以进一步被配置为使得第三开关248非导通同时第四开关250导通，其中该信号的第二状态与第一状态不同或相反。例如，第三开关248可以是p型晶体管，其在输入EN处的信号在其第一状态具有低数值时导通并且在该信号在其第二状态具有高数值时非导通，并且第四开关248可以是n型晶体管，其在输入EN处的信号在其第一状态具有低数值时非导通并且在该信号在其第二状态具有高数值时导通。根据输入EN处的信号的数值，信号发生电路240因此可以提供第一信号IP或第二信号IN。

输入EN处的信号可以是数字信号。其可以在其第一状态和第二状态之间进行交替。第一状态的持续时间和第二状态的持续时间的总和可以确定半桥103的操作频率。第二状态的持续时间可以被用来设置连接至节点Q的负载的占空比。

图3示出了示图302、304、306、308、310、312和314的实施例300。作为示例，这些示图针对第一开关104是NMOS晶体管而第二开关105是PMOS晶体管的情形被示出。然而，这些示图也可以针对利用不同类型的信号进行操作的不同类型的开关加以应用或者进行修改。

示图302可以示出随时间t变化的端子EN处的信号。该信号可以是具有低L和高H的逻辑数值的数字信号。

示图304可以示出随时间t变化的第二开关105的栅极处的电流流动IGP。IGP的正值可以指示例如电子形式的电流流动到栅极中，负值可以指示电流流出栅极。

示图306可以示出随时间t变化的第二开关105的栅极处的电荷QGP。电荷QGP可以是电流流动IGP随时间t的积分。

示图308可以示出随时间t变化的第二开关105的导通状态HS。该导通状态可以被示出为是数字的，其具有指示第二开关105并非导通的低数值L以及指示第二开关105导通的高数值H。

示图310可以示出随时间t变化的第一开关104的栅极处的电流流动IGN。正值可以指示例如电子形式的电流流动到栅极中，负值可以指示电流流出栅极。

示图312可以示出随时间t变化的第一开关104的栅极处的电荷QGN。电荷QGN可以是电流流动IGN随时间t的积分。

示图314可以示出随时间t变化的第一开关104的导通状态LS。该导通状态可以被示出为是数字的，其具有指示第一开关104非导通的低数值L以及指示第一开关104导通的高数值H。

图3可以图示出第一开关104如何在第二开关105关断之前被导通，例如参见时间间隔316和320；以及第二开关105如何在第一开关104导通之前被关断，例如参见时间间隔318。

在时间t1之前，端子EN处的信号可以为逻辑低数值L。第二开关105的栅极处的电荷QGP可以处于其最小数值零，换句话说，第二开关105的栅极可以被完全放电，并且没有电流IGP流动到第二开关105的栅极之中。如果第二开关105是PMOS晶体管，则如示图308中的信号HS的逻辑低数值L所示出的，其可以是非导通的。第一开关104的栅极处的电荷QGN可以处于其最大数值QN_MAX，换句话说，第一开关104的栅极可以被完全充电，并且没有电流IGN流动到第一开关104的栅极中。如果第一开关104是NMOS晶体管，则如示图314中的信号LS的逻辑高数值H所示出的，其可以是导通的。

在时间间隔316期间，第一开关104在第二开关105导通之前被关断。在时间t1处，端子EN处的信号可以从逻辑低数值L变为逻辑高数值H并且可以激活电流发生电路240以提供由第二电流发生单元244所生成的电流IN。第二乘法电路122可以向第二开关105提供电流IGP＝k3·IN并且向第一开关104提供电流IGN＝k4·IN，参见示图304和310以及还参见图1。

如图306中所示，电流IGP＝k3·IN可以流动到第二开关105的栅极之中并且可以增加第二开关105的栅极上的电荷QGP，如在示图306中所示。在时间t4，电荷QGP可能已经增加至阈值电荷QP_TH。该阈值电荷QP_TH可以是第二开关105开始或停止导通的电荷。在时间t4，第二开关105可以如示图308中的信号HS的逻辑高数值H所示出的开始导通。电流IGP可以继续从第二开关105的栅极去除电荷，直至在时间t5达到最大值QP_MAX并且电流IGP停止流动，参见示图306和304。

类似地，电流IGN＝k4·IN可以流动到第一开关104的栅极之中并且可以减少第一开关104的栅极上的电荷QGN，如在示图312中所示。在时间t2处，电荷QGN可能已经减少至阈值电荷QN_TH。该阈值电荷QN_TH可以是第一开关104开始或停止导通的电荷。在时间t2处，第一开关104可以如示图314中的信号LS的逻辑低数值L所示出的停止导通。电流IGN可以继续从第一开关104的栅极去除电荷，直至在时间t3没有剩下的电荷QGN并且电流IGN停止流动，参见示图312和310。

第一开关104可以在时间t2关断并且第二开关105可以在时间t2之后的时间t4导通。因此，可能存在导通死区时间T_DEAD_ON＝t4-t2，参见示图314，其间第一开关104或第二开关105均不导通并且可以防止交叉电流。时间t2可以取决于第一晶体管104的栅极上的初始电荷QN_MAX、第一晶体管104的栅极电容CN和阈值电荷QN_TH以及电流k4·IN。时间t4可以取决于第二晶体管105的栅极上的初始电荷QP_MAX、第二晶体管105的栅极电容CP和阈值电荷QP_TH以及电流k3·IN。导通死区时间T_DEAD_ON例如可以为10至15ns。

电荷QN_MAX和QP_MAX可以相同。栅极电容CN和CP可以相同。阈值电荷QN_TH和QP_TH可以相同。然而，相应的两个数值可以彼此不同，例如在第一开关104和第二开关105具有不同的导通类型并且在尺寸上有所不同以对不同导通性进行补偿的情况下。例如，PMOS晶体管中的多数载流子的导通性可以小于NMOS晶体管中的多数载流子的导通性。PMOS晶体管因此可以被设计以较大的横截面并且具有比NMOS晶体管更大的栅极。栅极电容CN和CP可以有所不同并且初始电荷QN_MAX和QP_MAX可以不同。

电荷减少的时间t上的斜率可以与去除电荷的电流成比例。例如，如示图304、306和310、312中所示，如果电流IGN＝k4·IN大于电流IGP＝k3·IN，则QGN的斜率可以比QGP的斜率更为陡峭。考虑QN_MAX和QP_MAX、CP和CN、QN_TH和QP_TH的数值，因数k3和k4可以被选择为使得t2<t4。例如，k3可以被选择为k3＝11并且k4被设置为k4＝20。

电流IN的改变会影响到陡峭度并且因此影响时间t2和t4，然而，如果QN_MAX、QP_MAX、CP、CN、QN_TH和QP_TH的数值保持不变，则不应当改变关系t2<t4。

在时间间隔318期间，第二开关105在第一开关104导通之前被关断。在时间t6。在从时间t1开始的时间T_ON之后，端子EN处的信号可以从逻辑高数值H变为逻辑低数值L，参见示图302。时间T_ON可以定义该半桥利用其进行操作的占空比。例如，如果T_ON小，则连接至节点Q以及基准电位N的负载可以被提供以比T_ON较大时更少的能量。该负载因此可以由脉冲宽度调制(PWM)进行控制。

在时间t6，端子EN处的信号的改变可以激活电流发生电路240以提供第一电流发生单元242所生成的电流IP。第一乘法电路102可以将电流IGP＝k2·IP提供至第二开关105并且将电流IGN＝k1·IP提供至第一开关104，参见示图304、310而且还有图1。电流IGP＝k2·IP可以流出第二开关105的栅极并且可以减少第二开关105的栅极上的电荷QGP，如示图306中所示。在时间t7，电荷QGP可能已经减少至阈值电荷QP_TH并且第二开关105如示图308中的信号HS的逻辑低数值L所示停止导通。电流IGP可以继续对第二开关105的栅极进行放电，直至在时间t9，该栅极被完全放电至零并且电流IGP停止流动，参加示图306和304。

类似地，电流IGN＝k1·IP可以流动至第一开关104的栅极中并且可以增加第一开关104的栅极上的电荷QGN，如示图312中所示。在时间t8，电荷QGN可能已经被增加至阈值电荷QN_TH，并且第一开关14如示图314中的信号LS的逻辑高数值H所示出的开始导通。电流IGN可以继续向第一开关104的栅极增加电荷，直至在时间t10，该栅极被完全充电至QN_MAX并且电流IGN停止流动，参见示图312和310。

第二开关105可以在时间t7关断并且第一开关104可以在时间t7之后的时间t8导通。因此，可能存在关断死区时间T_DEAD_OFF＝t8-t7，参见示图314，其间第一开关104或第二开关105均不导通并且可以防止交叉电流。时间t7可以取决于第二晶体管105的栅极电容CP和阈值电荷QP_TH以及电流k2·IP。时间t8可以取决于第一晶体管104的栅极电容CN和阈值电荷QN_TH以及电流k1·IP。关断死区时间T_DEAD_OFF例如可以为10至15ns。栅极电容CN和CP可以相同。阈值电荷QN_TH和QP_TH可以相同。然而，它们可以有所不同，例如在第一开关104和第二开关105具有不同导通类型的情况下。

电荷有所增加的随着时间t的斜率可以与增加电荷的电流成比例。例如，如示图304、306和310、312中所示，如果电流QGN＝k2·IP大于电流IGN＝k1·IP，则QGP的斜率可以比QGN的斜率更为陡峭。考虑栅极电容CP和CN以及电荷阈值QN_TH和QP_TH的数值，因数k1和k2可以被选择为使得t7<t8。例如，k1可以被选择为k1＝11而k2则被选择为k2＝20。

电流IP的改变会影响到陡峭度并且因此影响到时间t7和t8，然而，如果数值CP、CN、QN_TH和QP_TH的数值保持不变，则不应当改变关系t7<t8。

在时间间隔320期间，第一开关104可以再次在开关105导通之前被关断。在从时间t的时间T之后，时间间隔320可以在时间t11开始，并且信号可以具有与时间间隔316中相同的波形，其中t12＝t2；t13＝t3；t14＝t4并且t15＝t5。实施例300中所示出的信号可以是周期性的，其具有频率f＝1/T。频率f可以是半桥进行操作的频率。作为示例，频率f可以是f＝20至200kHz，或者f＝1MHz。

频率f可以由关断死区时间T_DEAD_OFF和导通死区时间T_DEAD_ON所限制。因数k1、k2可以被选择为使得关断死区时间T_DEAD_OFF最小化。因数k3、k4可以被选择为使得导通死区时间T_DEAD_ON最小化。因数k1、k2、k3和k4例如可以关于栅极电容CP、CN、激活阈值QN_TN、QP_TN以及初始电荷QN_MAX、QP_MAX而被匹配至第一开关104和第二开关105。

例如单片集成电路之类的集成电路可以包括具有信号发生单元240的半桥驱动器电路201以及半桥电路103。半桥驱动器电路201和半桥电路103例如可以互相匹配以使得死区时间最小化以便提高工作频率f。

图4A和图4B示出了电路的实施例400。该电路可以实施以上所描述的实施例100、200和300的一些或全部特征。出于呈现的原因，使用两个附图4A和图4B示出了该电路，它们经由节点P、218、108、126和238进行耦合。

该电路具有端子i_speed、EN、GND、P、Q和N。其可以具有电阻器R14、R15、R22、R23，齐纳二极管ZD5、ZD9、ZD10，P型晶体管M40、M41、M47、M53、248、M49、M58、M87、M118、M117、M119、M121、M122、M123、105、M96、M100、M104、M108、M112，以及N型晶体管M42、M43、M44、M45、M46、M48、M51、250、M50、M57、104、M95、M99、M103、M107、M111、M120、M89、M93、M97、M101、M105、M109。该晶体管可以是MOSFET。

首先，对图4A中所示出的电路部分进行描述。端子i_speed可以连接至晶体管M42的漏极D，该晶体管M42可以将其栅极G连接至其漏极D。晶体管M42可以用作二极管并且可以提供阈值电压，应用于端子i_speed的信号在其被送至电路其它部分之前所必须超过该阈值。应用于端子i_speed的信号可以是从其得出第一信号IP和第二信号IN的信号。其可以是控制电路I1。应用于端子i_speed的信号可以设置开关速度，或者换句话说，可以设置第一开关104和第二开关105进行开关的斜率或转换速率。

晶体管M42的源极S可以连接至晶体管M43的漏极D。晶体管M43、M45、M46、M48和M51的源极S可以耦合至端子GND。晶体管M43的栅极可以连接至其漏极以及晶体管M45、M46、M48和M51的栅极G。晶体管M43可以是控制分支而晶体管M45、M46、M48和M51可以是相应电流源的相应受控分支。通过晶体管M43流动的电流I1可以在晶体管M45、M46、M48中以1:1镜像并且在晶体管M51中以1:5镜像。电阻器R14可以耦合在端子EN和GND之间以防止端子EN漂移。

端子EN可以连接至晶体管M44和250的栅极G，其中晶体管M44的源极耦合至晶体管M45的漏极D，并且晶体管250的源极S耦合至晶体管M51的漏极D。

端子P可以连接至晶体管M40、M41、M47和M53的相应源极S。晶体管M40的栅极G可以耦合至其漏极D以及晶体管M41的栅极。晶体管M40和M41可以形成具有比率1:5的电流镜。晶体管M40的漏极可以连接至晶体管M46的漏极D以及晶体管248的栅极G。晶体管M47的栅极G可以连接至晶体管M53的栅极以及M48的漏极D。晶体管M47和M53可以形成具有比率1:5的电流镜。晶体管M53的漏极D可以连接至晶体管248的源极S。齐纳二极管ZD5和电阻器R15可以耦合在端子P和晶体管248的栅极之间以保护栅极不会出现过电压和漂移。

截至目前所描述的连接可以提供如图2所示的信号发生单元240。晶体管248可以对应于图2中的第三开关248并且晶体管250可以对应于第四开关250。当端子EN处的信号具有逻辑低数值L时，晶体管M44和250被禁用，也就是非导通。没有电流流过由晶体管M40、M41组成的电流镜并且没有电流IN在节点124处的晶体管250的漏极D提供。电流I1可以从晶体管M43镜像至晶体管M46。齐纳二极管ZD5和电阻器R15可以为晶体管M46提供以电流I1并且可以将晶体管248的栅极G的电位设置为其源极S处的电位以下而使得晶体管248导通。电流I1还可以镜像至晶体管M48，晶体管M48可以为晶体管M47、M53所组成的电流镜进行供电。晶体管M47和晶体管M53可以被配置为第一发生单元242中的第五电流受控电路电流源。电流I1可以利用1:5的比率从晶体管M43镜像至晶体管M51。因此，电流IP＝5·I1可以在节点107处的晶体管248的漏极D提供。

当端子EN处的信号具有逻辑高数值H时，晶体管M44和250被激活，也就是导通。电流I1可以利用1:1的比率从晶体管M43镜像至晶体管M45和M46。电流I1可以利用1:5的比率从晶体管M40镜像至晶体管M41。通过晶体管M46和M41的电流的差异5·I1-I1＝4·I1利用M41的RDSON将248的栅极钳制在电位P-RDSON41·I1。晶体管248的栅极G的电位被设置为接近于其源极S处的电位而使得晶体管248非导通。没有电流流过由晶体管M47、M53所组成的电流镜并且没有电流IP在节点107处提供。晶体管M43和晶体管M51可以被配置为第二发生单元244中的第六电流受控电流源。电流I1可以利用1:5的比率从晶体管M43镜像至晶体管M51。因此，电流IN＝5·I1可以在节点124处提供。

电流IN＝5·I1和IP＝5·I1都可以由相同的控制电流I1进行控制，并且根据端子EN处的信号的状态，电流IN或电流IP中的任一个可以在相应的节点124、107处提供。

现在，将对第一电流受控电流源202进行描述。晶体管M50的漏极D可以连接至节点107、晶体管M50的栅极G以及晶体管M57的栅极G。晶体管M50和M57的源极S可以在节点106处连接在一起。晶体管M57的漏极D可以连接至节点218。晶体管M50以及晶体管M57可以被配置为具有比率1:a的电流镜，例如其中a＝10。例如，流进节点107并流过晶体管M50的电流IP可以通过晶体管M57镜像为电流a·IP。电流(1+a)·IP可以留在节点106并且可在节点126获得，其可以与节点106具有相同的电位。

现在，将对第三电流受控电流源222进行描述。晶体管M49的漏极D可以连接至节点124、晶体管M49的栅极G以及晶体管M58的栅极G。晶体管M49和M58的源极S可以在节点128处连接在一起。晶体管M58的漏极D可以连接至节点238。晶体管M49和晶体管M58可以被配置为具有比率1:c的电流镜，例如其中c＝10。例如，留在节点124并且流过晶体管M49的电流可以通过晶体管M58被镜像为电流c·IN。电流(1+c)·IN例如可以经由可以与节点128具有相同电位的节点108流入节点128。

根据端子EN处的逻辑数值，电流a·IP＝5·a·I1＝50·I1和(1+a)·IP＝5·(1+a)·I1＝55·I1分别可以在节点218和节点106处获得，或者电流c·IN＝5·c·I1＝50·I1和(1+c)·IN＝5·(1+c)·I1＝55·I1分别可以在节点238和节点128提供。

节点P、218、108、126和238可以形成图4A所示的电路部分和图4B所示的电路部分之间的接口。现在对图4B所示的部分进行描述。

现在，将对第二电流受控电流源212进行描述。晶体管M87的漏极D可以连接至节点218、晶体管M87的栅极G以及晶体管M118的栅极G。晶体管M87和晶体管M118的源极S可以在与端子P可以处于相同电位的节点112处连接在一起。晶体管M118的漏极D可以连接至节点108和晶体管105的栅极G。晶体管M87和晶体管M118可以被配置为具有比率1:b的电流镜212，例如其中b＝2。留在节点108并且流过晶体管M87的电流a·IP可以通过晶体管M118镜像为电流a·b·IP＝10·2·5·I1＝100·I1。

齐纳二极管ZD10和电阻器R23均可以连接在节点112和节点108之间。连同晶体管M118一起，它们可以确定节点108的电位并且可以如此控制晶体管105。齐纳二极管ZD10例如可以将节点108的电位限制为小于11V，并且电阻器R23可以防止节点108发生漂移。

现在，将对第四电流受控电流源232进行描述。晶体管M120的漏极D可以连接至节点238、晶体管M120的栅极G和晶体管M89的栅极G。晶体管M120和M89的源极S可以在可以与端子N处于相同电位的节点111连接在一起。晶体管M89的漏极D可以连接至节点126和晶体管104的栅极G。晶体管M120和晶体管M89可以被配置为具有比率1:d的电流镜212，例如其中d＝2。留在节点238并且流过晶体管M120的电流c·IN可以通过晶体管M89镜像为电流c·d·IN＝10·2·5·I1＝100·I1。

齐纳二极管ZD9和电阻器R22均可以连接在节点126和节点111之间。连同晶体管M89一起，它们可以确定节点126的电位并且可以如此控制晶体管104。齐纳二极管ZD9例如可以将节点126的电位限制为小于11V，并且电阻器R22可以防止节点126发生漂移。

晶体管104可以对应于第一开关104。其受控端子可以分别连接至端子N和端子Q。其可以将端子Q处的电位设置为端子N的电位，例如设置为GND。然而，晶体管M95、M99、M103、M107和M111可以与晶体管104并联连接，也就是说，它们的受控端子可以分别连接至端子N和端子Q以提高电路低电流开关能力。晶体管M95、M99、M103、M107和M111中的每一个可以具有可以对该晶体管的关断进行加速的相应晶体管M93、M97、M101、M105和M109。晶体管M95、M99、M103、M107和M111的每个栅极可以连接至晶体管104的栅极、节点126以及相应晶体管M93、M97、M101、M105和M109的漏极D。相应晶体管M93、M97、M101、M105和M109的源极S可以连接至节点111并且它们的栅极G可以连接至晶体管M120的栅极。相应晶体管M93、M97、M101、M105和M109可以被配置为电流镜的受控分支。它们可以利用比率1:2对流过晶体管M120的电流c·IN进行镜像，就像晶体管M89对流过晶体管M120的电流进行镜像一样，并且栅极-节点126的放电电流容量有所提高。

晶体管105可以对应于第二开关105。其受控端子可以分别连接至端子P和端子Q。其可以将端子Q处的电位设置为端子P处的电位，例如设置为供电电位。然而，晶体管M96、M100、M104、M108和M112可以并联连接至晶体管105，也就是说，其受控端子可以分别连接至端子P和端子Q以增加电路的电流开关能力。晶体管M96、M100、M104、M108和M112中的每一个可以具有可以对该晶体管的关断进行加速的相应晶体管M117、M119、M121、M122和M123。晶体管M96、M100、M104、M108和M112的每个栅极可以连接至晶体管105的栅极、节点108以及相应晶体管M117、M119、M121、M122和M123的漏极D。相应晶体管M117、M119、M121、M122和M123的源极S可以连接至节点112并且它们的栅极G可以连接至晶体管M87的栅极。晶体管M117、M119、M121、M122和M123可以被配置为电流镜的受控分支。它们可以利用比率1:2对流过晶体管M87的电流a·IP进行镜像，就像晶体管M118对流过晶体管M87的电流进行镜像一样，并且栅极-节点108的放电电流容量有所提高。

结合实施例100、200、300和400所描述的电路可以被用来驱动任意类型的负载，例如电阻的、电容的或电感的。该负载例如可以是电机、灯或泵。该电路可以被用作栅极驱动器，例如用于NMOS晶体管、PMOS晶体管，或者处于降压转换器或升压转换器中。该电路可以同样提供以对P-N-MOS晶体管半桥、H桥或降压-升压转换器进行操作。

图5示出了用于对半桥进行操作的方法的实施例500。可以提供第一信号。该第一信号可以被缩放以提供第一导通信号。第一导通信号可以被配置为导通该半桥的第一开关。该第一导通信号可以应用于第一开关。该第一信号可以被缩放以提供第一关断信号。该第一关断信号可以被配置为关断该半桥的第二开关。该第一关断信号可以被应用于第二开关。该第一导通信号和第一关断信号可以进行缩放而使得第一关断信号在第一导通信号导通第一开关之前关断第二开关。该第一信号可以进行缩放以同时提供第一导通信号和第一关断信号。

在各个实施例中，该第一导通信号和第一关断信号被同时分别应用于第一开关和第二开关。

在各个实施例中，该第一信号可以利用第一电流镜进行缩放以提供第一导通信号。该第一电流镜可以是漂移的，也就是说，其并未连接至固定电位。

在各个实施例中，该第一导通信号可以是第一电流镜的控制分支中的电流与第一电流镜的受控分支中的电流的总和。

在各个实施例中，该第一信号可以被缩放以利用第一电流镜和第三电流镜提供第一关断信号。

在各个实施例中，该第一关断信号可以是第三电流镜的受控分支中的电流。第三电路节点控制分支可以耦合至第一电流镜的受控分支。

在各个实施例中，可以提供第二信号。该第二信号可以被缩放以提供第二导通信号。该第二导通信号可以被配置为导通半桥的第二开关。该第二导通信号可以被应用于第二开关。该第二信号可以被缩放以提供第二控制信号。该第二关断信号可以被配置为关断该半桥的第一开关。该第二导通信号和第二关断信号可以进行缩放而使得该第二关断信号在第二导通信号导通第二开关之前关断第一开关。

在各个实施例中，该第一信号和第二信号可以交替提供。换句话说，该第一信号和第二信号可以是互相排斥的。

在各个实施例中，该第一信号和第二信号可以从相同的控制电流得出。

在各个实施例中，该相同的控制电流可以被镜像以提供第一信号和第二信号。

在各个实施例中，该第一开关的开关速度和第二开关的开关速度可以经由相同的控制电路进行设置。开关速度可以由导通或关断开关所需的时间所给出。高的开关速度可以比低的开关速度具有更为陡峭的斜率和更高的转换速度。

在各个实施例中，可以通过对以下至少一个进行调节而使得第一开关和第二开关在其间都关断或者非导通的时间周期最小化：相同控制电流、第一信号的缩放和第二信号的缩放。

在各个实施例中，该第一开关和第二开关是具有相反多数载流子的半导体开关。

在各个实施例中，该方法例如可以周期性地进行重复。该第一信号和第二信号例如可以利用频率f＝1/T交替提供以对半桥进行操作。

该方法可以应用于实施例100、200、300和400中的任意一个。实施例100、200、300和400中的任意一个可以被用来实施该方法。

虽然已经特别示出并参考具体实施例描述了本发明，但是本领域技术人员应当理解的是，可以在其中进行形式和细节上的各种改变而并不背离所附权利要求所限定的本发明的精神和范围。本发明的范围因此由所附权利要求所指示并且处于权利要求等同形式的含义和范围之内的所有改变因此都意在被包含其中。

Claims (19)

1.一种用于对半桥进行操作的电路，包括：

第一乘法器电路，其被配置为：

将第一信号乘以第一因数以提供导通信号，所述导通信号被配置为导通所述半桥的第一开关；

将所述第一信号乘以第二因数以提供关断信号，所述关断信号被配置为关断所述半桥的第二开关；

其中所述第一因数和所述第二因数被选择为使得所述第二开关在所述第一开关被导通之前被关断；以及

第一发生单元，其被配置为提供所述第一信号，其中所述第一发生单元包括由控制电流控制的第一电流受控电流源。

2.根据权利要求1所述的电路，其中

所述第一乘法器电路包括：

包括控制分支和受控分支的第一电流受控电流源，其中

所述控制分支的第一末端被配置为接收所述第一信号；

所述控制分支的第二末端耦合至所述受控分支的第二末端和所述第一开关；并且

所述受控分支的第一末端耦合至所述第二开关。

3.根据权利要求2所述的电路，其中

所述第一电流受控电流源是漂移的。

4.根据权利要求2所述的电路，其中

所述第一乘法器电路进一步包括：

包括控制分支和受控分支的第二电流受控电流源，其中

所述第二电流受控电流源的所述控制分支的第一末端耦合至所述第一电流受控电流源的所述受控分支的第一末端；

所述第二电流受控电流源的所述控制分支的第二末端耦合至所述第二电流受控电流源的所述受控分支的第二末端；并且

所述第二电流受控电流源的所述受控分支的第一末端耦合至所述第二开关。

5.根据权利要求1所述的电路，进一步包括：

第二乘法器电路，其被配置为：

将第二信号乘以第三因数以提供导通信号，所述导通信号被配置为导通所述第二开关；并且

将所述第二信号乘以第四因数以提供关断信号，所述关断信号被配置为关断所述第一开关；

其中所述第三因数和所述第四因数被选择为使得所述第一开关在所述第二开关被导通之前被关断。

6.根据权利要求1所述的电路，进一步包括

第二发生单元，其被配置为提供第二信号，其中所述第二发生单元包括由对所述第一电流受控电流源进行控制的相同控制电流所控制的第二电流受控电流源。

7.根据权利要求6所述的电路，进一步包括：

控制电路，其被配置为每次仅激活所述第一发生单元和所述第二发生单元中的一个。

8.一种集成电路，包括：

半桥电路，其中所述半桥电路包括彼此串联耦合的第一开关和第二开关，其中所述第一开关和所述第二开关具有相反极性的多数载流子；

半桥驱动器电路，其中所述半桥驱动器电路被配置为：

将第一电流乘以第一因数以提供第一导通电流，其中所述第一导通电流被配置为导通所述第一开关；

将所述第一电流乘以第二因数以提供第一关断电流，其中所述第一关断电流被配置为关断所述第二开关；

将第二电流乘以第三因数以提供第二导通电流，其中所述第二导通电流被配置为导通所述第二开关；以及

将所述第二电流乘以第四因数以提供第二关断电流，其中所述第二关断信号被配置为关断所述第一开关；

其中

所述第一电流和所述第二电流被交替提供；

所述第一因数和所述第二因数被选择为使得所述第二开关在所述第一开关被导通之前被关断；并且

所述第三因数和所述第四因数被选择为使得所述第一开关在所述第二开关被导通之前被关断。

9.一种用于对半桥进行操作的方法，包括：

从第一发生单元提供第一信号，其中所述第一发生单元包括由控制电流控制的第一电流受控电流源；

对所述第一信号进行缩放以提供第一导通信号，其中所述第一导通信号被配置为导通所述半桥的第一开关；

将所述第一导通信号应用于所述第一开关；

对所述第一信号进行缩放以提供第一关断信号，其中所述第一关断信号被配置为关断所述半桥的第二开关；并且

将所述第一关断信号应用于所述第二开关；

其中所述第一导通信号和所述第一关断信号被缩放以使得所述第一关断信号在所述第一导通信号导通所述第一开关之前关断所述第二开关。

10.根据权利要求9所述的方法，其中

所述第一导通信号和所述第一关断信号分别同时被应用于所述第一开关和所述第二开关。

11.根据权利要求9所述的方法，其中

所述第一信号利用第一电流镜被缩放以提供所述第一导通信号，其中所述第一电流镜是漂移的。

12.根据权利要求11所述的方法，其中

所述第一导通信号是所述第一电流镜的控制分支中的电流与所述第一电流镜的受控分支中的电流的总和。

13.根据权利要求11所述的方法，其中

所述第一信号利用所述第一电流镜和第三电流镜被缩放以提供所述第一关断信号。

14.根据权利要求13所述的方法，其中

所述第一关断信号是所述第三电流镜的受控分支中的电流，其中所述第三电流镜的控制分支耦合至所述第一电流镜的受控分支。

15.根据权利要求9所述的方法，进一步包括：

提供第二信号；

对所述第二信号进行缩放以提供第二导通信号，其中所述第二导通信号被配置为导通所述半桥的所述第二开关；

将所述第二导通信号应用于所述第二开关；

对所述第二信号进行缩放以提供第二关断信号，其中所述第二关断信号被配置为关断所述第一开关；

将所述第二关断信号应用于所述半桥的所述第一开关；

其中所述第二导通信号和所述第二关断信号被缩放以使得所述第二关断信号在所述第二导通信号导通所述第二开关之前关断所述第一开关；并且

其中所述第一信号和所述第二信号被交替提供。

16.根据权利要求15所述的方法，进一步包括：

从相同控制电流得出所述第一信号和所述第二信号。

17.根据权利要求16所述的方法，其中

对所述相同控制电流进行镜像以提供所述第一信号和所述第二信号。

18.根据权利要求16所述的方法，进一步包括：

经由所述相同控制电流设置所述第一开关的开关速度和所述第二开关的开关速度。

19.根据权利要求9所述的方法，进一步包括：

通过调节以下各项中的至少一项而使得所述第一开关和所述第二开关二者在其间非导通的时间段最小化：

相同控制电流的幅值；

所述第一信号的所述缩放；以及

第二信号的所述缩放。