CN104737225B - 用于存储器带宽有效的显示合成的系统及方法 - Google Patents
用于存储器带宽有效的显示合成的系统及方法 Download PDFInfo
- Publication number
- CN104737225B CN104737225B CN201380054548.8A CN201380054548A CN104737225B CN 104737225 B CN104737225 B CN 104737225B CN 201380054548 A CN201380054548 A CN 201380054548A CN 104737225 B CN104737225 B CN 104737225B
- Authority
- CN
- China
- Prior art keywords
- pixel data
- bus
- scheme
- decompression
- decompressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2350/00—Solving problems of bandwidth in display systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明涉及一种多媒体系统,其包含:处理器(102),其耦合到存储器(104);三维3D图形引擎(106),其用以产生3D图形内容;及显示控制器(114),其用以处理并输送像素数据以供经由显示接口发射到显示器(115)。所述处理器、所述3D图形引擎及所述显示控制器中的每一者使用公用解压缩方案来存取存储于所述存储器中的像素数据。另外,所述处理器、所述3D图形引擎及所述显示控制器中的每一者使用公用压缩方案将像素数据存储于所述存储器中。
Description
背景技术
现代计算机用户接口利用多个应用层以便向用户呈现较丰富的内容。屏幕合成期间所使用的这些应用层由主动应用程序产生。一个应用程序可形成一或多个层。举例来说,出于审美原因及功能原因两者,用户接口设计者可偏好特定视窗或视窗的部分为半透明的。审美益处的实例为使得用户能够经由前景层的一部分观看背景层中的至少一些背景层,此增强了用户接口的观看及感受。功能益处的实例为使得用户能够经由前景层的一部分从背景层观看信息,所述信息原本将受所述前景层阻挡。
在这些情形中,用户接口合成的特定像素(例如,显现为半透明的像素)包含来自一个以上应用程序的像素数据。需要由各种系统组件从存储器读取并写入到存储器的像素数据的量随着有助于特定用户接口合成的应用程序的数目而增加。另外,对日益增高的刷新速率及屏幕分辨率的期望给从存储器读取且写入到存储器的像素数据的量带来进一步负担。功率消耗根据需要从存储器读取且写入到存储器的像素数据的量而变化,且因此功率消耗增加且存储器带宽变成限制性因素。
发明内容
本发明的实施例涉及一种多媒体系统,其包含:处理器,其耦合到存储器;三维(3D)图形引擎,其用以产生3D图形内容;及显示控制器,其用以处理并输送像素数据以供经由显示接口发射到显示器。所述处理器、所述3D图形引擎及所述显示控制器中的每一者使用公用解压缩方案来存取存储于所述存储器中的像素数据。另外,所述处理器、所述3D图形引擎及所述显示控制器中的每一者使用公用压缩方案将像素数据存储于所述存储器中。
本发明的其它实施例涉及一种方法,其包含由三维(3D)引擎存取存储于存储器中的像素数据且随后将所述像素数据解压缩。所述方法还包含由所述3D引擎处理所述像素数据且由所述3D引擎压缩所述经处理像素数据并随后将所述经处理像素数据发射到显示控制器。此外,所述方法包含由所述显示控制器将所述经处理像素数据解压缩且随后将所述经处理像素数据转换为适合于经由显示接口发射到显示器的格式。分别使用公用压缩方案及公用解压缩方案来执行对数据的所述压缩及所述解压缩。
附图说明
图1展示实例性多媒体系统的框图;
图2展示多媒体系统的数据流框图;
图3展示包含多个层的用户接口的实例;且
图4展示实例性方法的流程图。
具体实施方式
特定用户接口合成解决方案以局部化方式利用压缩及解压缩以减小像素数据的存储器占用面积。即,较广泛的多媒体系统中的特定功能块(例如,三维(3D)引擎、二维(2D)引擎或视频控制器)在将像素数据写入到存储器时使用压缩方案且在从存储器读取像素数据时使用对应解压缩方案。由于像素数据被压缩,因此此使得所述像素数据能够以减小存储器占用面积的方式存储于系统存储器处。然而,在像素数据被发送到不利用上文所阐释的压缩/解压缩方案的另一功能块时,像素数据必须以非压缩的方式发送使得其它功能块可适当地解译数据。因此,虽然在由采用压缩/解压缩方案的功能块进行读取及/或写入时像素数据的存储器占用面积被最小化,但在功能块之间传送像素数据时所利用的存储器带宽无法减小。因此且如上文所阐释,功率消耗(其根据所发射的像素数据的量而变化)并不减小且随着对较高分辨率显示器及较高刷新速率的需求增加,存储器带宽变成限制性因素。这些问题因多层或多应用程序合成情景的当前趋势而加重,其中需要来自多个层或应用程序的像素数据在显示器上产生对应像素。
根据各个实施例,在多媒体系统中采用端到端压缩/解压缩方案,使得所述系统的每一功能单元利用公用压缩及/或解压缩方案,从而使得像素数据能够以经压缩方式在功能单元之间发射。因此,减小了在功能单元之间或在功能单元与存储器之间传送的像素数据的量,且因此也减小了总体系统的功率消耗。另外,对于给定量的带宽可在功能单元之间传送较多像素数据且对于给定量的存储器带宽可在功能单元与存储器之间传送较多像素数据,从而实现其中由多个应用程序的像素数据产生显示数据的较复杂用户接口合成情景。
图1展示多媒体系统100。系统100包含中央处理单元(CPU)102及系统存储器104。所述系统还包含3D引擎106、成像子系统108、视频子系统110、2D引擎112及显示控制器114。总线或互连件101将系统100的功能单元耦合以使得数据能够在各种功能单元之间传送。
CPU 102与系统存储器104经由互连件101通信。在一些实施例中,CPU 102执行操作系统且运行用于多媒体加速器(例如3D引擎106、成像子系统108、视频子系统110、2D引擎112及显示控制器114)的各种本机应用程序及驱动程序。CPU 102还负责将存储器104分配到运行于包含多媒体系统100的装置(例如个人电子装置(例如,蜂窝式电话、便携式平板计算机或个人数字助理)或计算机)上的应用程序。CPU 102从存储器104读取各种数据,执行对所述数据的处理,且将各种数据写回到存储器104。
CPU 102与3D图形引擎106(其可称为图形处理单元(GPU))进行接口连接以从存储器104存取并操纵的各种像素数据。GPU从存储器104读取经压缩像素数据,使得与如果存储于存储器104中的像素数据未被压缩相比减小了经由互连件101传送的数据的量。然后GPU可将经压缩像素数据解压缩且将经解压缩数据发射到CPU 102以执行对经解压缩像素数据的操作。每一像素可通过执行于CPU 102上的程序个别地修改。随后,CPU 102将经处理数据发射到GPU,GPU重新压缩像素数据且将经压缩像素数据存储于存储器104处。以此方式,减小了经由互连件101从存储器104传送到GPU及从GPU传送到存储器104两者的数据的量。同时,执行于CPU 102上的任何程序可执行对经解压缩像素数据的信号处理操作,从而维持此类信号处理操作的简单性。
3D引擎106产生3D图形内容,例如用户接口内容、对本机应用程序再现(例如,在web浏览器中再现图形)的加速、3D游戏内容等等。3D引擎106可包括可编程硬件块,例如着色器单元。3D引擎106从存储器104读取各种数据,执行对数据的处理,且将各种数据写回到存储器104。
3D引擎106从存储器104读取经压缩像素数据,使得与如果存储于存储器104中的像素数据未被压缩相比减小了经由互连件101传送的数据的量。然后3D引擎106可将经压缩像素数据解压缩且对经解压缩像素数据执行信号处理操作,且每一像素可通过执行于3D引擎106上的程序个别地修改。随后,3D引擎106重新压缩像素数据且将经压缩像素数据存储于存储器104处。以此方式,减小了经由互连件101从存储器104传送到3D引擎106及从3D引擎106传送到存储器104两者的数据的量。
由CPU 102与3D引擎106两者使用的压缩及解压缩方案是相同的。因此,由于两个功能单元均能够将另一功能单元已压缩的数据解压缩,因此经由互连件101传送的像素数据可总是以经压缩形式传送,借此减小了多媒体系统100的各种图像处理任务所需要的存储器带宽。此外,由于针对给定处理任务(例如,以规定的刷新速率处理高清晰度图像流)需要经由互连件101发射的数据的量减小,因此也减小了多媒体系统100的功率消耗。
显示控制器114接收像素数据且将所述像素数据转换成适合于在显示接口(例如,HDMI、分量视频、复合视频、显示串行接口(DSI)、显示端口或其它视频连接器格式)或无线连接(例如,IEEE 802.11x)上发射的格式以供显示装置115进行随后显示。举例来说,显示控制器114从帧缓冲器读取像素数据且经由HDMI电缆将所述像素数据发送到显示装置115。在一些实施例中,显示控制器114可在发射到显示器装置115之前执行对像素数据的处理。
显示控制器114从存储器104读取经压缩像素数据或从另一功能单元(例如,3D引擎106)接收经压缩像素数据,使得与如果像素数据未被压缩相比减小了经由互连件101传送的数据的量。然后显示控制器114可将经压缩像素数据解压缩且将所述经解压缩像素数据转换成适合于在显示接口或无线连接上发射的格式。在某些情形中,特定来说在其中采用无线连接的情形中,显示控制器114可重新压缩数据且将所述经压缩像素数据存储于存储器104处。以此方式,减小了经由互连件101传送的数据的量。
如上述,由显示控制器114使用的压缩及解压缩方案与由CPU 102及3D引擎106使用的压缩及解压缩方案相同。因此,经由互连件101传送的用于最终在显示装置上显示的像素数据可总是以经压缩形式传送,借此减小了多媒体系统100的各种图像处理及显示任务所需要的存储器带宽。此外,由于针对给定处理任务需要经由互连件101发射的数据量减小,因此也减小了多媒体系统100的功率消耗。
2D引擎112执行2D成像操作,例如对各种图形层进行的转译、缩放、旋转、色彩转换、弯曲等等。根据各个实施例,2D引擎112从存储器104读取经压缩像素数据,或从另一功能单元(例如,成像子系统108)接收经压缩像素数据,使得与如果像素数据未被压缩相比减小了经由互连件101传送的数据的量。然后2D引擎112可将经压缩像素数据解压缩且对经解压缩像素数据执行各种2D成像操作。随后,2D引擎112重新压缩像素数据且将所述经压缩像素数据存储于存储器104处或将所述经压缩像素数据传送到另一功能单元。以此方式,减小了经由互连件101传送的数据的量。
成像子系统108从图像或视频捕获装置109(例如,摄像机)接收像素数据且对所接收像素数据执行特定数字信号处理步骤。成像子系统108可借助于已知互连件(例如摄像机串行接口(CSI)或CMOS摄像机接口)接收像素数据。成像子系统108的输出可发送到CPU102、存储器104、3D引擎106、视频子系统110、2D引擎112或显示控制器114中的任一者。成像子系统108在经由互连件101发射到所述功能单元中的任一者之前压缩像素数据。另外,由成像子系统108使用的压缩方案与上文所描述的压缩方案相同。因此,其它功能单元可将由成像子系统108发送的数据成功地解压缩且避免了经由互连件101传送未经压缩数据。尽管因成像子系统108主要为像素数据(即,由成像/视频捕获装置捕获的像素数据)的产生器而主要关于数据压缩进行描述,但在一些实施例中成像子系统108也可使用如上文所阐释的公用方案来将像素数据解压缩。
视频子系统110对像素数据执行视频编码及解码(例如,MPEG-4或H.264译码)。根据各个实施例,视频子系统110从存储器104读取经压缩像素数据,或从另一功能单元(例如,成像子系统108)接收经压缩像素数据,使得与如果像素数据未被压缩相比减小了经由互连件101传送的数据的量。然后视频子系统110可将经压缩像素数据解压缩且对经解压缩像素数据执行编码或解码操作。随后,视频子系统110重新压缩像素数据且将所述经压缩像素数据存储于存储器104处或将所述经压缩像素数据传送到另一功能单元。以此方式,减小了经由互连件101传送的数据的量。
尽管论述为存储器104与其它功能单元中的一者之间的涉及传送,但相同原理适用于其中数据的直接传送发生在功能单元之间的情形(即,不将数据首先存储到存储器104且随后从存储器104读取)中。举例来说,3D引擎106、成像子系统108、视频子系统110或2D引擎112中的任一者可将经压缩数据直接发送到显示控制器114。类似地,在适当的情况下,3D引擎106、成像子系统108、视频子系统110或2D引擎112中的任一者可将经压缩数据直接发送到彼此。如上文所阐释,由于这些元件中的所有元件均采用公用压缩及解压缩方案,因此可以经压缩方式经由互连件101发射像素数据,从而减小数据传送所需要的存储器带宽而且减小在此类数据传送期间所消耗的功率。
多媒体系统100实施为系统单芯片(SOC)。换句话说,CPU、系统存储器104、3D引擎106、成像子系统108、视频子系统110、2D引擎112及显示控制器114被集成到单个芯片上。所述SOC可含有数字、模拟、混合信号及射频(RF)功能的组合。在替代实施例中,多媒体系统100实施为在单个封装中包含若干个芯片的封装中系统(SiP)。另外,尽管未在图1中显示,但例如监视器、触摸屏等显示装置可使用显示接口(例如,HDMI、分量视频、复合视频、显示串行接口(DSI)、显示端口或其它视频连接器格式)或无线连接(例如,IEEE 802.11x)来耦合到显示控制器114。
如上文所阐释,多媒体系统100利用公用压缩方案及公用解压缩方案。产生包含来自多个应用程序的像素数据的显示数据的用户接口合成出于审美原因及功能原因两者均有益。在处理多个应用程序的像素数据时多媒体系统100实现对互连件101的带宽要求的减小。换句话说,来自较多应用程序的像素数据可并入到用户接口合成中,同时减小了所需要的带宽,这是因为像素数据以经压缩方式在整个多媒体系统100中发射。因此,较复杂用户接口合成为可能的,而无多媒体系统100的功率消耗的对应增加。
图2展示图1的多媒体系统100的数据流图200。图2为示范性的且打算进一步详细地阐释其中本发明的实施例为有益的情况。视频位流块202表示(举例来说)源自例如DVD或蓝光光碟等视频媒体或无线网络上的视频位流数据。视频位流202被压缩且表示存储于系统存储器104中且随后由视频子系统110读取的数据结构。在一些实施例中,视频位流202可从视频媒体直接行进到视频子系统110。如上文所阐释,视频子系统110将此数据解压缩且随后解码。视频子系统110压缩由视频解码输出块204表示的经解码位流。以此方式,流进及流出视频子系统110的数据呈经压缩格式。在一些实施例中,视频解码输出204包含以YUV422、YUV420或RGB/ARGB格式布置的数据。
第二数据路径以表示存储于系统存储器104上的一或多个图像文件的3D应用程序资产206a、206b开始。特定3D应用程序资产206a(例如纹理)可以经压缩方式(使用公用压缩方案或不同压缩方案,例如纹理压缩格式)存储于系统存储器104中。例如几何、非压缩纹理、命令、着色器等其它3D应用程序资产可以非压缩方式存储于系统存储器104中。3D引擎106基于应用程序资产206而产生3D图形内容,例如用户接口内容、对本机应用程序再现(例如,在web浏览器中再现图形)的加速、3D游戏内容等等。3D引擎106从存储器104读取应用程序资产206,执行对应用程序资产206的处理,且产生可写回到存储器104的3D再现输出208。如上文所阐释,应用程序资产206在由3D引擎106读取时被压缩,且因此3D引擎106在执行处理之前将应用程序资产206解压缩。另外,3D引擎106压缩3D再现输出208。以此方式,流入及流出3D引擎106的数据呈经压缩格式。如下文将进一步详细地阐释,特定3D再现输出208a可由2D引擎112存取,且特定其它3D再现输出208b可由显示控制器114直接存取。
2D引擎112接收视频解码输出204及3D再现输出208a两者。如上文所阐释,这些输出均呈经压缩格式,使得减小互连件101所需要的带宽的量。根据各个实施例,2D引擎112将来自块204及208的数据解压缩并组合以产生适当的合成输出210。如上述,合成输出210由2D引擎类似地压缩,从而减小将合成输出210发射到显示控制器114所需要的带宽。举例来说,在某些情形中,用户接口可致使一或多个视窗显现为半透明,使得背景层经由前景层的一部分至少部分地可见。对应于前景层的所述部分的像素因此含有来自多个层(即,来自背景层及前景层)的数据。
在一般屏幕合成情景中,2D引擎112产生可包含至少一些动画数据的背景层。通常,在显示器的底部附近产生状态栏。在屏幕的上部部分中产生可指示例如电池寿命、USB连接性等状态信息的通知层。在使用软键盘时,2D引擎112出于此目的产生键盘层。还产生表示用户当前正存取的应用程序的应用层。在某些情形中,应用层的顶部上的覆盖层可含有菜单、功能按钮(例如,媒体控制按钮)等等。
简要参考图3,根据各个实施例展示在屏幕合成300期间所使用的层的实例。举例来说,层1可表示如上文所描述的通知层。类似地,层4可表示状态栏,层2可表示应用层,且层3可表示软键盘层。虽然可依据不同应用程序产生特定层,但在某些情形中单个应用程序产生多个层。举例来说,层5可表示应用层2的覆盖层。如上文所阐释,应用层2可包括媒体播放器且覆盖层5含有用于媒体播放器的功能按钮。在本发明实例中层5定位于其上的屏幕的部分包含来自层3、4及5的像素数据。作为根据各个实施例使用的公用压缩及解压缩方案的结果,可实现复杂的用户接口合成,同时减小在存取存储于存储器中的像素数据时的存储器带宽以及图1及2中所展示的各种功能单元之间的带宽。
返回参考图2,显示控制器114将合成输出210解压缩且将数据格式化以发射到显示接口。尽管不需要,但在一些实施例中显示控制器114可在经由显示接口将数据发射到显示器之前压缩数据且显示器在显示所述数据之前将所述数据解压缩。另外,显示控制器114可从3D再现输出208b直接接收数据且在将数据发射到显示器之前使用此数据来执行用户接口合成处理。在一些实施例中,显示控制器114将特定数据写回到存储器104。此展示为显示写回输出212,显示写回输出212也在将所述数据发射到存储器104之前被压缩。
在图2中所图解说明的整个数据流中使用公用压缩及解压缩方案。因此,每当数据经由互连件101被发射,所述数据均以图1的所有功能块能够解压缩的经压缩形式发射,从而减小互连件101所需要的带宽。如上文所阐释,此使得能够产生包含来自多个应用程序的像素数据的显示数据的用户接口合成,同时减小所需要的带宽,这是因为像素数据以经压缩方式在整个系统中发射。因此,较复杂用户接口合成为可能的,而无多媒体系统100的功率消耗的对应增加。
图4展示根据各个实施例的方法400。方法400以框402开始,其中3D引擎存取存储于存储器中的像素数据且随后将所述像素数据解压缩。所述方法以框404继续,其中3D引擎处理像素数据。所述方法以框405进一步继续,其中3D引擎压缩经处理像素数据且随后将经处理像素数据发射到显示控制器。然后,所述方法以框408继续,其中显示控制器将经处理像素数据解压缩且随后将经处理像素数据转换为适合于经由显示接口发射到显示器的格式。如上文所阐释,使用公用压缩方案及公用解压缩方案来执行对数据的压缩及解压缩。因此,所述方法的步骤可由能够将经压缩数据适当地解压缩且以可由其它功能单元理解的经压缩格式适当地存储数据的许多其它功能单元来执行。
所属领域的技术人员将了解,在所主张发明的范围内,可对所描述的实例性实施例做出修改,而且许多其它实施例也为可能的。
Claims (10)
1.一种多媒体系统,其包括:
处理器,其耦合至总线,所述处理器包含第一解压缩方案和第一压缩方案,所述第一解压缩方案用于将从所述总线读取的像素数据解压缩,所述第一压缩方案用于将已压缩的像素数据写入所述总线,所述处理器对经解压缩像素数据进行操作;
三维图形引擎,其耦合至所述总线,所述三维图形引擎包含所述第一解压缩方案和所述第一压缩方案,所述第一解压缩方案用于将从所述总线读取的像素数据解压缩,所述第一压缩方案用于将已压缩的像素数据写入所述总线,所述三维图形引擎对经解压缩像素数据进行操作以产生三维图形内容;
显示控制器,其耦合至所述总线和显示接口,所述显示控制器包含所述第一解压缩方案,所述第一解压缩方案用于将从所述总线读取的像素数据解压缩,并且将显示像素数据写入所述显示接口;及
存储器,其耦合至所述总线。
2.根据权利要求1所述的系统,其包含二维图形引擎,所述二维图形引擎耦合到所述总线,所述二维图形引擎包含所述第一解压缩方案和所述第一压缩方案,所述第一解压缩方案用于将从所述总线读取的像素数据解压缩,所述第一压缩方案用于将已压缩的像素数据写入所述总线,所述二维图形引擎对经解压缩像素数据进行操作以产生二维图形内容。
3.根据权利要求1所述的系统,其包含成像系统,所述成像系统具有耦合到所述总线的源接口,所述成像系统接收来自所述源接口的原始像素数据且包含用于将经压缩的像素数据写入所述总线的所述第一压缩方案。
4.根据权利要求1所述的系统,其包含视频子系统,所述视频子系统耦合到所述总线,所述视频子系统包含所述第一解压缩方案和所述第一压缩方案,所述第一解压缩方案用于将从所述总线读取的像素数据解压缩,所述第一压缩方案用于将经压缩的像素数据写入所述总线,所述视频子系统对经解压缩像素数据进行操作以将所述经解压缩像素数据编码为视频格式。
5.根据权利要求1所述的系统,其包含含有所述系统的系统单芯片。
6.一种用于存储器带宽有效的显示合成的方法,其包括:
在成像子系统中,接收来自源接口的原始像素数据并且采用第一压缩方案将经压缩的像素数据写入总线;
在三维图形引擎中,采用第一解压缩方案将从所述总线读取的像素数据解压缩,对经解压缩像素数据进行操作以产生三维图形内容,并且采用所述第一压缩方案将经压缩的像素数据写入所述总线;
在显示控制器中,采用所述第一解压缩方案将从所述总线读取的像素数据解压缩,并且将显示像素数据写入显示器。
7.根据权利要求6所述的方法,其包含:在处理器中,采用所述第一解压缩方案将从所述总线读取的像素数据解压缩,对经解压缩像素数据进行操作,并且采用所述第一压缩方案将经压缩的像素数据写入所述总线。
8.根据权利要求6所述的方法,其包含:在二维图形引擎中,采用所述第一解压缩方案将从所述总线读取的像素数据解压缩,对经解压缩像素数据进行操作以产生二维图形内容,并且采用所述第一压缩方案将经压缩的像素数据写入所述总线。
9.根据权利要求6所述的方法,其包含:在视频子系统中,采用所述第一解压缩方案将从所述总线读取的像素数据解压缩,对经解压缩像素数据进行操作以将所述经解压缩像素数据编码为视频格式,并且采用所述第一压缩方案将经压缩的像素数据写入所述总线。
10.根据权利要求6所述的方法,其包含:将来自所述总线的经压缩的像素数据写入存储器中,将来自所述总线的经压缩的像素数据存储在所述存储器中,并且从所述存储器中读取所述总线上的经压缩的像素数据。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP122904394 | 2012-12-13 | ||
EP12290439 | 2012-12-13 | ||
US13/715,720 | 2012-12-14 | ||
US13/715,720 US9245491B2 (en) | 2012-12-13 | 2012-12-14 | First de-compressing first compressing schemes for pixels from/to bus interface |
PCT/US2013/075116 WO2014093881A1 (en) | 2012-12-13 | 2013-12-13 | System and method for memory-bandwidth efficient display composition |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104737225A CN104737225A (zh) | 2015-06-24 |
CN104737225B true CN104737225B (zh) | 2019-01-15 |
Family
ID=47522361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380054548.8A Active CN104737225B (zh) | 2012-12-13 | 2013-12-13 | 用于存储器带宽有效的显示合成的系统及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9245491B2 (zh) |
CN (1) | CN104737225B (zh) |
WO (1) | WO2014093881A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2534420B (en) * | 2015-01-26 | 2021-01-13 | Advanced Risc Mach Ltd | Data processing systems |
US10824877B2 (en) * | 2017-06-29 | 2020-11-03 | Texas Instruments Incorporated | Hierarchical data organization for dense optical flow processing in a computer vision system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080111825A1 (en) * | 2006-11-09 | 2008-05-15 | William Torzewski | Pixel cache for 3d graphics circuitry |
US20080150951A1 (en) * | 2000-11-12 | 2008-06-26 | Bitboys Oy | 3-d rendering engine with embedded memory |
CN102476869A (zh) * | 2010-11-30 | 2012-05-30 | 上海市南洋模范中学 | 一种生活排放水处理装置 |
CN102708574A (zh) * | 2011-02-25 | 2012-10-03 | 奥多比公司 | 图像数据的压缩 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0455890A (ja) | 1990-06-25 | 1992-02-24 | Canon Inc | 画像データ制御装置及び表示システム |
JP2970558B2 (ja) * | 1996-10-25 | 1999-11-02 | 日本電気株式会社 | オーディオ/ビデオ/コンピュータグラフィクス同期再生合成方式及び方法 |
US20020135585A1 (en) * | 2000-02-01 | 2002-09-26 | Dye Thomas A. | Video controller system with screen caching |
JP4066162B2 (ja) * | 2002-09-27 | 2008-03-26 | 富士フイルム株式会社 | 画像編集装置、画像編集プログラム並びに画像編集方法 |
US8154554B1 (en) | 2006-07-28 | 2012-04-10 | Nvidia Corporation | Unified assembly instruction set for graphics processing |
KR20120053548A (ko) | 2010-11-17 | 2012-05-29 | 삼성전자주식회사 | 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치 |
-
2012
- 2012-12-14 US US13/715,720 patent/US9245491B2/en active Active
-
2013
- 2013-12-13 WO PCT/US2013/075116 patent/WO2014093881A1/en active Application Filing
- 2013-12-13 CN CN201380054548.8A patent/CN104737225B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080150951A1 (en) * | 2000-11-12 | 2008-06-26 | Bitboys Oy | 3-d rendering engine with embedded memory |
US20080111825A1 (en) * | 2006-11-09 | 2008-05-15 | William Torzewski | Pixel cache for 3d graphics circuitry |
CN102476869A (zh) * | 2010-11-30 | 2012-05-30 | 上海市南洋模范中学 | 一种生活排放水处理装置 |
CN102708574A (zh) * | 2011-02-25 | 2012-10-03 | 奥多比公司 | 图像数据的压缩 |
Also Published As
Publication number | Publication date |
---|---|
CN104737225A (zh) | 2015-06-24 |
WO2014093881A1 (en) | 2014-06-19 |
US9245491B2 (en) | 2016-01-26 |
US20140168361A1 (en) | 2014-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10638105B2 (en) | Method and system of multi-dynamic range multi-layer video blending with alpha channel sideband for video playback | |
CN107454468B (zh) | 对沉浸式视频进行格式化的方法、装置和流 | |
CN104244088B (zh) | 显示控制器、屏幕图像传送装置和屏幕图像传送方法 | |
KR20210004885A (ko) | 포인트 클라우드 데이터 송신 장치, 포인트 클라우드 데이터 송신 방법, 포인트 클라우드 데이터 수신 장치 및 포인트 클라우드 데이터 수신 방법 | |
CN109600666A (zh) | 游戏场景中的视频播放方法、装置、介质以及电子设备 | |
US9734598B2 (en) | Engine for streaming virtual textures | |
KR102355634B1 (ko) | 포인트 클라우드 데이터 송신 장치, 포인트 클라우드 데이터 송신 방법, 포인트 클라우드 데이터 수신 장치 및 포인트 클라우드 데이터 수신 방법 | |
WO2022257699A1 (zh) | 图像画面显示方法、装置、设备、存储介质及程序产品 | |
TW201347537A (zh) | 用於傳輸視覺內容之系統及方法 | |
US10735826B2 (en) | Free dimension format and codec | |
CN113946402A (zh) | 基于渲染分离的云手机加速方法、系统、设备及存储介质 | |
WO2011073947A1 (en) | Method and apparatus for projecting a user interface via partition streaming | |
CN104956683A (zh) | 用于流式传输视频的自适应降噪引擎 | |
WO2021213351A1 (zh) | 图片加载方法及相关装置 | |
WO2022073840A1 (en) | Latency management with deep learning based prediction in gaming applications | |
CN107767437B (zh) | 一种多层混合异步渲染方法 | |
EP2843954B1 (en) | Lossy color compression using adaptive quantization | |
CN104737225B (zh) | 用于存储器带宽有效的显示合成的系统及方法 | |
US20190347867A1 (en) | Method and apparatus for processing three dimensional object image using point cloud data | |
Krause | ftc—floating precision texture compression | |
CN116700943A (zh) | 一种视频播放系统、方法以及电子设备 | |
CN113938572A (zh) | 图片传输方法、显示方法、装置、电子设备及存储介质 | |
US11622113B2 (en) | Image-space function transmission | |
EP4290868A1 (en) | 3d object streaming method, device, and program | |
US20240007668A1 (en) | Image processing device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |