CN104731993B - 一种半导体电路抗单粒子翻转的全加固方法及系统 - Google Patents
一种半导体电路抗单粒子翻转的全加固方法及系统 Download PDFInfo
- Publication number
- CN104731993B CN104731993B CN201310717647.1A CN201310717647A CN104731993B CN 104731993 B CN104731993 B CN 104731993B CN 201310717647 A CN201310717647 A CN 201310717647A CN 104731993 B CN104731993 B CN 104731993B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- unit
- oxide
- time redundancy
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 219
- 230000002787 reinforcement Effects 0.000 title claims abstract description 49
- 239000011164 primary particle Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 40
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 20
- 230000007704 transition Effects 0.000 claims abstract description 20
- 239000002245 particle Substances 0.000 claims description 115
- 230000001235 sensitizing effect Effects 0.000 claims description 54
- 230000006870 function Effects 0.000 claims description 48
- 238000004088 simulation Methods 0.000 claims description 26
- 230000035772 mutation Effects 0.000 claims description 23
- 210000004027 cell Anatomy 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 14
- 210000003771 C cell Anatomy 0.000 claims description 6
- 231100000350 mutagenesis Toxicity 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 claims description 2
- 238000005192 partition Methods 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 30
- 230000000694 effects Effects 0.000 abstract description 20
- 238000007596 consolidation process Methods 0.000 abstract description 18
- 238000012545 processing Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 16
- 235000013599 spices Nutrition 0.000 description 10
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 241000208340 Araliaceae Species 0.000 description 4
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 4
- 235000003140 Panax quinquefolius Nutrition 0.000 description 4
- 230000002547 anomalous effect Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 235000008434 ginseng Nutrition 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Abstract
本发明适用于半导体领域，提供了一种半导体电路抗单粒子翻转的全加固方法及系统，该方法包括：将半导体电路划分为多个模块；确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；验证电路功能。本发明通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准，操作简单，增加电路面积小，增加功耗较低。
Description
技术领域
本发明属于半导体领域，尤其涉及一种半导体电路抗单粒子翻转的全加固方法及系统。
背景技术
现代航空航天系统中集成大量半导体芯片，因地球高空和宇宙中充满各种带能量的粒子，这些高能粒子穿透芯片外壳，透射到半导体电路的灵敏区，由于单个粒子的能量瞬间透射，导致芯片某个区域或节点的电压发生瞬间跳变，引发数字电路的逻辑状态瞬间改变，即发生单粒子翻转。
随着半导体工艺的不断进步，单粒子翻转成为芯片在航天航空系统中失效及发生错误的主因，0.13um工艺以下深亚微米的半导体芯片尤其容易发生单粒子翻转，所以现今的半导体芯片设计需要考虑到单粒子翻转的发生，针对电路半导体的不同结构进行仿真和加固设计。
目前抗单粒子翻转设计大多为半加固设计，是指敏感结构经加固后，单次单粒子轰击其输入、敏感结构内部节点和其输出，敏感结构还是可能发生错误电路状态，即敏感结构的输入、输出或内部节点还是有脆弱的节点；而全加固设计，是指敏感结构经加固后，单次单粒子轰击其输入、敏感结构内部节点和其输出，敏感结构都不会发生错误电路状态，全加固设计发单粒子翻转几率要比半加固设计更小。
目前抗单粒子翻转设计大多为空间冗余，需要增加电路敏感结构，然后通过较为复杂的空间冗余选择结构输出逻辑结果，或者使用互锁结构锁定逻辑状态，但是空间冗余是不能防止来自敏感结构之前的干扰，如果翻转刚好发生在敏感结构的输入节点，所有敏感结构都会接收到错误的逻辑状态，输出自然也是错误的，或者当单粒子翻转就发生在输出时，那么在输出前添加的加固结构就没有作用了，即空间冗余法对敏感结构进行抗单粒子翻转全加固，并且空间冗余增加的电路面积和功耗都比较大，仿真时间较长，而只能达到抗单粒子翻转半加固效果，并且传统的仿真及加固过程消耗时间较长，单粒子翻转敏感节点定位不够准确，加固结构的添加位置选择较难，在现今高集成低功耗的趋势下无法完全满足抗单粒子的仿真和加固设计的需求。
而对于时间冗余目前一般采用加入缓冲器的实现方式，但是这种方式也无法避免缓冲器内部发生的单粒子翻转，使用的灵活度不够，大部分无法达到全加固的设计标准。
发明内容
本发明实施例的目的在于提供一种半导体电路抗单粒子翻转的全加固方法，旨在解决目前半导体电路中实现全加固抗单粒子翻转的仿真及设计方法实现效率低、加固效果差的问题。
本发明实施例是这样实现的，一种半导体电路抗单粒子翻转的全加固方法，所述方法包括下述步骤：
将半导体电路划分为多个模块；
确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；
根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
验证电路功能。
本发明实施例的另一目的在于提供一种半导体电路抗单粒子翻转的全加固系统，所述系统包括：
第一划分单元，用于将半导体电路划分为多个模块；
仿真单元，用于确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；
时间冗余结构添加单元，用于根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
MOS管调整单元，用于调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
验证单元，用于验证电路功能。
本发明实施例利用现有半导体工艺模拟以及器件仿真工具（TechnologyComputer Aided Design，TCAD）产生的单粒子翻转等效电流模型在SPICE仿真的方式，通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
附图说明
图1为本发明第一实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
图2为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法划分模块示意图；
图3a为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法确定敏感节点示意图；
图3b为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法单粒子轰击连线示意图；
图4为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法中时间冗余结构的结构图；
图5为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法划分敏感区域示意图；
图6为0.13um工艺下不同能量的单粒子电流模型图；
图7为本发明第二实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
图8为本发明第三实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
图9为本发明第四实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
图10a为未采用本发明实施例提供的半导体电路抗单粒子翻转的全加固方法对与门进行单粒子轰击的输入输出时序图；
图10b为采用本发明实施例提供的半导体电路抗单粒子翻转的全加固方法后对与门进行单粒子轰击的输入输出时序图；
图11为本发明一实施例提供的半导体电路抗单粒子翻转的全加固系统的结构图；
图12为本发明一实施例提供的半导体电路抗单粒子翻转的全加固系统的示例结构图；
图13a为本发明一实施例提供的半导体电路抗单粒子翻转的全加固方法中同向时间冗余结构的示例电路结构图；
图13b为本发明一实施例提供的半导体电路抗单粒子翻转的全加固方法中反向时间冗余结构的示例电路结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准，操作简单，增加电路面积小，增加功耗较低。
以下结合具体实施例对本发明的实现进行详细描述：
图1示出了本发明第一实施例提供的半导体电路抗单粒子翻转的全加固方法的流程，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该半导体电路抗单粒子翻转的全加固方法包括下述步骤：
在步骤S101中，将半导体电路划分为多个模块；
在本发明实施例中，仿真前需要对整体电路进行分块处理，分块过程可以根据系统的需求决定分块的数量，并根据电路功能、速度或者电压等进行划分，以便于在后续的仿真过程中，电路的功能、速度和电压得到统一，选择适当的仿真时间分辨率，加快仿真速度。例如，将半导体电路2按照功能划分为：电压模块M1、锁存模块M2、输入输出模块（IO模块）M3、模拟模块M4、逻辑模块M5以及其他模块M6等，参见图2。
例如，半导体电路具有两组以上电压，需要将两组不同电压的结构分开处理，将电压模块M1划分为第一电压单元、第二电压单元等，将锁存模块M2以其输入时钟为判断标准划分为高速单元和低速单元，将IO模块M3划分为输入单元、输出单元和双向单元，将模拟模块M4、逻辑模块M5在分类时也需要考虑其运行的速度和电压等分别划分为放大器单元和比较器单元、编解码单元和选择器单元，将其他模块M6划分为敏感结构和非敏感结构。
在步骤S102中，确定各模块中的敏感节点，并记录敏感节点的仿真数据；
在本发明实施例中，将整个半导体电路按功能进行分块后，不同的功能模块电路中的敏感节点分布不同，其主要分布在电源模块M1、IO模块M3、锁存模块M2、模拟模块M4以及逻辑模块M5中，不同的电路具有不同的敏感结构，不同的敏感结构中有不同的敏感单元，都需要在仿真开始前进行分类，通过仿真确定各模块中的敏感节点。
查找的过程可以按照从顶层到底层的顺序进行查找，例如从功能模块到运算放大器，再到逻辑门，再到MOS管的顺序。
如图3a所示，查找整个半导体电路的单粒子翻转敏感区域是一个由上至下的过程，电路经过分块处理后，整个电路将分为多个功能模块，从模块到单元再到MOS管的节点，逐步进行单粒子翻转敏感区查找、确定。
在步骤S103中，根据敏感节点的仿真数据，在全部或者部分敏感节点处添加时间冗余结构，以实现全加固功能；
在本发明实施例中，在确定单粒子翻转敏感节点后，需要对其进行加固处理，即添加时间冗余结构，但不是所有敏感节点都需要进行加固，需要根据仿真时记录的数据确定。
作为本发明一实施例，时间冗余结构包括：
延时单元M11和两模时间冗余选择器M12，参见图4；
延时单元M11的输入端为时间冗余结构的输入端与两模时间冗余选择器M12的第一输入端连接，延时单元M11的输出端与两模时间冗余选择器M12的第二输入端连接，两模时间冗余选择器M12的输出端为时间冗余结构的输出端。
作为本发明一优选实施例，延时单元M11可以采用反相器或缓冲器实现；
缓冲器Buffer的输入端为延时单元M11的输入端，缓冲器Buffer的输出端为延时单元M11的输出端；
反向器NOT的输入端为延时单元M11的输入端，反向器NOT的输出端为延时单元M11的输出端。
两模时间冗余选择器M12由马勒（Muller）C单元或经过变形的马勒（Muller）C单元组成。
在本发明实施例中，时间冗余结构可以按照信号输出分为同向时间冗余结构和反向时间冗余结构，其中，同向时间冗余结构参见图13a，包括：
反向器NOT、P型MOS管P1、P型MOS管P2、N型MOS管N1、N型MOS管N2；
反向器NOT的输入端为延时单元M11的输入端，反向器NOT的输出端为延时单元M11的输出端与N型MOS管N2的栅极连接，N型MOS管N2的栅极还作为两模时间冗余选择器M12的第二输入端与P型MOS管P1的栅极连接，P型MOS管P1的源极连接电源电压，P型MOS管P1的漏极与N型MOS管N1的漏极连接，N型MOS管N1的源极与N型MOS管N2的漏极连接，N型MOS管N2的源极与P型MOS管P2的源极连接，P型MOS管P2的漏极接地，N型MOS管N1的栅极作为两模时间冗余选择器M12的第一输入端与P型MOS管P2的栅极连接。
反向时间冗余结构参见图13b，包括：
缓冲器Buffer、P型MOS管P3、P型MOS管P4、N型MOS管N3、N型MOS管N4；
缓冲器Buffer的输入端为延时单元M11的输入端，缓冲器Buffer的输出端为延时单元M11的输出端与N型MOS管N3的栅极连接，N型MOS管N3的栅极还作为两模时间冗余选择器M12的第二输入端与P型MOS管P3的栅极连接，P型MOS管P3的源极连接电源电压，P型MOS管P3的漏极与P型MOS管P4的源极连接，P型MOS管P4的漏极与N型MOS管N3的漏极连接，N型MOS管N3的源极与N型MOS管N4的漏极连接，N型MOS管N4的源极接地，P型MOS管P4的栅极作为两模时间冗余选择器M12的第一输入端与N型MOS管N4的栅极连接。
作为本发明一实施例，N型MOS管N1-N4、P型MOS管P1-P4以及反向器NOT和缓冲器Buffer中的MOS管，均可以采用宽长比倒置的倒比管实现。
在本发明实施例中，全加固设计要求时间冗余结构其本身为非单粒子敏感结构，延时单元M11的延时长度可由倒比管的参数进行调整。
在步骤S104中，调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
在本发明实施例中，通过添加时间冗余结构进行加固后，在仿真中不断改变MOS管的参数，以确认加固效果。
在步骤S105中，验证电路功能。
在本发明实施例中，在进行加固后需要重新对电路进行功能验证。
本发明实施例，利用现有TCAD产生的单粒子翻转等效电流模型在SPICE仿真的方式，通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
图7示出了本发明第二实施例提供的半导体电路抗单粒子翻转的全加固方法的流程，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该半导体电路抗单粒子翻转的全加固方法包括下述步骤：
在步骤S201中，将半导体电路划分为多个模块；
在步骤S202中，对各功能模块间的连线进行单粒子轰击；
在步骤S203中，判断并记录各功能模块的输入端在受单粒子轰击后，功能模块的输出端数据是否异变；
若否，则执行步骤S204，记录该功能模块为不敏感模块；
若是，则执行步骤S205，记录该功能模块为敏感模块；
在步骤S206中，将每一敏感模块分别划分为多个基本功能单元；
在步骤S207中，对各基本功能单元间的连线进行单粒子轰击；
在步骤S208中，判断并记录各基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据是否异变；
若否，则执行步骤S209，记录该基本功能单元为不敏感单元；
若是，则执行步骤S210，记录该基本功能单元为敏感单元；
在步骤S211中，对敏感单元中MOS管的每一节点进行轰击；
在步骤S212中，判断并记录敏感单元中MOS管的每一节点在受单粒子轰击后，敏感单元的输出端数据是否异变；
若否，则执行步骤S213，记录该节点为不敏感节点；
若是，则执行步骤S214，记录该节点为敏感节点；
在步骤S215中，根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
在步骤S216中，调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
在步骤S217中，验证电路功能。
在本发明实施例中，如图3b所示，首先对各个功能模块（模块/单元1-n）间的连线进行单粒子轰击，记录各功能模块的输入受单粒子轰击后输出的状况，若功能模块的输出数据出现异常变化时，确定该功能模块为敏感模块；然后从单元级寻找单粒子翻转敏感区域，每个功能模块都是由不同的基本功能单元组成，在不同的基本功能单元间的连线进行单粒子轰击，记录各基本功能单元的输入受单粒子轰击后输出的状况，若基本功能单元的输出数据出现异常变化时，确定该基本功能单元为敏感单元；基本功能单元以下就是MOS管级的电路，在寻找MOS管级敏感节点时，将对敏感单元内每一个节点进行轰击，但只观察该敏感单元的输出，并记录每个轰击节点的对应输出效果，若敏感单元的输出数据出现异常变化时，确定对应的节点为敏感节点，如上述步骤后，便能较精准地寻找到需要加固的结构或节点。
本发明实施例利用现有TCAD产生的单粒子翻转等效电流模型在SPICE仿真的方式，通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
图8示出了本发明第三实施例提供的半导体电路抗单粒子翻转的全加固方法的流程，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该半导体电路抗单粒子翻转的全加固方法包括下述步骤：
在步骤S301中，将半导体电路划分为多个模块；
在步骤S302中，确定各模块中的敏感节点，并记录敏感节点的仿真数据；
在步骤S303中，根据敏感节点的仿真数据，对半导体电路划分敏感区域；
在步骤S304中，对敏感区域的输入端添加时间冗余结构；
在步骤S305中，对敏感区域内部的敏感节点添加时间冗余结构；
在步骤S306中，对敏感区的输出端添加时间冗余结构；
在步骤S307中，调整MOS管的参数，使敏感节点的翻转时间维持在时间冗余结构的延时界限内；
在步骤S308中，验证电路功能。
在本发明实施例中，在确定单粒子翻转敏感节点后，需要对其进行加固处理，即添加时间冗余结构，但不是所有敏感节点都需要进行加固，根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能。
首先，对电路的敏感结构区域进行划分，这里的划分并不是仿真前的模块划分处理，而是根据之前的记录的敏感节点仿真的数据进行分析，如图5所示，确定出由敏感模块、敏感单元以及敏感节点构成的敏感区域1-3，而敏感区域划分的原则为，在敏感区域内发生的单粒子翻转会导致电路输出错误的状态；其次，对敏感区域的输入进行加固，如果敏感区域内节点较少，可以把输入节点和内部节点合并加固，如果敏感区域内部节点较多，那么输入的单粒子翻转就有可能导致敏感区域内部多个节点同时发生错误电路状态，此时就需要对输入进行单独的加固，即在输入节点加入一个同向时间冗余结构；再次，对敏感区域内部的敏感节点进行加固，如果敏感区域内不含有锁存结构，那么敏感区域内的节点可以在调整参数仿真时通过调整敏感区域内部MOS管参数进行加固，但如果含有锁存结构，锁存结构需要单独作为一个敏感区域进行加固；再次，对敏感区的所有输出进行加固设计，即在敏感区域的输出添加时间冗余结构；经过以上结构性加固后，敏感区域达到半加固效果，实现全加固必须依靠调整MOS管参数，让所有敏感节点的翻转时间在时间冗余结构的延时界限内。
本发明实施例利用现有TCAD产生的单粒子翻转等效电流模型在SPICE仿真的方式，通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
图9示出了本发明第四实施例提供的半导体电路抗单粒子翻转的全加固方法的流程，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该半导体电路抗单粒子翻转的全加固方法包括下述步骤：
在步骤S401中，将半导体电路划分为多个模块；
在步骤S402中，确定各模块中的敏感节点，并记录敏感节点的仿真数据；
在步骤S403中，根据敏感节点的仿真数据，在全部或者部分敏感节点处添加时间冗余结构，以实现全加固功能；
在步骤S404中，调节驱动敏感节点的MOS管的沟道宽度；
在步骤S405中，调节延时单元中的MOS管的沟道长度，使敏感节点的翻转时间维持在时间冗余结构的延时界限内；
在步骤S406中，调节两模时间冗余选择器的MOS管的沟道宽度和栅极数量，以加快单粒子电流释放；
在步骤S407中，验证电路功能。
在本发明实施例中，经过从输入到输出的结构性加固，接下来在仿真中不断调整MOS管的参数，整个过程是从输入到输出的方向，从敏感节点本身到时间冗余结构，注意所有参数的调整要在不改变电路功能和超电路运作速度的界限。
如图6所示，0.13um深亚微米工艺在不同能量的单粒子电流模型持续时间大概在0.1ns到1ns间，经过试验，其对电路产生的错误状态持续时间大概在0.2ns到2ns间，如果只调整敏感节点本身的MOS管参数，很难将电路产生的错误状态持续时间减小到0，也很消耗电路的功耗，即需要通过调整MOS管参数，实现敏感区域的所有单粒子敏感节点可能导致敏感区域输出的翻转时间在1ns内，最后在输出处被添加的时间冗余结构滤除。在不同的尺寸工艺下，有不同的电流模型，错误状态持续时间也不同，需要根据不同工艺确定错误状态持续时间；而时间冗余结构的输出本身就是单粒子翻转敏感点，所以其输出级MOS管的W/L值在仿真中需要增大，直到其翻转时间在电路容忍范围内。
调整MOS管参数的原则具体如下：调节驱动敏感节点的MOS管时应调W/L（宽长比）中的W（宽），L（长）不要调，M（栅极数量）变动不要超过+200%；调节延时器的延时MOS管时，应该调L(长)，W（宽）和M（栅极数量）尽量少改，注意延时器的延时长度不要超过电路运作的时间界限；而选择器的MOS管只影响选择器本身输出的抗单粒子特性，L（长）不要改变，通过改变W（宽）和M（栅极数量）来加快单粒子电流的释放。
图10a为与门未经加固保护时，被单粒子轰击后输入信号A、B与输出信号Y的时序图，图10b为采用发明实施例提供的方法后，与门被单粒子轰击后输入信号A、B与输出信号Y的时序图，显而易见地，在图10b中的输出信号不存在错误状态，达到抗单粒子翻转的设计目的。
由于抗单粒子仿真及加固在航天航空芯片设计中尤其重要，且时间周期较长，因此从研发周期和实效性考虑，如果能高效率快速地对芯片进行仿真及加固，将大大减少开发周期和成本，将对装备的研制提供很大的保障。
本发明实施例通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，能够防止来自敏感结构之前的干扰，单粒子翻转敏感节点定位准确，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准。
本发明实施例提供的方法均是在原有的平台进行，没有加入其它软件操作，避免了由于平台及软件的使用问题而加长开发周期，也没有十分复杂的操作流程，加固完成后所增加的电路结构较少，增加的功耗较少，能满足抗单粒子电路设计的基本要求，操作过程简单，加固效果达标，能适应未来发展的需求。
图11示出了本发明一实施例提供的半导体电路抗单粒子翻转的全加固系统的结构，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该半导体电路抗单粒子翻转的全加固系统1包括：
第一划分单元11，用于将半导体电路划分为多个模块；
仿真单元12，用于确定各模块中的敏感节点，并记录敏感节点的仿真数据；
时间冗余结构添加单元13，用于根据敏感节点的仿真数据，在全部或者部分敏感节点处添加时间冗余结构，以实现全加固功能；
MOS管调整单元14，用于调整MOS管的参数，使敏感节点的翻转时间维持在时间冗余结构的延时界限内；
验证单元15，用于验证电路功能。
在本发明实施例中，仿真前通过第一划分单元11对整体电路进行分块处理，分块过程可以根据系统的需求决定分块的数量，并根据电路功能、速度或者电压等进行划分，以便于在后续的仿真过程中，电路的功能、速度和电压得到统一，选择适当的仿真时间分辨率，加快仿真速度。例如，将半导体电路2按照功能划分为：电压模块M1、锁存模块M2、输入输出模块（IO模块）M3、模拟模块M4、逻辑模块M5以及其他模块M6等，参见图2。
例如，半导体电路具有两组以上电压，需要将两组不同电压的结构分开处理，将电压模块M1划分为第一电压单元、第二电压单元等，将锁存模块M2以其输入时钟为判断标准划分为高速单元和低速单元，将IO模块M3划分为输入单元、输出单元和双向单元，将模拟模块M4、逻辑模块M5在分类时也需要考虑其运行的速度和电压等分别划分为放大器单元和比较器单元、编解码单元和选择器单元，将其他模块M6划分为敏感结构和非敏感结构。
将整个半导体电路按功能进行分块后，不同的功能模块电路中的敏感节点分布不同，其主要分布在电源模块M1、IO模块M3、锁存模块M2、模拟模块M4以及逻辑模块M5中，不同的电路具有不同的敏感结构，不同的敏感结构中有不同的敏感单元，都需要在仿真开始前进行分类，通过仿真单元12确定各模块中的敏感节点。
查找的过程可以按照从顶层到底层的顺序进行查找，例如从功能模块到运算放大器，再到逻辑门，再到MOS管的顺序。
如图3a所示，查找整个半导体电路的单粒子翻转敏感区域是一个由上至下的过程，电路经过分块处理后，整个电路将分为多个功能模块，从模块到单元再到MOS管的节点，逐步进行单粒子翻转敏感区查找、确定。
在确定单粒子翻转敏感节点后，需要对其进行加固处理，即添加时间冗余结构，但不是所有敏感节点都需要进行加固，需要根据仿真时记录的数据确定。通过添加时间冗余结构进行加固后，在仿真中不断改变MOS管的参数，以确认加固效果，并在进行加固后需要重新对电路进行功能验证。
本发明实施例利用现有TCAD产生的单粒子翻转等效电流模型在SPICE仿真的方式，通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
图12示出了本发明一实施例提供的半导体电路抗单粒子翻转的全加固系统的示例结构，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，时间冗余结构包括：
延时单元M11和两模时间冗余选择器M12，参见图4；
延时单元M11的输入端为时间冗余结构的输入端与两模时间冗余选择器M12的第一输入端连接，延时单元M11的输出端与两模时间冗余选择器M12的第二输入端连接，两模时间冗余选择器M12的输出端为时间冗余结构的输出端。
作为本发明一优选实施例，延时单元M11可以采用反相器或缓冲器实现；
缓冲器Buffer的输入端为延时单元M11的输入端，缓冲器Buffer的输出端为延时单元M11的输出端；
反向器NOT的输入端为延时单元M11的输入端，反向器NOT的输出端为延时单元M11的输出端。
两模时间冗余选择器M12由马勒（Muller）C单元或经过变形的马勒（Muller）C单元组成。
在本发明实施例中，时间冗余结构可以按照信号输出分为同向时间冗余结构和反向时间冗余结构，其中，同向时间冗余结构参见图13a，包括：
反向器NOT、P型MOS管P1、P型MOS管P2、N型MOS管N1、N型MOS管N2；
反向器NOT的输入端为延时单元M11的输入端，反向器NOT的输出端为延时单元M11的输出端与N型MOS管N2的栅极连接，N型MOS管N2的栅极还作为两模时间冗余选择器M12的第二输入端与P型MOS管P1的栅极连接，P型MOS管P1的源极连接电源电压，P型MOS管P1的漏极与N型MOS管N1的漏极连接，N型MOS管N1的源极与N型MOS管N2的漏极连接，N型MOS管N2的源极与P型MOS管P2的源极连接，P型MOS管P2的漏极接地，N型MOS管N1的栅极作为两模时间冗余选择器M12的第一输入端与P型MOS管P2的栅极连接。
反向时间冗余结构参见图13b，包括：
缓冲器Buffer、P型MOS管P3、P型MOS管P4、N型MOS管N3、N型MOS管N4；
缓冲器Buffer的输入端为延时单元M11的输入端，缓冲器Buffer的输出端为延时单元M11的输出端与N型MOS管N3的栅极连接，N型MOS管N3的栅极还作为两模时间冗余选择器M12的第二输入端与P型MOS管P3的栅极连接，P型MOS管P3的源极连接电源电压，P型MOS管P3的漏极与P型MOS管P4的源极连接，P型MOS管P4的漏极与N型MOS管N3的漏极连接，N型MOS管N3的源极与N型MOS管N4的漏极连接，N型MOS管N4的源极接地，P型MOS管P4的栅极作为两模时间冗余选择器M12的第一输入端与N型MOS管N4的栅极连接。
作为本发明一实施例，N型MOS管N1-N4、P型MOS管P1-P4以及反向器NOT和缓冲器Buffer中的MOS管，均可以采用宽长比倒置的倒比管实现。
在本发明实施例中，全加固设计要求时间冗余结构其本身为非单粒子敏感结构，延时单元M11的延时长度可由倒比管的参数进行调整。
作为本发明一实施例，仿真单元12包括：
第一单粒子轰击单元121，用于对各功能模块间的连线进行单粒子轰击；
第一数据判断单元122，用于判断各功能模块的输入端在受单粒子轰击后，功能模块输出端数据是否异变；
第一存储单元123，用于当功能模块的输入端在受单粒子轰击后，功能模块的输出端数据不发生异变时，记录功能模块为不敏感模块，当功能模块的输入端在受单粒子轰击后，功能模块的输出端数据异变时，记录功能模块为敏感模块；
第二划分单元124，用于将每一敏感模块分别划分为多个基本功能单元；
第二单粒子轰击单元125，用于对各基本功能单元间的连线进行单粒子轰击；
第二数据判断单元126，用于判断各基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据是否异变；
第二存储单元127，用于当基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据不发生异变时，记录基本功能单元为不敏感单元，当基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据异变时，记录基本功能单元为敏感单元；
第三单粒子轰击单元128，用于对基本功能单元中MOS管的每一节点进行轰击；
第三数据判断单元129，用于判断敏感单元中MOS管的每一节点在受单粒子轰击后，敏感单元的输出端数据是否异变；
第三存储单元120，用于当敏感单元中MOS管的节点在受单粒子轰击后，敏感单元的输出端数据不产生异变时，记录节点为不敏感节点，当敏感单元中MOS管的节点在受单粒子轰击后，敏感单元的输出端数据异变时，记录则节点为敏感节点。
在本发明实施例中，如图3b所示，首先第一单粒子轰击单元121对各个功能模块（模块/单元1-n）间的连线进行单粒子轰击，第一数据判断单元122判断各功能模块的输入端在受单粒子轰击后，该功能模块输出端数据是否异变，若功能模块的输出数据出现异常变化时，第一存储单元123记录功能模块为敏感模块；然后第二划分单元124将每一敏感模块分别划分为多个基本功能单元，从单元级寻找单粒子翻转敏感区域，每个功能模块都是由不同的基本功能单元组成，第二单粒子轰击单元125对不同的基本功能单元间的连线进行单粒子轰击，第二数据判断单元126判断各基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据是否异变；若基本功能单元的输出数据出现异常变化时，第二存储单元127记录基本功能单元为敏感单元；基本功能单元以下就是MOS管级的电路，在寻找MOS管级敏感节点时，第三单粒子轰击单元128将对敏感单元内每一个节点进行轰击，但只观察该敏感单元的输出，并记录每个轰击节点的对应输出效果，若第三数据判断单元129判断敏感单元的输出数据出现异常变化时，第三存储单元120记录则节点为敏感节点，以实现较精准地寻找到需要加固的结构或节点。
作为本发明一优选实施例，时间冗余结构添加单元13包括：
第三划分单元131，用于根据敏感节点的仿真数据，对半导体电路划分敏感区域；
添加单元132，用于对敏感区域的输入端添加时间冗余结构，并对敏感区域内部的敏感节点添加时间冗余结构，并对敏感区的输出端添加时间冗余结构。
在本发明实施例中，在确定单粒子翻转敏感节点后，添加单元132添加时间冗余结构，以对其进行加固处理，但不是所有敏感节点都需要进行加固，根据敏感节点的仿真数据，在全部或者部分敏感节点处添加时间冗余结构，以实现全加固功能。
首先，第三划分单元131对电路的敏感结构区域进行划分，这里的划分并不是仿真前的模块划分处理，而是根据之前的记录的敏感节点仿真的数据进行分析，如图5所示，确定出由敏感模块、敏感单元以及敏感节点构成的敏感区域1-3，而敏感区域划分的原则为，在敏感区域内发生的单粒子翻转会导致电路输出错误的状态；其次，对敏感区域的输入进行加固，如果敏感区域内节点较少，可以把输入节点和内部节点合并加固，如果敏感区域内部节点较多，那么输入的单粒子翻转就有可能导致敏感区域内部多个节点同时发生错误电路状态，此时就需要对输入进行单独的加固，即在输入节点加入一个同向时间冗余结构；再次，对敏感区域内部的敏感节点进行加固，如果敏感区域内不含有锁存结构，那么敏感区域内的节点可以在调整参数仿真时通过调整敏感区域内部MOS管参数进行加固，但如果含有锁存结构，锁存结构需要单独作为一个敏感区域进行加固；再次，对敏感区的所有输出进行加固设计，即在敏感区域的输出添加时间冗余结构；经过以上结构性加固后，敏感区域达到半加固效果，实现全加固必须依靠调整MOS管参数，让所有敏感节点的翻转时间在时间冗余结构的延时界限内。
MOS管调整单元14包括：
沟道宽度调整单元141，用于调节驱动敏感节点的MOS管的沟道宽度，其调节比例不超过+200%，或调节两模时间冗余选择器的MOS管的沟道宽度；
沟道长度调整单元142，用于调节延时单元中的MOS管的沟道长度，使敏感节点的翻转时间维持在时间冗余结构的延时界限内；
栅极调整单元143，用于调节两模时间冗余选择器的MOS管的栅极数量，以加快单粒子电流释放。
在本发明实施例中，经过从输入到输出的结构性加固，接下来在仿真中不断调整MOS管的参数，整个过程是从输入到输出的方向，从敏感节点本身到时间冗余结构，注意所有参数的调整要在不改变电路功能和超电路运作速度的界限。
如图6所示，0.13um深亚微米工艺在不同能量的单粒子电流模型持续时间大概在0.1ns到1ns间，经过试验，其对电路产生的错误状态持续时间大概在0.2ns到2ns间，如果只调整敏感节点本身的MOS管参数，很难将电路产生的错误状态持续时间减小到0，也很消耗电路的功耗，即需要通过调整MOS管参数，实现敏感区域的所有单粒子敏感节点可能导致敏感区域输出的翻转时间在1ns内，最后在输出处被添加的时间冗余结构滤除。在不同的尺寸工艺下，有不同的电流模型，错误状态持续时间也不同，需要根据不同工艺确定错误状态持续时间；而时间冗余结构的输出本身就是单粒子翻转敏感点，所以其输出级MOS管的W/L值在仿真中需要增大，直到其翻转时间在电路容忍范围内。
调整MOS管参数的原则具体如下：通过沟道宽度调整单元141调节驱动敏感节点的MOS管时应调W/L（宽长比）中的W（宽），L（长）不要调，M（栅极数量）变动不要超过+200%；调节延时器的延时MOS管时，通过沟道长度调整单元142调L(长)，W（宽）和M（栅极数量）尽量少改，注意延时器的延时长度不要超过电路运作的时间界限；而选择器的MOS管只影响选择器本身输出的抗单粒子特性，L（长）不要改变，通过沟道宽度调整单元141改变W（宽）和通过栅极调整单元143改变M（栅极数量）来加快单粒子电流的释放。
图10a为与门未经加固保护时，被单粒子轰击后输入信号A、B与输出信号Y的时序图，图10b为采用发明实施例提供的方法后，与门被单粒子轰击后输入信号A、B与输出信号Y的时序图，显而易见地，在图10b中的输出信号不存在错误状态，达到抗单粒子翻转的设计目的。
由于抗单粒子仿真及加固在航天航空芯片设计中尤其重要，且时间周期较长，因此从研发周期和实效性考虑，如果能高效率快速地对芯片进行仿真及加固，将大大减少开发周期和成本，将对装备的研制提供很大的保障。
本发明实施例通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，能够防止来自敏感结构之前的干扰，单粒子翻转敏感节点定位准确，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准。
本发明实施例提供的方法均是在原有的平台进行，没有加入其它软件操作，避免了由于平台及软件的使用问题而加长开发周期，也没有十分复杂的操作流程，加固完成后所增加的电路结构较少，增加的功耗较少，能满足抗单粒子电路设计的基本要求，操作过程简单，加固效果达标，能适应未来发展的需求。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种半导体电路抗单粒子翻转的全加固方法，其特征在于，所述方法包括下述步骤：
在仿真前根据功能、速度或电压将半导体电路划分为多个模块；
确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；
根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
验证电路功能。
2.如权利要求1所述的方法，其特征在于，所述确定各模块中的敏感节点的步骤具体为：
对各功能模块间的连线进行单粒子轰击；
判断并记录各功能模块的输入端在受单粒子轰击后，功能模块的输出端数据是否异变；
若否，则记录所述功能模块为不敏感模块；
若是，则记录所述功能模块为敏感模块；
将每一敏感模块分别划分为多个基本功能单元；
对各基本功能单元间的连线进行单粒子轰击；
判断并记录各基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据是否异变；
若否，则记录所述基本功能单元为不敏感单元；
若是，则记录所述基本功能单元为敏感单元；
对所述敏感单元中MOS管的每一节点进行轰击；
判断并记录所述敏感单元中MOS管的每一节点在受单粒子轰击后，所述敏感单元的输出端数据是否异变；
若否，则记录所述节点为不敏感节点；
若是，则记录所述节点为敏感节点。
3.如权利要求1所述的方法，其特征在于，所述时间冗余结构包括：
延时单元和两模时间冗余选择器；
所述延时单元的输入端为所述时间冗余结构的输入端与所述两模时间冗余选择器的第一输入端连接，所述延时单元的输出端与所述两模时间冗余选择器的第二输入端连接，所述两模时间冗余选择器的输出端为所述时间冗余结构的输出端。
4.如权利要求3所述的方法，其特征在于，所述延时单元为反相器或缓冲器；
所述缓冲器的输入端为所述延时单元的输入端，所述缓冲器的输出端为所述延时单元的输出端；
所述反相器的输入端为所述延时单元的输入端，所述反相器的输出端为所述延时单元的输出端；
所述两模时间冗余选择器为马勒C单元。
5.如权利要求1所述的方法，其特征在于，所述根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能的步骤具体为：
根据所述敏感节点的仿真数据，对所述半导体电路划分敏感区域；
对所述敏感区域的输入端添加时间冗余结构；
对所述敏感区域内部的敏感节点添加时间冗余结构；
对所述敏感区的输出端添加时间冗余结构。
6.如权利要求3所述的方法，其特征在于，所述通过仿真调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内的步骤具体为：
调节驱动所述敏感节点的MOS管的沟道宽度；
调节所述延时单元中的MOS管的沟道长度，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
调节所述两模时间冗余选择器的MOS管的沟道宽度和栅极数量，以加快单粒子电流释放。
7.一种半导体电路抗单粒子翻转的全加固系统，其特征在于，所述系统包括：
第一划分单元，用于在仿真前根据功能、速度或电压将半导体电路划分为多个模块；
仿真单元，用于确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；
时间冗余结构添加单元，用于根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
MOS管调整单元，用于调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
验证单元，用于验证电路功能。
8.如权利要求7所述的系统，其特征在于，所述仿真单元包括：
第一单粒子轰击单元，用于对各功能模块间的连线进行单粒子轰击；
第一数据判断单元，用于判断各功能模块的输入端在受单粒子轰击后，所述功能模块输出端数据是否异变；
第一存储单元，用于当所述功能模块的输入端在受单粒子轰击后，所述功能模块的输出端数据不发生异变时，记录所述功能模块为不敏感模块，当所述功能模块的输入端在受单粒子轰击后，所述功能模块的输出端数据异变时，记录所述功能模块为敏感模块；
第二划分单元，用于将每一敏感模块分别划分为多个基本功能单元；
第二单粒子轰击单元，用于对各基本功能单元间的连线进行单粒子轰击；
第二数据判断单元，用于判断各基本功能单元的输入端在受单粒子轰击后，所述基本功能单元的输出端数据是否异变；
第二存储单元，用于当所述基本功能单元的输入端在受单粒子轰击后，所述基本功能单元的输出端数据不发生异变时，记录所述基本功能单元为不敏感单元，当基本功能单元的输入端在受单粒子轰击后，所述基本功能单元的输出端数据异变时，记录所述基本功能单元为敏感单元；
第三单粒子轰击单元，用于对所述基本功能单元中MOS管的每一节点进行轰击；
第三数据判断单元，用于判断所述敏感单元中MOS管的每一节点在受单粒子轰击后，所述敏感单元的输出端数据是否异变；
第三存储单元，用于当所述敏感单元中MOS管的节点在受单粒子轰击后，所述敏感单元的输出端数据不产生异变时，记录所述节点为不敏感节点，当所述敏感单元中MOS管的节点在受单粒子轰击后，所述敏感单元的输出端数据异变时，记录则所述节点为敏感节点。
9.如权利要求7所述的系统，其特征在于，所述时间冗余结构包括：
延时单元和两模时间冗余选择器；
所述延时单元的输入端为所述时间冗余结构的输入端与所述两模时间冗余选择器的第一输入端连接，所述延时单元的输出端与所述两模时间冗余选择器的第二输入端连接，所述两模时间冗余选择器的输出端为所述时间冗余结构的输出端。
10.如权利要求9所述的系统，其特征在于，所述延时单元为反相器或缓冲器；
所述缓冲器的输入端为所述延时单元的输入端，所述缓冲器的输出端为所述延时单元的输出端；
所述反相器的输入端为所述延时单元的输入端，所述反相器的输出端为所述延时单元的输出端；
所述两模时间冗余选择器为马勒C单元。
11.如权利要求7所述的系统，其特征在于，所述时间冗余结构添加单元包括：
第三划分单元，用于根据所述敏感节点的仿真数据，对所述半导体电路划分敏感区域；
添加单元，用于对所述敏感区域的输入端添加时间冗余结构，并对所述敏感区域内部的敏感节点添加时间冗余结构，并对所述敏感区的输出端添加时间冗余结构。
12.如权利要求9所述的系统，其特征在于，所述MOS管调整单元包括：
沟道宽度调整单元，用于调节驱动所述敏感节点的MOS管的沟道宽度，其调节比例不超过+200％，或调节所述两模时间冗余选择器的MOS管的沟道宽度；
沟道长度调整单元，用于调节所述延时单元中的MOS管的沟道长度，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
栅极调整单元，用于调节所述两模时间冗余选择器的MOS管的栅极数量，以加快单粒子电流释放。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310717647.1A CN104731993B (zh) | 2013-12-23 | 2013-12-23 | 一种半导体电路抗单粒子翻转的全加固方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310717647.1A CN104731993B (zh) | 2013-12-23 | 2013-12-23 | 一种半导体电路抗单粒子翻转的全加固方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104731993A CN104731993A (zh) | 2015-06-24 |
| CN104731993B true CN104731993B (zh) | 2018-01-26 |
Family
ID=53455879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310717647.1A Expired - Fee Related CN104731993B (zh) | 2013-12-23 | 2013-12-23 | 一种半导体电路抗单粒子翻转的全加固方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104731993B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126950A (en) * | 1986-10-16 | 1992-06-30 | National Semiconductor Corporation | Synchronous array logic circuitry and systems |
| CN102122950A (zh) * | 2011-01-10 | 2011-07-13 | 深圳市国微电子股份有限公司 | 抗单粒子翻转高速低功耗锁存器 |
| CN103236271A (zh) * | 2013-03-26 | 2013-08-07 | 深圳市国微电子有限公司 | 基于三模冗余加固单粒子翻转的存储器、加固方法 |
-
2013
- 2013-12-23 CN CN201310717647.1A patent/CN104731993B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126950A (en) * | 1986-10-16 | 1992-06-30 | National Semiconductor Corporation | Synchronous array logic circuitry and systems |
| CN102122950A (zh) * | 2011-01-10 | 2011-07-13 | 深圳市国微电子股份有限公司 | 抗单粒子翻转高速低功耗锁存器 |
| CN103236271A (zh) * | 2013-03-26 | 2013-08-07 | 深圳市国微电子有限公司 | 基于三模冗余加固单粒子翻转的存储器、加固方法 |
Non-Patent Citations (3)
| Title |
|---|
| 基于优先级的电路容错混合加固策略;陈凡 等;《中国科技论文在线》;20130410;1-10 * |
| 基于错误传播分析的软件脆弱点识别方法研究;李爱国等;《计算机学报》;20071130;第30卷(第11期);1910-1920 * |
| 容软错误的电路选择性加固技术;吴珍妮等;《第六届中国测试学术会议论文集（CTC2010）》;20100731;258-262 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104731993A (zh) | 2015-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lin et al. | Analysis and design of nanoscale CMOS storage elements for single-event hardening with multiple-node upset | |
| CN101539958B (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
| Moreira et al. | Impact of C-elements in asynchronous circuits | |
| US6651230B2 (en) | Method for reducing design effect of wearout mechanisms on signal skew in integrated circuit design | |
| Limbrick et al. | Reliability-aware synthesis of combinational logic with minimal performance penalty | |
| CN104778324A (zh) | 一种延缓老化并容忍软错误的集成电路选择性加固方法 | |
| CN109558649B (zh) | 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法 | |
| Reis | Design automation of transistor networks, a new challenge | |
| CN110232213A (zh) | 基于FinFET结构的高速标准单元库版图设计方法 | |
| Gomes et al. | Methodology for achieving best trade-off of area and fault masking coverage in ATMR | |
| Leveugle et al. | Laser-induced fault effects in security-dedicated circuits | |
| Lin et al. | Optimal simultaneous mapping and clustering for FPGA delay optimization | |
| Lu et al. | Laser-induced fault simulation | |
| Vijay et al. | Performance evaluation of the CMOS Full adders in TDK 90 nm Technology | |
| CN104731995B (zh) | 一种基于半导体电路的抗单粒子效应验证方法及系统 | |
| CN104731993B (zh) | 一种半导体电路抗单粒子翻转的全加固方法及系统 | |
| CN105656474A (zh) | 一种基于信号概率的fpga用户电路逻辑反转优化方法 | |
| CN106339531B (zh) | 一种c单元加固的组合逻辑单元电路结构生成方法 | |
| Rahman et al. | An efficient control point insertion technique for leakage reduction of scaled CMOS circuits | |
| Sterpone et al. | A new Method for the Analysis of Radiation-induced Effects in 3D VLSI Face-to-Back LUTs | |
| Bouaziz et al. | Exploration of clustering algorithms effects on mesh of clusters based FPGA architecture performance | |
| CN112134557B (zh) | 基于脉冲锁存器时序监测的宽电压自适应调节系统及方法 | |
| Ahmed | Dynamic voltage scaling for current and future fpgas | |
| Frantz et al. | Evaluation of seu and crosstalk effects in network-on-chip switches | |
| Bouaziz et al. | Mesh of trees FPGA architecture: Exploration and optimization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180126 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |