CN104730996A - 数字控制电路板 - Google Patents

数字控制电路板 Download PDF

Info

Publication number
CN104730996A
CN104730996A CN201510135710.XA CN201510135710A CN104730996A CN 104730996 A CN104730996 A CN 104730996A CN 201510135710 A CN201510135710 A CN 201510135710A CN 104730996 A CN104730996 A CN 104730996A
Authority
CN
China
Prior art keywords
digital
circuit board
path
control chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510135710.XA
Other languages
English (en)
Inventor
沈兆英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510135710.XA priority Critical patent/CN104730996A/zh
Publication of CN104730996A publication Critical patent/CN104730996A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25449—Constructive details

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种数字控制电路板，设置有控制芯片、数字电路、模拟电路，所述电路板还设置有：第一连接路径，将所述数字I/O口和所述数字电路的接地端共接，第二连接路径，将所述模拟I/O口和所述模拟电路的接地端共接；连接导体，在所述控制芯片所覆盖的位置将所述第一连接路径和所述第二连接路径相接，且将所述连接导体或所述第一连接路径与电源地连接。将数模混合的控制芯片及其外围模拟电路和外围数字电路的接地端分别通过连接路径共接后，在控制芯片底下一根连接导线连通，从而形成数模电路单点接地，连接导线的电流通路很窄，能够有效地抑制环路电流，从而抑制噪声；地线短，信号回流短而完整，从而解决了模拟电路和数字电路间的干扰。

Description

数字控制电路板
技术领域
本申请涉及电子电路技术领域，特别是涉及一种数字控制电路板。
背景技术
在现阶段的电子电器、家电产品里，数模电路非常普遍，基本上所有的电子产品都离不开数字电路和模拟电路。数字电路的频率高，例如：数据、地址、按制等数字逻辑。模拟电路的信号敏感度高，例如：音频、采样、基准电源等。模拟信号容易受到数字信号的干扰，而干扰的主要原因之一就是地线。
传统的“电源单点接地”和“输出端子单点接地”；因为电路性能要求的不同、
PCB(Printed Circuit Board，印制电路板) 的结构差异，接地过长而造成信号回流过长、信号不完整等问题，通常要反复调整接地点，浪费了大量时间和精力，都不能全面解决问题。
发明内容
基于此，有必要提供一种可解决共地线干扰、地过长而造成信号回流过长、信号不完整的数字控制电路板。
一种数字控制电路板，设置有控制芯片、与所述控制芯片的数字I/O 口相连的数字电路、与所述控制芯片的模拟I/O 口相连的模拟电路，所述电路板还设置有：
第一连接路径，将所述数字I/O 口的接地端和所述数字电路的接地端共接，
第二连接路径，将所述模拟I/O 口的接地端和所述模拟电路的接地端共接；
连接导体，在所述控制芯片所覆盖的位置将所述第一连接路径和所述第二连接路径相接，且将所述连接导体或所述第一连接路径与电源地连接。
进一步地，所述第一连接路径和第二连接路径为固定于所述电路板上的导体片、铺设于所述电路板上的连接线、铺设于所述电路板上的大面积覆铜中的一种或两种组合。
进一步地，所述第一连接路径为大面积覆铜或导体片时，所述第一连接路 径在与所述电路板表面垂直的方向上的投影将所述模拟I/O 口的接地端和所述模拟电路的接地端的引脚覆盖。
进一步地，所述第一连接路径为大面积覆铜或导体片时，所述第一连接路径与所述电路板表面垂直的方向上的投影将所述数字I/O 口和所述数字电路覆盖。
进一步地，所述第二连接路径为大面积覆铜或导体片时，所述第二连接路径在与所述电路板表面垂直的方向上的投影，将所述数字I/O 口的接地端和所述数字电路的接地端的引脚覆盖。
进一步地，所述第二连接路径为大面积覆铜或导体片时，所述第二连接路径与所述电路板表面垂直的方向上的投影将所述模拟I/O 口和所述模拟电路覆盖。
进一步地，所述电路板为单面板，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板设有所述控制芯片的同一表面；或
所述电路板为双面板，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板中设有所述控制芯片的上表面，或铜铺设于与所述上表面相对的下表面。
进一步地，所述连接导体铺设于所述电路板，且穿过所述控制芯片于所述电路板上的正投影的几何中心。
进一步地，所述连接导体的走线宽度在0.5 ～ 1.5mm 范围内。
进一步地，所述第一连接路径和第二连接路径的间距为0.3mm 以上。
上述数模电路的接地方法及电路板将数模混合的控制芯片及其外围模拟电路和外围数字电路的接地端分别通过连接路径共接后，在控制芯片底下一根连接导线连通该数字、模拟电路的地线连接路径，从而形成数模电路单点接地，连接导线的电流通路很窄，能够有效地抑制环路电流，从而抑制噪声；在控制芯片底下就近接地，使得地线短，信号回流短而完整，信号完整性好，从而解决了模拟电路和数字电路间的干扰。
附图说明
图1 为本申请较佳实施例中电路板的结构示意图；
图2 为图1 所示电路板中电子元件的细节结构示意图。
具体实施方式
为了使本申请要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
请参阅图1、图2，本申请较佳实施例中电路板100，该电路板100 可以以PCB板、FPC(Flexible Printed Circuit，柔性印刷电路板100) 或其他用于设置电路的导体为基础制作。
电路板100 设置有控制芯片IC1、与所述控制芯片IC1 的数字I/O 口相连的数字电路21、与所述控制芯片IC1 的模拟I/O 口相连的模拟电路22、第一连接路径31、第二连接路径32 及连接导体40，
设置数模混合的控制芯片IC1 时，首先要在电路板100 上设置出用于焊接该控制芯片IC1 的焊盘( 图未示)，再将控制芯片IC1 焊接于焊盘上。
再者，设置控制芯片IC1 时需远离干扰源，干扰源指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt( 单位时间内电压变化的量)，di/dt( 单位时间内电流变化的量) 大的地方就是干扰源。例如：智能功率模块IPM1、继电器RY1、强电输入输出CN1、开关变压器( 图未示)、可控硅( 图未示)、电机( 图未示)、高频时钟( 图未示) 等都可能成为干扰源。避免将控制芯片IC1 放置或靠近干扰源。
控制芯片IC1 设置的位置优先考虑模拟电路的运放输入信号、反馈信号、采样、基准电源等，以图2 为例：优先靠近智能功率模块IPM1 的弱电侧，远离智能功率模块IPM1 上方的强电端、远离继电器RY1 触点端会产生的电火花的影响。
设置数字电路21 和模拟电路22 时首先需设置相应的电路元件焊盘以及电路图案，设置这些焊盘及电路图案可以与设置控制芯片IC1 的焊盘同时设置，在将电路元件焊接于这些焊盘上。
在优选的实施例中，将数字电路21 设置于靠近控制芯片IC1 的数字I/O 口11 的一侧，将模拟电路22 设置于靠近控制芯片IC1 的模拟I/O 口12 的一侧，使得控制芯片IC1的I/O 口11、12 与其外围电路的电子元件连接路径尽量短，减少高速率的数字信号辐射，信号传输路径短而完整；并且数字电路21 和模拟电路22 尽量做到分隔不交叉设置，减少相互间干扰。
第一连接路径31 将所述数字I/O 口的接地端( 数字地) 和所述数字电路21 的接地端( 数字地) 共接，即数字地均连接于第一连接路径31，第二连接路径32 将所述模拟I/O 口的接地端( 模拟地) 和所述模拟电路22 的接地端( 模拟地) 共接，即模拟地均连接于第二连接路径32。具体地，将数字电路21 和模拟电路22 尽量靠拢控制芯片IC1 的相应I/O 口11 或12，有利于共接的地线传输路径短，降低信号辐射及相互干扰。具体地，设置第一连接路径31 和第二连接路径32 可以与设置控制芯片IC1、数字电路21、模拟电路22 焊盘及电路图案时同时设置。
连接导体40 在所述控制芯片IC1 所覆盖的位置将所述第一连接路径31 和所述第二连接路径32 相接，且将所述连接导体40 或第一连接路径31 与电源地( 图未示) 连接。需要说明的是，第一连接路径31 和第二连接路径32 的只有通过连接导体40 相接，其他地方是分隔不交叉相接设置的。在其他实施例中，还可以通过第一连接路径31 与电源地相接，此时是第一连接路径31 的边缘与电源地连接。设置连接导体40 可以上述设置焊盘、电路图案、连接路径31、32 时同时设置。
本实施例中，将所述连接导体40 是以连接电路图案的方式铺设于所述电路板100，且使其穿过所述控制芯片IC1 于所述电路板100 上的正投影的几何中心。在其他实施方式中，连接导体40 可以是两端分别与第一连接路径31 和第二连接路径32 的独立导线。即连接导体40 是在控制芯片IC1 的焊盘范围内。优选地，连接导体40 的走线宽度在0.5～1.5mm 范围内。其中，选择1mm 为优选实施方案。
在更具体的实施例中，第一连接路径31 和第二连接路径32 为固定于电路板100上的导体片，铺设于电路板100 上的大面积覆铜，铺设于电路板100 上 分别与数字I/O 口11 的接地端和数字电路21 的接地端相连、与模拟I/O 口12 的接地端和模拟电路22 的接地端相连的连接线三种中的一种或两种组合。该导体片为片状铜板或铝板，其固定于电路板100 的上表面或下表面；优选地，所述第一连接路径31 和第二连接路径32 的间距要符合电气间隙，距离为0.3mm 以上。
在进一步的实施例中，当电路板100 为单面板时，作为第一连接路径31、第二连接路径32 的大面积覆铜铺设于电路板100 设有控制芯片IC1 的同一表面；当电路板100 为双面板时，作为第一连接路径31、第二连接路径32 的大面积覆铜铺设于电路板100 中设有控制芯片IC1 的上表面，或铜铺设于与上表面相对的下表面。
在一个实施例中，第一连接路径31 为大面积覆铜或导体片时，第一连接路径31 在与电路板100 表面垂直的方向上的投影将模拟I/O 口的接地端和模拟电路22 的接地端的引脚覆盖。同样地，第二连接路径32 为大面积覆铜或导体片时，第二连接路径32 在与电路板100 表面垂直的方向上的投影，将数字I/O 口的接地端和数字电路21 的接地端的引脚覆盖。
在进一步的实施例中，参考图2，第一连接路径31 为大面积覆铜或导体片时，第一连接路径31 与电路板100 表面垂直的方向上的投影将数字I/O 口和数字电路21 覆盖。另外，第二连接路径32 为大面积覆铜或导体片时，第二连接路径32 与电路板100 表面垂直的方向上的投影将模拟I/O 口和模拟电路22 覆盖。
第一连接路径31 和第二连接路径32 为导体片或大面积覆铜时，对其形状不做限定，可以是规则的方向、半圆形等，也可以是围绕相应的电路而设立的不规则形状，如刚好能围绕需共接的所有接地端的焊盘，或是刚好能围绕需共接的所有接地端的器件。第一连接路径31 和第二连接路径32 使用导体或大面积覆铜时可以增大地线面积、有利于地线阻抗降低、减少环路面积、使信号传输稳定，减少外部、强电、EMC(Electro Magnetic Compatibility，电磁兼容性)、等电气干扰，电路板100 上铺设的传输信号的信号线( 如图2 所示的数字信号线51、模拟信号线52) 在地线覆盖下可减少外部干扰，干扰大的信号可大大减少向外的电磁辐射干扰。
结合图1、2，在该实施例中，控制芯片IC1 的数字I/O 口11、电阻R2、电阻R3、电阻R4、电容C4、电容C5、电容C、数字芯片IC2 等数字电路21 器件构成的数字电路21，在第一连接路径31 的大面积覆铜的覆盖范围内，而且各个器件的接地端分别与大面积覆铜连接。其中，数字I/O 口11 的接地端通过连接线42 与控制芯片IC1 内外的大面积覆铜均连接，数字芯片IC2 的接地端通过连接线43 与大面积覆铜连接。
控制芯片IC1 的模拟I/O 口12、电阻R1、电容C1、电容C3、电容C4、电解电容E1、信号输出端口CN2 等模拟电路22 器件构成的模拟电路22，在第二连接路径32 的大面积覆铜的覆盖范围内，而且各个器件的接地端分别与大面积覆铜连接。其中，模拟I/O 口12 的接地端通过连接线41 与控制芯片IC1 内外的大面积覆铜均连接。
将数模混合的控制芯片IC1 及其外围模拟电路22 和外围数字电路21 的接地端分别通过连接路径共接后，在控制芯片IC1 底下一根连接导线连通该数字、模拟电路22 的地线连接路径，从而形成数模电路单点接地，连接导线的电流通路很窄，能够有效地抑制环路电流，从而抑制噪声；在控制芯片IC1 底下就近接地，使得地线短，信号回流短而完整，信号完整性好，从而解决了模拟电路22 和数字电路21 间的干扰。

Claims (10)

1.一种数字控制电路板，设置有控制芯片、与所述控制芯片的数字I/O 口相连的数字电路、与所述控制芯片的模拟I/O 口相连的模拟电路，其特征在于，所述电路板还设置有：
第一连接路径，将所述数字I/O 口的接地端和所述数字电路的接地端共接，
第二连接路径，将所述模拟I/O 口的接地端和所述模拟电路的接地端共接；
连接导体，在所述控制芯片所覆盖的位置将所述第一连接路径和所述第二连接路径相接，且将所述连接导体或所述第一连接路径与电源地连接。
2.根据权利要求1 所述的数字控制电路板，其特征在于，所述第一连接路径和第二连接路径为固定于所述电路板上的导体片、铺设于所述电路板上的连接线、铺设于所述电路板上的大面积覆铜中的一种或两种组合。
3.根据权利要求2 所述的数字控制电路板，其特征在于，所述第一连接路径为大面积覆铜或导体片时，所述第一连接路径在与所述电路板表面垂直的方向上的投影将所述模拟I/O 口的接地端和所述模拟电路的接地端的焊盘覆盖。
4.根据权利要求2 所述的电路板，其特征在于，所述第一连接路径为大面积覆铜或导体片时，所述第一连接路径与所述电路板表面垂直的方向上的投影将所述数字I/O 口和所述数字电路覆盖。
5.根据权利要求2 所述的数字控制电路板，其特征在于，所述第二连接路径为大面积覆铜或导体片时，所述第二连接路径在与所述电路板表面垂直的方向上的投影，将所述数字I/O 口的接地端和所述数字电路的接地端的焊盘覆盖。
6.根据权利要求2 所述的数字控制电路板，其特征在于，所述第二连接路径为大面积覆铜或导体片时，所述第二连接路径与所述电路板表面垂直的方向上的投影将所述模拟I/O 口和所述模拟电路覆盖。
7.根据权利要求2 至6 任一项所述的数字控制电路板，其特征在于，所述电路板为单面板，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板设有所述控制芯片的同一表面；或所述电路板为双面板，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板中设有所述控制芯片的上表面，或铜铺设于与所述上表面相对的下表面。
8.根据权利要求2 至6 任一项所述的数字控制电路板，其特征在于，所述连接导体铺设于所述电路板，且穿过所述控制芯片于所述电路板上的正投影的几何中心。
9.根据权利要求8 所述的数字控制电路板，其特征在于，所述连接导体的走线宽度在0.5 ～1.5mm 范围内。
10.根据权利要求1 或2 所述的数字控制电路板，其特征在于，所述第一连接路径和第二连接路径的间距为0.3mm 以上。
CN201510135710.XA 2015-03-26 2015-03-26 数字控制电路板 Pending CN104730996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510135710.XA CN104730996A (zh) 2015-03-26 2015-03-26 数字控制电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510135710.XA CN104730996A (zh) 2015-03-26 2015-03-26 数字控制电路板

Publications (1)

Publication Number Publication Date
CN104730996A true CN104730996A (zh) 2015-06-24

Family

ID=53454999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510135710.XA Pending CN104730996A (zh) 2015-03-26 2015-03-26 数字控制电路板

Country Status (1)

Country Link
CN (1) CN104730996A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567963A (zh) * 2020-11-27 2022-05-31 中车时代电动汽车股份有限公司 一种电机控制器控制板及其接地方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567963A (zh) * 2020-11-27 2022-05-31 中车时代电动汽车股份有限公司 一种电机控制器控制板及其接地方法

Similar Documents

Publication Publication Date Title
CN203205638U (zh) 高密度不同间距双层高速连接器
CN108028978A (zh) 音频连接器及电路
TW200612384A (en) Interface and control devices for display apparatus and integrated circuit chip having the same
CN204009647U (zh) 电路板
CN104122923B (zh) 数模混合电路的接地方法及电路板
CN101983003B (zh) 电路板
CN104730996A (zh) 数字控制电路板
CN2917191Y (zh) 分散电磁干扰的印刷电路板的改良结构
CN102316674A (zh) 电路板及使用该电路板侦测电子元件压降的方法
CN210378035U (zh) 一种电工电子接线实训装置
CN202141762U (zh) 一种功率半导体器件结电容测试装置
CN209390444U (zh) 一种显示及通讯专用集成电路板
CN204794664U (zh) 电磁兼容滤波器
CN209299519U (zh) 低干扰播放组件以及移动终端
CN204376474U (zh) 一种电子设备充电贴
US20060152869A1 (en) Printed circuit board capable of resisting electrostatic discharge and routing method thereof
CN201185508Y (zh) 印刷电路板
CN207150939U (zh) 一种带有铜柱的印刷电路板
CN201063532Y (zh) 电源模块的噪声抑制电路
CN105372580A (zh) 一种运算放大器的测试装置
CN201341297Y (zh) Emi滤波板的安装结构
CN206023724U (zh) 一种高精度宽频数控衰减器
CN203535086U (zh) 一种多用户集中式电能表用户模块
CN208226850U (zh) 一种高压开关电源装置及电池管理系统
CN210627538U (zh) 一种多功能电气教学实验柜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150624

WD01 Invention patent application deemed withdrawn after publication