CN104718537B - 基于处理器的混合环形总线互连件 - Google Patents

基于处理器的混合环形总线互连件 Download PDF

Info

Publication number
CN104718537B
CN104718537B CN201380052967.8A CN201380052967A CN104718537B CN 104718537 B CN104718537 B CN 104718537B CN 201380052967 A CN201380052967 A CN 201380052967A CN 104718537 B CN104718537 B CN 104718537B
Authority
CN
China
Prior art keywords
bus
ring bus
ring
interannular
router
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380052967.8A
Other languages
English (en)
Other versions
CN104718537A (zh
Inventor
贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑
马克·迈克尔·谢弗
普鲁德维·N·努尼
佩里·维尔曼·小雷马克吕斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104718537A publication Critical patent/CN104718537A/zh
Application granted granted Critical
Publication of CN104718537B publication Critical patent/CN104718537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明揭示基于处理器的系统混合环形总线互连件以及相关装置、系统和方法。在一个实施例中，提供一种基于处理器的系统混合环形总线互连件。所述基于处理器的系统混合环形总线互连件包含多个环形总线，每一环形总线具有总线宽度且经配置以从请求者装置接收总线交易消息。所述基于处理器的系统混合环形总线互连件还包含耦合到所述环形总线的环间路由器。所述环间路由器经配置以基于所述请求者装置的带宽要求在所述环形总线之间动态引导总线交易消息。因此，归因于较简单切换配置，消耗比纵横互连件所消耗的少的功率。此外，所述环间路由器允许提供可基于带宽要求动态激活和解除激活的多个环形总线。这在不需要所述基于处理器的系统混合环形总线互连件的完全带宽要求时提供功率的节省。

Description

基于处理器的混合环形总线互连件
技术领域
本发明的技术大体涉及用于以通信方式介接基于处理器的系统中的不同电子系统的总线互连件。
背景技术
例如移动电话、个人数字助理(PDA)等便携式电子装置可使用专用集成电路(ASIC)设计来制造。实现较高水平的硅集成过程中的发展已允许产生复杂ASIC和现场可编程门阵列(FPGA)设计。这些ASIC和FPGA可在单芯片中提供以提供芯片上系统(SOC)。SOC在单一半导体芯片上提供多个起作用的子系统，例如处理器、倍增器、高速缓冲存储器，和/或其它电子组件。SOC尤其可用于便携式电子装置中，因为其多个子系统的集成可在单一芯片内提供多个特征和应用。此外，SOC可通过使用单一芯片提供原本可能一直使用多个芯片提供的较小便携式电子装置。
为以通信方式将芯片上提供的电路内的多个不同组件或子系统介接，可提供互连通信总线，也称为总线互连件。使用包含计时电路的电路提供总线互连件，所述电路可包含(作为实例)寄存器、队列，和/或其它电路来管理各种子系统之间的通信。总线互连件促进通信请求的起始者与通信请求的目标之间的点到点连接。总线互连件中的电路可以从主时钟信号产生的一或多个时钟信号计时，所述主时钟信号在所要总线时钟频率下操作以提供所要处理量。
对于需要减小的功率消耗的应用，总线时钟频率可根据功率消耗的众所周知等式(＝fCV2)而降低，其中‘f’是频率，‘C’是电容，且‘V’是电压。然而，降低总线时钟频率还降低总线互连件的性能。相反，降低总线时钟频率可增加总线等待时间超出对于耦合到总线互连件的子系统的等待时间要求或条件，在此情况下子系统的性能可能降级或完全失效。代替于引起子系统的性能降级或失效，可将总线时钟频率设定为较高频率以减少等待时间并提供性能界限。然而，对于总线互连件提供较高总线时钟频率消耗较多功率。
就此而言，可在总线互连件中提供环形总线架构以实现高总线时钟频率下的高速点到点通信和较低功率消耗。图1说明可用于提供总线互连件的示范性环形总线10。环形总线10归因于其使用与纵横互连件相比位于环形总线节点12(0)-12(15)内的较简单开关而允许较高总线时钟频率。举例来说，图1中说明的环形总线节点12可包括多路复用器(MUX)和锁存器(例如，D触发器)。实施在总线互连件中的环形总线架构还可缩放以用于基于芯片多处理器(CMP)的设计。
继续参看图1，用于到环形总线10中的通信的进入点由发射环形接口单元(TxRIU)14(0)-14(2)提供。用于离开环形总线10的通信的退出点由接收环形接口单元(RxRIU)16(0)-16(1)提供。总线交易消息18(例如，18(0)-18(15))在时钟20的每一循环上在环形总线10附近推进。在图1中，提供十六个环形总线节点12。因此，多达十六个总线交易消息18可在任何给定时间在环形总线10上传送。然而，随着环形总线节点12的数目增加，点到点通信的等待时间也可增加。为在此实例中减少等待时间，三个环形总线节点12附接有TxRIU 14(0)-14(2)且两个环形总线节点12附接有两个Rx RIU 16(0)-16(1)以提供环形总线10中的多个进入点和退出点。即使如此，环形总线10的数据总线大小也限制了环形总线节点12之间的每一通信阶段中的最大带宽。各自具有宽数据总线的多个平行环形总线10可用于实现针对较高速度点到点连接的所要带宽要求。然而，这导致与共享总线或纵横互连件架构相比较高的功率消耗。
发明内容
详细描述中揭示的实施例包含基于处理器的系统混合环形总线互连件，以及相关装置、基于处理器的系统和方法。在此方面，在一个实施例中，提供一种基于处理器的系统混合环形总线互连件。基于处理器的系统混合环形总线互连件可为芯片上基于处理器的系统混合环形总线互连件，作为非限制性实例。基于处理器的系统混合环形总线互连件包括多个环形总线，其各自具有一总线宽度且经配置以从至少一个请求者装置接收总线交易消息。基于处理器的系统混合环形总线互连件还包括耦合到所述多个环形总线的至少一个环间路由器。所述至少一个环间路由器经配置以基于所述至少一个请求者装置的带宽要求而在所述多个环形总线当中动态引导总线交易消息。以此方式，基于处理器的系统混合环形总线互连件包含环形总线架构和纵横互连件架构两者的性能益处。
作为非限制性实例，提供多个环间路由器在环形总线当中引导总线交易消息可导致总线交易请求者与总线交易响应者之间的比不采用环间路由器的环形总线的路线短的路线。不采用环间路由器的环形总线的等待时间具有基于参与环形总线的环形总线节点的数目的等待时间。基于处理器的系统混合环形总线互连件还可通过采用与纵横互连件架构相比较简单的切换配置而消耗较少功率。另外，提供所述一或多个环间路由器来基于请求者装置的带宽要求在环形总线当中动态引导总线交易消息允许提供可基于带宽要求动态激活和解除激活的多个环形总线。这允许当不需要总线互连件上的完全带宽要求时节省功率。解除激活环形总线的一或多者可节省功率，同时仍可实现带宽要求。
在另一实施例中，提供一种基于处理器的系统混合环形总线互连件装置。所述基于处理器的系统混合环形总线互连件装置包含多个环形总线装置，其每一者具有总线宽度且经配置以从至少一个请求者装置接收总线交易消息。所述基于处理器的系统混合环形总线互连件装置还包括耦合到所述多个环形总线装置的至少一个环间路由器装置。所述至少一个环间路由器装置经配置以基于所述至少一个请求者装置的带宽要求而在所述多个环形总线装置当中动态引导总线交易消息。
在另一实施例中，提供一种在基于处理器的系统混合环形总线互连件之间引导总线交易消息的方法。所述方法包括从至少一个请求者装置接收总线交易消息。所述方法还包括将总线交易消息引导到多个环形总线当中的一环形总线上，所述多个环形总线的每一者具有总线宽度且经配置以接收总线交易消息。所述方法还包括基于所述至少一个请求者装置的带宽要求从耦合到环形总线的至少一个环间路由器将来自所述环形总线的总线交易消息动态引导到所述多个环形总线当中的另一环形总线。
在另一实施例中，提供一种用于控制基于处理器的系统混合环形总线互连件的资源管理器。所述资源管理器经配置以确定多个总线交易请求者是否为现用。资源管理器还经配置以确定每一现用总线交易请求者的带宽要求。资源管理器还经配置以基于现用总线交易请求者的带宽要求计算基于处理器的系统混合环形总线互连件的拓扑。资源管理器还经配置以基于所计算的拓扑修改至少一个环间路由器的配置以路由总线交易消息。
在另一实施例中，提供一种用于控制基于处理器的系统混合环形总线互连件的资源管理器。所述资源管理器包括用于确定多个总线交易请求者是否为现用的现用请求者确定装置。所述资源管理器还包括用于确定每一现用总线交易请求者的带宽要求的带宽确定装置。所述资源管理器还包括用于基于现用总线交易请求者的带宽要求计算基于处理器的系统混合环形总线互连件的拓扑的计算装置。所述资源管理器还包括用于基于所计算的拓扑修改至少一个环间路由器的配置以路由总线交易消息的修改装置。
在另一实施例中，提供一种上面存储有计算机可执行指令的计算机可读媒体，所述计算机可执行指令用以致使资源管理器在基于处理器的系统混合环形总线互连件中引导总线交易消息。计算机可执行指令致使资源管理器：从至少一个请求者装置接收总线交易消息；将总线交易消息引导到多个环形总线当中的一环形总线上，每一环形总线具有总线宽度且经配置以从所述至少一个请求者装置接收总线交易消息；基于所述至少一个请求者装置的带宽要求经由耦合到所述多个环形总线的至少一个环间路由器在所述多个环形总线当中引导总线交易消息；且确定所述至少一个请求者装置的带宽要求。
附图说明
图1是用于提供总线互连件的示范性环形总线的框图；
图2是示范性芯片上混合环形总线互连件的框图，所述芯片上混合环形总线互连件包含多个环形总线且还包含环间路由器，所述环间路由器经配置以基于请求者装置的带宽要求在环形总线当中动态引导总线交易消息；
图3A是说明当激活所有环形总线时经由图2的基于处理器的系统混合环形总线互连件的总线交易消息的示范性路线的框图；
图3B是说明在已解除激活全局环形总线之后经由图2的基于处理器的系统混合环形总线互连件的总线交易消息的示范性替代路线的框图；
图4说明资源管理器的示范性状态机，所述资源管理器经配置以控制图2、3A和3B的基于处理器的系统混合环形总线互连件的环间路由器以基于至少一个请求者装置的带宽要求在所述多个环形总线当中动态引导总线交易消息；
图5说明可在图4的状态机的启动状态期间执行的资源管理器的示范性方法的流程图；
图6说明可在图4的状态机的配置总线互连件状态期间执行的资源管理器的示范性方法的流程图；
图7说明包含图3A中的总线互连件的基于处理器的系统混合环形总线互连件的环间路由器的示范性路由表；
图8说明包含图3B中的总线互连件的基于处理器的系统混合环形总线互连件的环间路由器的另一示范性路由表；
图9是另一示范性基于处理器的系统混合环形总线互连件的框图，所述基于处理器的系统混合环形总线互连件包含多个环形总线且还包含环间路由器，所述环间路由器经配置以基于请求者装置的带宽要求在环形总线当中动态引导总线交易消息；
图10是说明当激活所有环形总线时经由图9的基于处理器的系统混合环形总线互连件的总线交易消息的示范性路线的框图；
图11是说明在已解除激活全局环形总线之后经由图9的基于处理器的系统混合环形总线互连件的总线交易消息的示范性替代路线的框图；
图12是说明图9的基于处理器的系统混合环形总线互连件的框图，所述基于处理器的系统混合环形总线互连件包含用于为基于处理器的系统混合环形总线互连件的不同环形总线供电的不同电压轨道；以及
图13是可包含根据本发明的基于处理器的系统混合环形总线互连件的示范性基于处理器的系统的框图，所述基于处理器的系统混合环形总线互连件包含(但不限于)图2-12的基于处理器的系统混合环形总线互连件，且具有经配置以基于请求者装置的带宽要求在基于处理器的系统混合环形总线互连件的多个环形总线当中动态引导总线交易消息的环间路由器。
具体实施方式
现在参看各图，描述了本发明的几个示范性实施例。本文中使用词“示例性”意指“充当实例、例子或说明”。本文中被描述为“示范性”的任何实施例未必应解释为比其它实施例优选或有利。
详细描述中揭示的实施例包含基于处理器的系统混合环形总线互连件，以及相关装置、基于处理器的系统和方法。在此方面，在一个实施例中，提供一种基于处理器的系统混合环形总线互连件。基于处理器的混合环形总线互连件可为芯片上基于处理器的系统混合环形总线互连件，作为非限制性实例。基于处理器的系统混合环形总线互连件包含多个环形总线，每一环形总线具有总线宽度且经配置以从请求者装置接收总线交易消息。基于处理器的系统混合环形总线互连件还包含耦合到环形总线的一或多个环间路由器。所述一或多个环间路由器经配置以基于请求者装置(s)的带宽要求在环形总线当中动态引导总线交易消息。以此方式，基于处理器的系统混合环形总线互连件包含环形总线架构和纵横互连件架构两者的性能益处。
作为非限制性实例，提供多个环间路由器在环形总线当中引导总线交易消息可导致总线交易请求者与总线交易响应者之间的比不采用环间路由器的环形总线的路线短的路线。不采用环间路由器的环形总线的等待时间具有基于参与环形总线的环形总线节点的数目的等待时间。基于处理器的系统混合环形总线互连件还可通过采用与纵横互连件架构相比较简单的切换配置而消耗较少功率。另外，提供所述一或多个环间路由器来基于请求者装置的带宽要求在环形总线当中动态引导总线交易消息允许提供可基于带宽要求动态激活和解除激活的多个环形总线。这允许在不需要总线互连件的完全带宽时节省功率。解除激活环形总线的一或多者可节省功率，同时仍可实现带宽要求。
在此方面，图2说明基于处理器的系统混合环形总线互连件22的实例。在此实例中，在图2中，基于处理器的系统混合环形总线互连件22是芯片上混合环形总线互连件22，且因此将在此实例中称为“芯片上混合环形总线互连件22”。如本文所使用，芯片上意味着可在与计算机或芯片或一系列芯片中的其它基于处理器的系统的其它组件集成的集成电路(IC)中提供混合环形总线互连件。作为非限制性实例，芯片上混合环形总线互连件22可提供在芯片上系统(SOC)中。然而，应注意，本发明和本文揭示的实施例不限于为芯片上混合环形总线互连件的混合环形总线互连件。
继续参看图2，在此实例中，芯片上混合环形总线互连件22将至少一个半导体裸片25中提供的芯片上系统(SOC)内的总线交易参与者24互连以用于通信。总线交易参与者24包含若干总线交易请求者26，也称为“总线主控器”。举例来说，总线交易请求者26(0)-26(X)可进一步包括处理器28(0)-28(X)。总线交易参与者24还包含若干总线交易响应者30(0)-30(Y)，也称为“总线受控器”。举例来说，总线交易响应者30(0)-30(Y)可包括存储器节点32(0)-32(Y)。芯片上混合环形总线互连件22包括多个本地环形总线34(0)-34(M)和全局环形总线36(0)-36(N)。如图2中说明，全局环形总线36可跨越中央处理单元(CPU)架构中的所有本地环形总线34(0)-34(M)。如果中央本地环形总线34将其上的两个参与节点38互连，那么可在所述两个参与节点38之间发生点到点通信。否则，环间路由器40(例如，40(0))可将总线交易消息18(未图示)从一个环形总线(例如，本地环形总线34(0))路由到另一环形总线(例如，全局环形总线36(0))以便到达所要目的地。可提供资源管理器42以控制环间路由器40的路由。图2中注意到可通过环间路由器40将总线交易消息18路由到的示范性路由方向44。
因为环间路由器40(0)-40(15)的路线可改变，所以在环形总线性能将达到可接受水平的情况下可解除激活一或多个全局环形总线(例如，全局环形总线36(N))以节省功率。当全局环形总线36(N)解除激活时，设定环间路由器40的路线以确保经由其它环形总线(例如，本地环形总线34和/或全局环形总线36)递送总线交易消息18。全局环形总线36(N)还可再激活以增加性能。当全局环形总线36(N)再激活时，设定环间路由器40的路线以增加递送总线交易消息18的性能以便实现增加的性能，但以增加的功率消耗作为折衷。举例来说，可控制环间路由器40的路线以为总线交易消息18横穿芯片上混合环形总线互连件22提供缩短路径和/或缩减争用路径。当横穿缩减争用路径时，总线交易消息18还可避免排队延迟和/或引起比横穿增加争用路径时缩短的排队延迟。由于缩短路径和/或缩减争用路径的缘故，总线交易消息18的递送处理量可增加。
如果总线交易请求者26(0)-26(X)的带宽要求需要增加的性能，那么芯片上混合环形总线互连件22的所有环形总线(例如，所有本地环形总线34(0)-34(M)和/或所有全局环形总线36(0)-36(N))经激活以提供路由总线交易消息18时的最大灵活性。在此方面，如下文更详细描述，图3A说明当激活所有环形总线34、36时经由图2的芯片上混合环形总线互连件22的总线交易消息18的示范性路线46、48。然而，如果总线交易请求者26的带宽要求允许减小的性能，那么可解除激活特定环形总线(例如，全局环形总线36(N))以节省功率。因此，在所有环形总线34、36均为现用的情况下，可经由比原本可能的长的路径和/或更引起争用的路径路由总线交易消息18。在此方面，如下文更详细描述，图3B说明在解除激活全局环形总线36(N)之后经由图2的芯片上混合环形总线互连件22的总线交易消息18的示范性替代路线50、52。
现返回参看图3A，展示当芯片上混合总线互连件22的所有环形总线34、36均为现用时经由图2的芯片上混合环形总线互连件22的总线交易消息18的示范性路线46、48。在图3A中，由芯片上混合环形总线互连件22沿着路线46将总线交易请求消息(未图示)从总线交易请求者26(0)路由到总线交易响应者30(0)。在此方面，总线交易请求消息从参与节点38(0)路由到环间路由器40(14)。环间路由器40(14)将总线交易请求消息路由到全局环形总线36(N)上。环间路由器40(13)接着将总线交易请求消息路由到本地环形总线34(M)上到达参与节点38(1)，在此处其由总线交易响应者30(0)接收。作为响应，总线交易响应者30(0)将总线交易响应消息(未图示)发射到总线交易请求者26(0)，总线交易响应消息沿着路线48路由。总线交易响应消息从参与节点38(1)发射到本地环形总线34(M)。环间路由器40(11)接着将总线交易响应消息路由到全局环形总线36(N)上。环间路由器40(8)接着将总线交易响应消息路由到本地环形总线34(0)上。总线交易响应消息由参与节点38(0)接收且递送到总线交易请求者26(0)。
如果总线交易请求者26(0)-26(X)的带宽要求允许减小的性能，那么可解除激活一或多个环形总线(例如，全局环形总线36(N))以节省功率。带宽要求可允许减小的性能，因为一或多个总线交易请求者26(0)-26(X)正解除激活(例如，停电和/或断电)和/或因为CPU正进入较低功率模式。因为芯片上混合环形总线互连件22的部分可解除激活，所以芯片上混合环形总线互连件22可消耗较少功率。然而，当所述一或多个环形总线(例如，全局环形总线36(N))被解除激活时，可经由比图3A中所说明的路线46、48长的路径和/或更引起争用的路径路由总线交易消息18(例如，总线交易请求消息和/或总线交易响应消息)。
在此方面，图3B说明在解除激活全局环形总线36(N)之后经由芯片上混合环形总线互连件22的总线交易消息18的示范性替代路线50、52。因为在图3B中全局环形总线36(N)解除激活，所以现沿着替代路线50(不同于图3A所示的路线46)将总线交易请求消息从总线交易请求者26(0)路由到总线交易响应者30(0)。图3B中的替代路线50长于图3A所示的路线46。然而，当解除激活全局环形总线36(N)时，芯片上混合环形总线互连件22还可消耗较少功率。
在图3B中，由参与节点38(0)将总线交易请求消息发射到本地环形总线34(0)上。环间路由器40(14)将总线交易请求消息维持在本地环形总线34(0)上，而非如图3A中将其路由到全局环形总线36(N)上。环间路由器40(6)接着将总线交易请求消息路由到全局环形总线36(0)上。环间路由器40(5)接着将总线交易请求消息路由到本地环形总线34(M)上。总线交易请求消息由参与节点38(1)接收且递送到总线交易响应者30(0)。
作为响应，总线交易响应者30(0)将总线交易响应消息发射到总线请求者26(0)。因为在图3B中全局环形总线36(N)解除激活，所以现沿着替代路线52(不同于图3A所示的路线48)将总线交易响应消息从总线交易响应者30(0)路由到总线交易请求者26(0)。图3B中的替代路线52也可长于图3A所示的路线48。然而，当解除激活全局环形总线36(N)时，芯片上混合环形总线互连件22还可消耗较少功率。在此方面，总线交易响应消息从参与节点38(1)发射到本地环形总线34(M)上。环间路由器40(11)将总线交易响应消息维持在本地环形总线34(M)上而非如图3A中将其路由到全局环形总线36(N)。环间路由器40(3)接着将总线交易响应消息路由到全局环形总线36(0)上。环间路由器40(0)接着将总线交易响应消息路由到本地环形总线34(0)上。总线交易响应消息由参与节点38(0)接收且递送到总线交易请求者26(0)。
因此，图2、3A和3B中的芯片上混合环形总线互连件22具有优于不采用环间路由器40的简单环形总线10(图1中说明)和不采用环形总线10和/或环间路由器40的纵横互连件的优点。因为芯片上混合环形总线互连件22采用环间路由器40，所以总线交易消息18可沿着在沿着简单环形总线10发射的情况下原本可能的较短路线发射。因此，芯片上混合环形总线互连件22可经历比简单环形总线10高的处理量。此外，当在简单环形总线10上发射时，总线交易消息18可争用简单环形总线10的相同部分。然而，当在芯片上混合环形总线互连件22上发射时，总线交易消息18还可经历比利用简单环形总线10少的争用。在此方面，当横穿缩减争用路线时，总线交易消息18可避免排队延迟和/或引起比横穿增加争用路线时短的排队延迟。由于芯片上混合环形总线互连件22的缩短路线和/或缩减争用路线的缘故，总线交易消息18的递送处理量增加。出于此额外原因，芯片上混合环形总线互连件22可经历比简单环形总线10高的处理量。
芯片上混合环形总线互连件22还可具有优于不采用环形总线10和环间路由器40的纵横互连件的优点。可使用比纵横互连件简单的开关实施芯片上混合环形总线互连件22的环间路由器40。举例来说，每一环间路由器40可实施为双端口纵横开关。然而，纵横互连件可需要具有两个以上输入和输出端口的纵横开关。此外，芯片上混合环形总线互连件22可消耗比纵横互连件少的功率。举例来说，当解除激活芯片上混合环形总线互连件22的一或多个环形总线34、36时，芯片上混合环形总线互连件22可消耗比纵横互连件少的功率。并且，芯片上混合环形总线互连件22可在比纵横互连件高的频率下操作。这是因为可操作芯片上混合环形总线互连件22的最大频率可取决于邻近环间路由器40之间的最大距离。
环间路由器40的路由可由资源管理器42控制。现参看图4-6，提供示范性资源管理器状态机54(图4)和伴随的资源管理器方法500、600(图5-6)。图4中说明的资源管理器状态机54包括三个状态：启动状态56、配置总线互连件状态58和等待更新状态60。资源管理器状态机54在启动状态56中开始。图5说明可在启动状态56中执行的资源管理器状态机54的示范性方法500。为了控制环间路由器40的路由，资源管理器状态机54可确定哪些总线交易请求者26为现用的(框502)。资源管理器状态机54还可查找现用总线交易请求者26的带宽要求(框504)。基于现用总线交易请求者26的带宽要求，资源管理器状态机54可计算用于经由芯片上混合环形总线互连件22的环形总线34、36路由总线交易消息18的总线互连件拓扑(框506)。
在完成总线互连件拓扑计算后，资源管理器状态机54可转变到配置总线互连件状态58(图4的转变62)。图6说明可在配置总线互连件状态58期间执行的资源管理器状态机54的示范性方法600。在此方面，资源管理器状态机54可将芯片上混合环形总线互连件22再配置为所确定拓扑。举例来说，资源管理器状态机54可独立地激活和/或解除激活环形总线34、36中的一或多者(框602)。资源管理器状态机54可进一步激活和/或解除激活环间路由器40中的一或多者(框604)。
继续参看图6，资源管理器状态机54可接下来确定每一环间路由器40的路由表(框606)。路由表的实例将在下文参看图7和8论述。资源管理器42还可将路由表发射到环间路由器40和/或以其它方式配置环间路由器40以根据路由表路由总线交易消息18(框608)。此外，在资源管理器状态机54中，资源管理器42还可将握手消息发射到环间路由器40(框610)。握手消息向环间路由器40指示将存在对现用路由表的更新，且环间路由器40必须在向资源管理器42确认之前停顿总线交易消息18。一旦受再配置影响的所有环间路由器40已指示其总线交易消息18停顿，资源管理器42就可向环间路由器40指示允许路由表的更新。在方法600完成之后，资源管理器状态机54转变到等待更新状态60(图4的转变64)。
在接收更新后，资源管理器状态机54再次确定每一现用总线交易请求者26的带宽要求(更新之后)，且再计算芯片上混合环形总线互连件22的总线互连件拓扑(图4的转变66)。在再进入配置总线互连件状态58后，资源管理器状态机54再次执行图6的方法600。更中更新可触发芯片上混合环形总线互连件22的总线互连件拓扑的再计算和再配置。作为非限制性实例，较低功率模式更新、较高功率模式更新、总线交易请求者26正激活的更新(例如，供电)和/或总线交易请求者26正解除激活的更新(例如，断电)可各自触发转变66。举例来说，资源管理器状态机54可响应于接收较低功率模式更新而解除激活全局环形总线36(N)。资源管理器状态机54可随后响应于接收较高功率模式更新而再激活全局环形总线36(N)。
图7和8说明芯片上混合环形总线互连件22的环间路由器40的示范性路由表68(1)、68(2)。如图7中说明，每一环间路由器40的路由表68(1)可包含用以路由各个总线交易消息18的方向70。路由方向70可基于总线交易消息18的目的地(目的地识别符72)和/或总线交易消息18的源(源识别符74)。资源管理器状态机54还可独立地对环形总线34、36的每一者进行频率缩放。在此方面，路由表68(1)还可指定用以转发总线交易消息18的总线频率数据速率76(例如，单一数据速率(SDR)或双数据速率(DDR))。当总线频率数据速率76设定为SDR时，芯片上混合环形总线互连件22的环间路由器40可每时钟循环转发一次总线交易消息18。当总线频率数据速率设定为DDR时，芯片上混合环形总线互连件22的环间路由器40可每时钟节拍转发一次总线交易消息18(即，每时钟循环两次)。路由表68(1)还可指定总线宽度78(作为非限制性实例，32位、64位、128位等)以用于转发总线交易消息18。
作为非限制性实例，路由表68(1)可为图2-3B的环间路由器40(14)的路由表。图7说明当激活全局环形总线36(N)时(图3A)环间路由器40(14)的环间路由器路由表68(1)。如图7中的环间路由器路由表68(1)的第一条目中所示，当激活全局环形总线36(N)时，环间路由器40(14)的路由方向将为‘1’，或如图3A所示向右，对于原识别符0(列74中)和目的地识别符1(列72中)。图8说明在解除激活全局环形总线36(N)之后(图3B)环间路由器40(14)的另一环间路由器路由表68(2)。如图8中的环间路由器路由表68(2)的第一条目中所示，当解除激活全局环形总线36(N)时，环间路由器40(14)的路由方向将为‘2’，或如图3B所示向下，对于源识别符0(列74中)和目的地识别符1(列72中)。每一环间路由器40可包括路由表68(1)、68(2)，或根据路由表68(1)、68(2)配置。
此外，每一环间路由器40可包括现用路由表和阴影路由表。现用路由表可用于路由总线交易消息18，而阴影路由表由资源管理器状态机54加载。当阴影路由表的加载完成时，阴影路由表可切换以用作环间路由器40的现用路由表。
图9说明芯片上混合环形总线互连件22(1)的另一实例作为基于处理器的混合环形总线互连件的实例。具有相同元件符号的相同元件是相同或类似的，除非另外描述。在此实例中，图9中的芯片上混合环形总线互连件22(1)将芯片上系统(SOC)内的总线交易参与者24互连以用于通信。总线交易参与者24包含总线交易请求者26′(例如，26′(0)-26′(1))，也称为“总线主控器”。举例来说，总线交易请求者26′可进一步包括处理器28′(例如，28′(0)-28′(1))。总线交易参与者24还包含总线交易响应者30′(例如，30′(0)-30′(3))，也称为“总线受控器”。举例来说，总线交易请求者30′可包括存储器节点32′(例如，32′(0)-32′(1))和/或高速缓冲存储器(例如，33′(0)-33′(1))。芯片上混合环形总线互连件22(1)包括本地环形总线34′(例如，34′(0)-34′(5))和全局环形总线36。图9中，全局环形总线36包括一个全局请求环形总线80和两个或两个以上全局数据环形总线82(0)-82(N)。如图9中说明，全局环形总线36可跨越中央处理单元(CPU)架构中的所有本地环形总线34′。如果本地环形总线34′将其上的两个参与节点38互连，那么可在所述两个参与节点38之间发生点到点通信。否则，环间路由器40(例如，40(16))可将总线交易消息18从一个环形总线(例如，本地环形总线34′(0))路由到另一环形总线(例如，全局请求环形总线80)以便到达所要目的地。可提供资源管理器42(1)以控制环间路由器40的路由。
因为环间路由器40的路线可改变，所以可解除激活一或多个全局环形总线(例如，全局数据环形总线82(N))以节省功率。当全局环形总线82(N)解除激活时，设定环间路由器40的路线以确保经由其它环形总线34′、36递送总线交易消息18。全局环形总线82(N)还可再激活以增加性能。当全局环形总线82(N)再激活时，设定环间路由器40的路线以增加递送总线交易消息18的性能以便实现增加的性能，但以增加的功率消耗作为折衷。举例来说，可控制环间路由器40的路线以为总线交易消息18横穿芯片上混合环形总线互连件22(1)提供缩短路径和/或缩减争用路径。
如果总线交易请求者26′的带宽要求需要增加的性能，那么可激活芯片上混合环形总线互连件22(1)的所有环形总线34′、36以提供路由总线交易消息18时的最大灵活性。在此方面，如下文更详细描述，图10说明当激活所有环形总线34′、36时经由图9的芯片上混合环形总线互连件22(1)的总线交易消息18的示范性路线84、86、88、90。然而，如果总线交易请求者26′的带宽要求允许减小的性能，那么可解除激活特定环形总线(例如，全局环形总线82(N))以节省功率。因此，在所有环形总线34′、36均为现用的情况下，可经由比原本可能的长的路径和/或更引起争用的路径路由总线交易消息18。
现参看图10，展示当芯片上混合环形总线互连件22(1)的所有环形总线34′、36均为现用时经由图9的芯片上混合环形总线互连件22(1)的总线交易消息18的示范性路线。在此实例中，由芯片上混合环形总线互连件22(1)沿着路线84将总线交易请求消息(未图示)从总线交易请求者26′(0)路由到总线交易响应者30′(2)。在此方面，沿着本地环形总线34′(0)经由参与者节点38(4)将总线交易请求消息从参与者节点38(19)路由到环间路由器40(16)。环间路由器40(16)将总线交易请求消息路由到全局请求环形总线80上。环间路由器40(17)接着将总线交易请求消息路由到本地环形总线34′(2)上到达参与节点38(7)，在参与节点38(7)处其由交易响应者30′(2)接收。作为响应，总线交易响应者30′(2)发射沿着路线86路由的总线交易响应消息(未图示)。总线交易响应消息从参与节点38(8)发射到本地环形总线34′(3)。环间路由器40(27)将总线交易响应消息路由到全局数据环形节点82(0)上。环间路由器40(29)接着将总线交易响应消息路由到本地环形节点34′(1)上。总线交易响应消息由参与节点38(17)接收。
继续参看图10，沿着路线88发射第二总线交易请求消息(未图示)。在此方面，第二总线交易请求消息从总线交易请求者26′(1)发射到本地环形总线34′(4)上。环间路由器40(20)将第二总线交易请求消息路由到全局请求环形总线80上。环间路由器40(21)将第二总线交易请求消息路由到本地环形总线34′(2)上，在本地环形总线34′(2)处其由总线交易响应者30′(0)接收。作为响应，总线交易响应者30′(0)将第二总线交易响应消息(未图示)发射到本地环形总线34′(3)上。第二总线交易响应消息沿着路线90路由。在此方面，环间路由器40(30)将第二总线交易响应消息路由到全局数据环形总线82(N)上。环间路由器40(32)将第二总线交易响应消息路由到本地环形总线34′(5)上，所述消息由总线交易响应者26′(1)的参与节点38(12)从本地环形总线34′(5)接收。
图11说明在全局环形总线36(此处，全局数据环形总线82(N))已解除激活之后经由图9和10的芯片上混合环形总线互连件22(1)的总线交易消息18的示范性替代路线。在图11中，路线84、86和88与图10中相同。然而，第二总线交易响应消息现沿着替代路线92(不同于图10所示的路线90)而路由。图11中的替代路线92还长于图10所示的路线90。在此方面，在图11中，环间路由器40(30)将第二总线交易响应消息维持在本地环形路线34′(3)上而非如图10中将其路由到全局数据环形总线82(N)。环间路由器40(24)将第二总线交易响应消息路由到全局数据环形总线82(0)上。环间路由器40(26)将第二总线交易响应消息路由到本地环形总线34′(5)上，在本地环形总线34′(5)处第二总线交易响应消息由参与节点38(12)接收。
现参看图12，为了解除激活所述一或多个全局环形总线36，芯片上混合环形总线互连件22(2)可包括两个或两个以上不同电压轨道94(例如，94(0)-94(N))。芯片上混合环形总线互连件22(2)的全局环形总线36的每一者可由所述两个或两个以上不同电压轨道94(0)-94(N)中的一者供电。因此，芯片上混合环形总线互连件22(2)的每一全局环形总线36可通过对为全局环形总线36供电的电压轨道94断电而解除激活。电压轨道94(0)-94(N)的每一者的电压可由不同电压调节器96(0)-96(N)单独维持。电压调节器96(0)-96(N)可或可不耦合到相同参考电压轨道98。在图12中，可通过将电压轨道94(0)断电来解除激活全局请求环形总线80和/或全局数据环形总线82(0)。可通过将电压轨道94(N)断电来解除激活全局数据环形总线82(N)。或者，通过停止为全局环形总线36计时的时钟信号20(未图示)来解除激活全局环形总线36。
根据本文揭示的实施例的芯片上混合环形总线互连件22、22(1)、22(2)和相关装置、基于处理器的系统及方法可提供在任何基于处理器的装置中或集成到任何基于处理器的装置。实例包含(但不限于)机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字影音光盘(DVD)播放器和便携式数字视频播放器。
在此方面，图13说明可采用本文论述的基于处理器的系统混合环形总线互连件101的基于处理器的系统100的实例，所述基于处理器的系统混合环形总线互连件101可为图2-12中说明的芯片上混合环形总线互连件22、22(1)或22(2)。在此实例中，基于处理器的系统100包括芯片上系统(SOC)102。基于处理器的系统100进一步包含一或多个中央处理单元(CPU)104，其各自包含一或多个处理器106。如图13中说明，所述一或多个处理器106可耦合到芯片上混合环形总线互连件22、22(1)、22(2)。同样如图13中说明，CPU 104可包含高速缓冲存储器108，其耦合到芯片上混合环形总线互连件22、22(1)、22(2)以允许处理器106快速存取临时存储的数据。处理器106可为总线交易请求者26、26′(例如，总线主控装置)。高速缓冲存储器108可为总线交易响应者30、30′(例如，总线受控装置)。
如图13中说明，CPU 104可耦合到另一基于处理器的系统混合环形总线互连件105，其可为充当系统总线的芯片上混合环形总线互连件22′、22′(1)或22′(2)。基于处理器的系统混合环形总线互连件105将基于处理器的系统100中包含的总线主控受控装置互连。CPU 104通过在基于处理器的系统混合环形总线互连件105上交换地址、控制和数据信息而与这些其它装置通信。举例来说，CPU 104可将总线事务请求传送到存储器控制器110(作为受控装置的实例)。如图13中说明，多个基于处理器的系统混合环形总线互连件(例如，101、105)可提供在SOC 102中，其中每一基于处理器的系统混合环形总线互连件101、105组成不同构造。然而，每一基于处理器的系统混合环形总线互连件101、105还可提供作为SOC 102的单一芯片上混合环形总线互连件101、105。
其它主控和受控装置可连接到基于处理器的系统混合环形总线互连件105。如图13中说明，这些装置可包含存储器系统112、用于与一或多个输入装置116通信的一或多个输入接口装置114、用于与一或多个输出装置120通信的一或多个输出接口装置118、一或多个网络接口装置122，以及一或多个显示控制器124，作为实例。输入装置116可包含任何类型的输入装置，包含但不限于输入按键、开关、语音处理器等。输出装置120可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示符等。网络接口装置122可为经配置以允许将数据交换到网络126并从网络126交换数据的任何装置。网络126可以是任何类型的网络，包含(但不限于)有线或无线网络、私用或公共网络、局域网(LAN)、广域网(WLAN)及因特网。网络接口装置122可经配置以支持所需的任何类型的通信协议。存储器系统112可包含一或多个存储器单元128(0)-128(N)。
CPU 104还可经配置以经由基于处理器的系统混合环形总线互连件105存取显示控制器124以控制发送到一或多个显示器130的信息。显示器控制器124经由一或多个视频处理器132将信息发送到显示器130以进行显示，所述一或多个视频处理器132将待显示的信息处理成适合于显示器130的格式。显示器130可包含任何类型的显示器，包含但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器、发光显示器(LED)等。CPU 104和显示控制器124可充当主控装置以作出经由基于处理器的系统混合环形总线互连件105存储器存取请求。
所属领域的技术人员将进一步了解，结合本文所揭示的实施例描述的各种说明性逻辑块、模块、电路和算法可实施为电子硬件、存储在存储器或另一计算机可读媒体中且通过处理器或其它处理装置执行的指令，或两者的组合。本文描述的基于处理器的系统混合环形总线互连件、主控装置和受控装置可在任何电路、硬件组件、集成电路(IC)或IC芯片中采用，作为实例。本文揭示的存储器可以是任何类型和大小的存储器，并且可经配置以存储所需的任何类型的信息。为清楚地说明此可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选项和/或强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解译为引起对本发明的范围的偏离。
结合本文揭示的实施例描述的各种说明性逻辑块、模块和电路可以处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或经设计以执行本文所描述的功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的联合，或任何其它此类配置。
本文中揭示的实施例可体现在硬件中及存储于硬件中的指令中，且可驻留(例如)在随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于远程站点中。在替代方案中，处理器和存储媒体可作为离散组件驻留在远程站点、基站或服务器中。
还应注意，描述本文中的示范性实施例中的任一者中描述的操作步骤是为了提供实例和论述。可以用除了所说明的序列之外的大量不同序列执行所描述的操作。另外，在单个操作步骤中描述的操作实际上可以在多个不同步骤中执行。另外，可组合示范性实施例中所论述的一或多个操作步骤。应理解，如所属领域的技术人员将容易显而易见，流程图中所说明的操作步骤可以经受众多不同修改。所属领域的技术人员还将理解，可使用各种不同技术和技法中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示贯穿以上描述可能参考的数据、指令、命令、信息、信号、位、符号和码片。
提供对本发明的先前描述以使得所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易显而易见对本发明的各种修改，且本文中界定的一般原理可应用于其它变化而不脱离本发明的精神或范围。因此，本发明并不希望限于本文中所描述的实例和设计，而应被赋予与本文中所揭示的原理和新颖特征相一致的最广范围。

Claims (36)

1.一种用于基于处理器的系统的混合环形总线互连件，其包括：
在半导体裸片上的多个环形总线，所述多个环形总线中的每一者具有一总线宽度且经配置以从至少一个请求者装置接收总线交易消息；以及
在所述半导体裸片上的至少一个环间路由器，其耦合到所述多个环形总线；
所述至少一个环间路由器经配置以基于所述至少一个请求者装置的带宽性能要求而在所述多个环形总线当中动态引导所述总线交易消息。
2.根据权利要求1所述的混合环形总线互连件，其中所述多个环形总线包括多个本地环形总线和多个全局环形总线；所述至少一个环间路由器经配置以基于所述至少一个请求者装置的带宽性能要求将所述总线交易消息从所述多个本地环形总线中的一个本地环形总线动态引导到所述多个全局环形总线中的一个全局环形总线。
3.根据权利要求2所述的混合环形总线互连件，其中所述至少一个环间路由器包括多个环间路由器，所述多个环间路由器中的每一者经配置以基于所述至少一个请求者装置的带宽性能要求而将所述总线交易消息从所述多个本地环形总线中的所述本地环形总线动态引导到所述多个全局环形总线中的所述全局环形总线。
4.根据权利要求1所述的混合环形总线互连件，其进一步包括所述多个环形总线中的至少一个发射环形总线以及至少一个接收环形总线。
5.根据权利要求1所述的混合环形总线互连件，其进一步包括资源管理器，所述资源管理器经配置以控制所述至少一个环间路由器以基于所述至少一个请求者装置的所述带宽性能要求在所述多个环形总线当中引导所述总线交易消息。
6.根据权利要求5所述的混合环形总线互连件，其中所述资源管理器进一步经配置以独立地对所述多个环形总线的每一者进行频率缩放。
7.根据权利要求5所述的混合环形总线互连件，其中所述资源管理器进一步经配置以独立地激活和解除激活所述多个环形总线的每一者。
8.根据权利要求7所述的混合环形总线互连件，其中所述资源管理器进一步经配置以响应于接收较低功率模式更新而解除激活所述多个环形总线中的至少一个环形总线。
9.根据权利要求8所述的混合环形总线互连件，其中所述资源管理器进一步经配置以响应于接收较高功率模式更新而再激活所述至少一个环形总线。
10.根据权利要求5所述的混合环形总线互连件，其中所述资源管理器进一步经配置以改变所述多个环形总线的每一者的所述总线宽度。
11.根据权利要求1所述的混合环形总线互连件，其进一步包括至少两个不同电压轨道，其中所述多个环形总线的每一者由所述至少两个不同电压轨道中的一者供电。
12.根据权利要求1所述的混合环形总线互连件，其集成到至少一个半导体裸片中。
13.根据权利要求1所述的混合环形总线互连件，其中，所述混合环形总线互连件集成到选自由以下各项组成的群组的装置：机顶盒、导航装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、便携式计算机、桌上型计算机、个人数字助理PDA、计算机监视器、电视机、调谐器、卫星无线电设备、数字音乐播放器、便携式音乐播放器、数字视频光盘DVD播放器，和便携式数字视频播放器。
14.根据权利要求1所述的混合环形总线互连件，其中，所述混合环形总线互连件集成到选自由以下各项组成的群组的装置：娱乐单元、通信装置、计算机、监视器、无线电设备、音乐播放器以及视频播放器，其中，所述视频播放器包括数字视频播放器。
15.根据权利要求1所述的混合环形总线互连件，其中所述至少一个环间路由器包括多个环间路由器，每一个环间路由器经配置以基于所述至少一个请求者装置的带宽性能要求而在所述多个环形总线当中动态引导所述总线交易消息。
16.一种混合环形总线互连装置，其包括：
用于从至少一个请求者装置接收总线交易消息并在半导体裸片中的多个环形总线中的一环形总线上引导所述总线交易消息的装置，所述多个环形总线中的每一者具有一总线带宽；以及
用于基于所述至少一个请求者装置的带宽性能请求在所述多个环形总线中动态引导所述总线交易消息的装置。
17.一种在混合环形总线互连件中引导总线交易消息的方法，其包括：
从至少一个请求者装置接收总线交易消息；
将所述总线交易消息引导到半导体裸片上多个环形总线当中的一环形总线上，所述多个环形总线的每一者具有一总线宽度且经配置以接收所述总线交易消息；以及
基于所述至少一个请求者装置的带宽性能要求从耦合到所述环形总线的所述半导体裸片上的至少一个环间路由器将来自所述环形总线的所述总线交易消息动态引导到所述多个环形总线当中的另一环形总线。
18.根据权利要求17所述的方法，其中所述多个环形总线包括多个本地环形总线和多个全局环形总线；其中，动态引导所述总线交易消息进一步包括基于所述至少一个请求者装置的所述带宽性能要求从所述至少一个环间路由器动态引导所述总线交易消息从所述多个本地环形总线中的一本地环形总线到所述多个全局环形总线中的一全局环形总线。
19.根据权利要求18所述的方法，其中动态引导所述总线交易消息包括基于所述至少一个请求者装置的所述带宽性能要求从多个环间路由器动态引导所述总线交易消息从所述多个本地环形总线中的所述本地环形总线到所述多个全局环形总线中的所述全局环形总线。
20.根据权利要求17所述的方法，其进一步包括基于所述带宽性能要求解除激活所述多个环形总线当中的至少一个环形总线。
21.根据权利要求20所述的方法，其进一步包括基于所述带宽性能要求再激活所述至少一个环形总线。
22.一种用于控制混合环形总线互连件的资源管理器，其中所述资源管理器经配置以：
确定多个总线交易请求者装置是否为现用；
确定每一现用总线交易请求者装置的带宽性能要求；
基于所述现用总线交易请求者装置的所述带宽性能要求计算在半导体裸片中的所述混合环形总线互连件的拓扑；以及
基于所述所计算的拓扑修改至少一个环间路由器的配置以在所述半导体裸片上的多个环形总线间动态路由总线交易消息。
23.根据权利要求22所述的资源管理器，其中所述混合环形总线互连件包括：
在所述半导体裸片上的所述多个环形总线，所述多个环形总线中的每一者具有一总线宽度且经配置以从所述多个总线交易请求者装置中的至少一个总线交易请求者装置接收所述总线交易消息；
在所述半导体裸片上的所述至少一个环间路由器，其耦合到所述多个环形总线；以及
所述资源管理器，其经配置以控制所述至少一个环间路由器以基于所述至少一个总线交易请求者装置的所述带宽性能要求在所述多个环形总线当中动态引导所述总线交易消息。
24.根据权利要求23所述的资源管理器，其中为修改所述至少一个环间路由器的所述配置，所述资源管理器经配置以：
基于所述所计算的拓扑确定所述至少一个环间路由器的至少一个路由表；以及
将所述至少一个路由表发射到所述至少一个环间路由器。
25.根据权利要求24所述的资源管理器，其进一步经配置以将握手消息发射到所述至少一个环间路由器以用于再配置所发射的至少一个路由表。
26.根据权利要求24所述的资源管理器，其中所述至少一个路由表包括基于所述总线交易消息的目的地和所述总线交易消息的源中至少一者的发射所述总线交易消息的方向。
27.根据权利要求24所述的资源管理器，其中所述至少一个路由表包括基于所述总线交易消息的目的地和所述总线交易消息的源中至少一者的用以发射所述总线交易消息的总线频率。
28.根据权利要求24所述的资源管理器，其中所述至少一个路由表包括基于所述总线交易消息的目的地和所述总线交易消息的源中至少一者的用以发射所述总线交易消息的带宽。
29.根据权利要求23所述的资源管理器，其进一步经配置以响应于接收较低功率模式更新解除激活所述多个环形总线当中的至少一个环形总线。
30.根据权利要求29所述的资源管理器，其经配置以通过将为所述至少一个环形总线供电的电压轨道断电而解除激活所述至少一个环形总线。
31.根据权利要求29所述的资源管理器，其经配置以通过停止为所述至少一个环形总线计时的时钟信号而解除激活所述至少一个环形总线。
32.根据权利要求29所述的资源管理器，其进一步经配置以响应于接收较高功率模式更新而再激活所述至少一个环形总线。
33.根据权利要求23所述的资源管理器，其经配置以基于所计算的拓扑修改多个环间路由器以路由所述总线交易消息而修改所述配置。
34.根据权利要求23所述的资源管理器，其中所述多个环形总线包括多个本地环形总线和多个全局环形总线；所述资源管理器经配置以基于所述至少一个总线交易请求者装置的所述带宽性能要求以控制所述至少一个环间路由器动态引导所述总线交易消息从所述多个本地环形总线中的一本地环形总线到所述全局环形总线中的一全局环形总线。
35.根据权利要求23所述的资源管理器，其经配置以基于所述至少一个总线交易请求者装置的所述带宽性能要求控制多个环间路由器以在所述多个环形总线中动态引导所述总线交易消息。
36.一种用于控制混合环形总线互连件的资源管理器，其包括：
用于确定多个总线交易请求者装置是否为现用的装置；
用于确定每一现用总线交易请求者装置的带宽性能要求的装置；
用于基于每个现用总线交易请求者装置的所述带宽性能要求计算在半导体裸片上的所述混合环形总线互连件的拓扑的装置；以及
用于基于所计算的拓扑修改至少一个环间路由器的配置以在多个环形总线中动态路由总线交易消息的装置。
CN201380052967.8A 2012-10-18 2013-10-09 基于处理器的混合环形总线互连件 Active CN104718537B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/654,653 US9152595B2 (en) 2012-10-18 2012-10-18 Processor-based system hybrid ring bus interconnects, and related devices, processor-based systems, and methods
US13/654,653 2012-10-18
PCT/US2013/064075 WO2014062447A1 (en) 2012-10-18 2013-10-09 Processor-based hybrid ring bus interconnect

Publications (2)

Publication Number Publication Date
CN104718537A CN104718537A (zh) 2015-06-17
CN104718537B true CN104718537B (zh) 2017-03-08

Family

ID=49484457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380052967.8A Active CN104718537B (zh) 2012-10-18 2013-10-09 基于处理器的混合环形总线互连件

Country Status (6)

Country Link
US (1) US9152595B2 (zh)
EP (1) EP2909730B1 (zh)
JP (1) JP5968549B2 (zh)
KR (1) KR101622712B1 (zh)
CN (1) CN104718537B (zh)
WO (1) WO2014062447A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9565032B2 (en) 2014-12-03 2017-02-07 Qualcomm Incorporated Monitoring and controlling bus ring performance
JP6546479B2 (ja) 2015-08-25 2019-07-17 キヤノン株式会社 情報処理装置
US10740236B2 (en) 2017-05-12 2020-08-11 Samsung Electronics Co., Ltd Non-uniform bus (NUB) interconnect protocol for tiled last level caches
US10691632B1 (en) 2019-03-14 2020-06-23 DeGirum Corporation Permutated ring network interconnected computing architecture
GB2596102B (en) * 2020-06-17 2022-06-29 Graphcore Ltd Processing device comprising control bus
CN112416852B (zh) * 2020-12-08 2023-11-21 海光信息技术股份有限公司 环形互连结构路由确定方法及装置
CN113055260A (zh) * 2021-02-20 2021-06-29 北京航天自动控制研究所 一种环状拓扑与交换机混合通信方法和装置
WO2022178675A1 (zh) * 2021-02-23 2022-09-01 华为技术有限公司 一种互联系统、数据传输方法以及芯片
CN113709604B (zh) * 2021-07-02 2022-05-03 浙江大学 基于环形转盘总线架构的快速可重构无阻塞全连接路由器
US20240072812A1 (en) * 2022-08-31 2024-02-29 Texas Instruments Incorporated Synchronous alignment of multiple high-speed dividers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965790A (en) * 1988-03-09 1990-10-23 Fujitsu Limited Communication system for forming different networks on the same ring transmission line
CN1624674A (zh) * 2003-11-06 2005-06-08 戴尔产品公司 Pci express链路的动态重新配置
CN101345685A (zh) * 2007-07-12 2009-01-14 弘真科技股份有限公司 虚拟广域网络中的数据传输方法及其系统
WO2012082460A1 (en) * 2010-12-15 2012-06-21 Advanced Micro Devices, Inc. Split traffic routing in a distributed shared memory multiprocessor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821174A (en) * 1984-03-20 1989-04-11 Westinghouse Electric Corp. Signal processing system including a bus control module
US5349583A (en) * 1991-08-16 1994-09-20 International Business Machines Corporation Multi-channel token ring
JP2001511971A (ja) * 1997-02-17 2001-08-14 コミュニケイション アンド コントロール エレクトロニクス リミテッド ローカル通信システム
US6167502A (en) * 1997-10-10 2000-12-26 Billions Of Operations Per Second, Inc. Method and apparatus for manifold array processing
US6606297B1 (en) 1998-05-29 2003-08-12 Tellabs Operations, Inc. Bi-directional ring network having minimum spare bandwidth allocation and corresponding connection admission control
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
EP1209834B1 (en) * 2000-11-28 2017-11-08 Kabushiki Kaisha Toshiba Ring interconnection network system, node equipment, network management equipment, and path setting method
USRE44782E1 (en) * 2002-11-11 2014-02-25 Supracomm, Inc. Multicast videoconferencing
US7062668B2 (en) * 2003-04-24 2006-06-13 Dell Products L.P. Method and system for information handling system component power management sequencing
US7293212B2 (en) * 2005-03-22 2007-11-06 Arm Limted Memory self-test via a ring bus in a data processing apparatus
US7539809B2 (en) 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
US7447824B2 (en) * 2005-10-26 2008-11-04 Hewlett-Packard Development Company, L.P. Dynamic lane management system and method
US7487371B2 (en) * 2005-12-16 2009-02-03 Nvidia Corporation Data path controller with integrated power management to manage power consumption of a computing device and its components
US20070186027A1 (en) 2006-02-07 2007-08-09 International Business Machines Corporation Method and apparatus for implementing control of a multiple ring hybrid crossbar partially non-blocking data switch
US7808931B2 (en) 2006-03-02 2010-10-05 Corrigent Systems Ltd. High capacity ring communication network
US7809871B2 (en) 2006-12-07 2010-10-05 Integrated Device Technology Inc. Common access ring system
US7843856B2 (en) 2007-01-31 2010-11-30 Cisco Technology, Inc. Determination of available service capacity in dynamic network access domains
US7916636B2 (en) 2009-01-05 2011-03-29 Corrigent Systems Ltd. Ring network aggregate rates
WO2011004566A1 (ja) * 2009-07-07 2011-01-13 パナソニック株式会社 バス制御装置
US20120195321A1 (en) * 2011-02-02 2012-08-02 Futurewei Technologies, Inc. Method and Apparatus for Low-Latency Interconnection Networks Using Hierarchical Rings
US9423847B2 (en) * 2011-12-20 2016-08-23 Advanced Micro Devices, Inc. Method and apparatus for transitioning a system to an active disconnect state
US20130173933A1 (en) * 2011-12-29 2013-07-04 Advanced Micro Devices, Inc. Performance of a power constrained processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965790A (en) * 1988-03-09 1990-10-23 Fujitsu Limited Communication system for forming different networks on the same ring transmission line
CN1624674A (zh) * 2003-11-06 2005-06-08 戴尔产品公司 Pci express链路的动态重新配置
CN101345685A (zh) * 2007-07-12 2009-01-14 弘真科技股份有限公司 虚拟广域网络中的数据传输方法及其系统
WO2012082460A1 (en) * 2010-12-15 2012-06-21 Advanced Micro Devices, Inc. Split traffic routing in a distributed shared memory multiprocessor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Application-Aware Deadlock-Free Oblivious Routing;Michel Kinsy等;《ACM SIGARCH Computer Architecture News》;20090630;208-219 *

Also Published As

Publication number Publication date
EP2909730B1 (en) 2017-08-16
KR101622712B1 (ko) 2016-05-19
JP5968549B2 (ja) 2016-08-10
JP2016502700A (ja) 2016-01-28
EP2909730A1 (en) 2015-08-26
WO2014062447A1 (en) 2014-04-24
CN104718537A (zh) 2015-06-17
KR20150074032A (ko) 2015-07-01
US20140115221A1 (en) 2014-04-24
US9152595B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
CN104718537B (zh) 基于处理器的混合环形总线互连件
CN104584497B (zh) 管理具有流控制的二维网络中的饥饿和阻塞
US9936444B2 (en) Exchanging configuration information wirelessly
TWI495994B (zh) 用以控制資源分享期間能量消耗之方法與裝置
US8982731B2 (en) Bluetooth network configuration
CN109548082A (zh) 业务重定向方法及装置
CN105247924A (zh) 调整小小区部署中的无线电资源控制参数
JP2005500758A (ja) 高密度無線アクセス・システム
CN102457949A (zh) 从多输入多输出向单输入单输出转变以省电的装置
WO2016006582A1 (ja) 無線通信システム、無線通信用集積回路、無線通信端末および無線通信方法
CN109923531A (zh) 双模高速外围组件互连(PCIe)设备中的链路角色确定
Luo et al. Optimizing multicast flows in high-bandwidth reconfigurable datacenter networks
CN108780350A (zh) 用于存储器管理单元及分布式虚拟存储器网络的硬件管理的功率崩溃及时钟唤醒
ES2573285T3 (es) Interfaces de alta velocidad multi-carril para una interfaz en serie síncrona de alta velocidad (HSI), y sistemas y procedimientos relacionados
WO2022143397A1 (zh) 射频系统、射频系统的供电方法以及电子设备
US20210092797A1 (en) Method and communication system for constructing cluster-type network
CN107408092A (zh) 用于多端口物理层(phy)的锁相环(pll)的共享控制
TWI678937B (zh) 一種上行時序調整方法及終端
CN106663076A (zh) 存储介质之间的时间约束型数据复制
WO2024067002A1 (zh) 控制信息的监听方法及装置
CN110493762A (zh) 一种双网络接入的处理方法、存储介质及网络设备
US20190317815A1 (en) Communication apparatus and base station
US11290516B1 (en) Prioritized MSRP transmissions to reduce traffic interruptions
US20240040487A1 (en) User application delivery over ad-hoc wireless communication networks
WO2024032448A1 (zh) 多播通信方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant