CN104700765B - 栅驱动方法和显示设备 - Google Patents

栅驱动方法和显示设备 Download PDF

Info

Publication number
CN104700765B
CN104700765B CN201410735163.4A CN201410735163A CN104700765B CN 104700765 B CN104700765 B CN 104700765B CN 201410735163 A CN201410735163 A CN 201410735163A CN 104700765 B CN104700765 B CN 104700765B
Authority
CN
China
Prior art keywords
grid
group
gdg
driving
grid driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410735163.4A
Other languages
English (en)
Other versions
CN104700765A (zh
Inventor
李东愉
李承启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140155449A external-priority patent/KR102224890B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104700765A publication Critical patent/CN104700765A/zh
Application granted granted Critical
Publication of CN104700765B publication Critical patent/CN104700765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了一种显示设备及其栅驱动方法，所述显示设备利用最佳信号线结构提供有效的分区驱动，并且提供部分驱动，以在该信号线结构和部分驱动下有效地驱动部分区域。

Description

栅驱动方法和显示设备
本申请要求于2013年12月4日和2014年11月10日在韩国知识产权局提交的韩国专利申请号10-2013-0150075和10-2014-0155449的优先权，在此通过引用的方式包含其全部内容。
技术领域
本发明涉及栅驱动方法和显示设备。
背景技术
随着信息化社会的发展，对显示图像的显示设备的各种需求正在增加，最近，正在使用诸如液晶显示设备(LCD)、等离子显示设备(PDD)、有机发光显示设备(OLED)等各种显示设备。
显示设备包括含数据线和栅线的显示面板。像素由显示面板上形成的数据线和栅线限定。显示设备还包括将数据信号提供给数据线的数据驱动单元、将扫描信号提供给栅线的栅驱动单元、以及控制数据驱动单元和栅驱动单元的驱动时序的时序控制器等。
为了有效地驱动显示面板，已提出一种分区驱动方法，这种分区驱动方法将显示区(也被称为有源区(AA))分成几个部分，并对其进行驱动。
传统的分区驱动方法需要分开的控制信号，以控制分区驱动。因此，需要增加分开的信号线，以便为驱动单元提供分开的控制信号。这可能导致显示面板工艺中的困难，并且可能引起增大显示面板边框的缺陷。
在传统的显示设备中，尽管图像和先前帧相比，仅仅在有源区(即显示区)的部分区域中发生变化，但栅驱动单元并没有考虑到图像变化仅仅发生在部分区域，仍然按顺序驱动显示面板的所有栅线。因此，驱动时间可能被不必要地延长，并且产生不必要的功耗。
发明内容
一种显示设备包括：显示面板，具有多根数据线和多根栅线；驱动所述多根数据线的数据驱动单元；栅驱动单元，驱动所述多根栅线，并包括多个栅驱动集成电路；控制所述数据驱动单元和所述栅驱动单元的时序控制器。
在所述显示设备中，所述多个栅驱动集成单元是基于M(大于或等于2的自然数)个实体而分离开的，从而被分成N(大于或等于2的自然数)个栅驱动组，所述N个栅驱动组对应所述显示面板的N个部分区域，并且基于组驱动开始信号和组驱动刷新信号而分开操作。
根据本发明的另一方面，提供一种显示设备，包括：包括多个栅驱动集成电路的栅驱动单元；时序控制器，所述时序控制器执行控制，以便从在两个或更多栅驱动组之中选出的用于驱动一帧的栅驱动组中包含的两个或更多栅驱动集成电路按顺序输出扫描信号，所述两个或更多栅驱动组以分组方式包含了所述多个栅驱动集成电路。
附图说明
结合附图和下面的详细说明，本发明的上述和其它目的、特征和优点将更加明确，其中：
图1是示出根据本发明实施例的显示设备的示意图；
图2是示出根据本发明实施例的显示设备的栅驱动单元的实例图；
图3是示出根据本发明实施例的显示设备的显示面板中的有源区、以及有源区的部分区域的视图；
图4是示出根据本发明实施例的用于对显示设备进行部分栅驱动的栅驱动集成电路的分组的视图；
图5是示出根据本发明实施例的用于对显示设备进行部分栅驱动的控制信号线的视图；
图6是示出根据本发明实施例的用于对显示设备进行部分栅驱动的时序控制器的视图；
图7-11是示出根据本发明实施例的显示设备的部分栅驱动的实例图；
图12A和12B是描述用于对根据本发明实施例的显示设备进行部分栅驱动的栅驱动组中的栅驱动集成电路的操作的实例图；
图13A和13B是示出根据本发明实施例的栅驱动集成电路的布置的实例 图；
图14是根据本发明实施例的被划分成三部分的显示面板的实例图，用于图示实现分区驱动的栅驱动分组结构和信号线结构，以及基于该结构的部分驱动方法；
图15A是在图13A的栅驱动集成电路的布置下，用于部分驱动的栅驱动组的实例图；
图15B是在图13B的栅驱动集成电路的布置下，用于部分驱动的栅驱动组的实例图；
图16A是在图15A的栅驱动分组结构下，用于部分驱动的信号线结构的实例图；
图16B是在图15B的栅驱动分组结构下，用于部分驱动的信号线结构的实例图；
图17A是在图16A的信号线结构下，组驱动开始信号和组驱动刷新信号的时序图；
图17B是在图16B的信号线结构下，组驱动开始信号和组驱动刷新信号的时序图；
图18A是在图13A的栅驱动集成电路的布置下，用于部分驱动的信号线结构的实例图；
图18B是在图13B的栅驱动集成电路的布置下，用于部分驱动的信号线结构的实例图；
图18C是示出当采用8个栅驱动组和3个组控制信号时的逻辑电路结构的实例图。
图19A是在图18A的信号线结构下，用于部分驱动的组驱动开始信号和组驱动刷新信号的时序图；
图19B是在图18B的信号线结构下，用于部分驱动的组驱动开始信号和组驱动刷新信号的时序图；
图20是用于对根据本发明示例性实施例的显示设备进行部分栅驱动的时序控制器的方框图；
图21是示出在根据本发明实施例的显示设备中，在先前帧和当前帧之间的每个部分区域的图像数据变化的实例图；
图22A和22B是示出在根据本发明实施例的显示设备中，在图21的图像数据变化下，输出用于部分栅驱动的扫描信号的状态的视图；
图23A是示出用于部分栅驱动的组驱动开始信号、组驱动刷新信号和扫描信号的视图，其基于如图19A所示的使用单个组驱动开始参考信号和两个组控制信号产生3个组驱动开始信号的方案；
图23B是示出用于部分栅驱动的组驱动开始信号、组驱动刷新信号和扫描信号的视图，其基于如图19B所示的使用2个组驱动开始参考信号和两个组控制信号产生6个组驱动开始信号的方案；
图24A是示出3个组驱动开始信号(GDS#1，GDS#2，和GDS#3)的视图，所述3个组驱动开始信号是基于参考图19A所述的方案使用单个组驱动开始参考信号(GDS_REF)和2个组控制信号(C1和C2)产生的，从而用于对2个部分区域(PA#2和PA#3)进行部分驱动；和
图24B是示出6个组驱动开始信号(GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e)的视图，所述6个组驱动开始信号是基于参考图19B所述的方案使用2个组驱动开始参考信号(GDSo_REF和GDSe_REF)和2个组控制信号(C1和C2)产生的，从而对2个部分区域(PA#2和PA#3)进行部分驱动。
具体实施方式
下面将参考附图对本发明的示例性实施例进行说明。在下面的说明中，对于相同的元件，尽管在不同的附图中出现，也采用相同的附图标记来表示。此外，在下面对本发明实施例的描述中，当可能会使本发明的主题更不清楚时，将省略对在此包含的已知功能和结构的详细说明。
此外，当描述本发明的组成时，本文可能会采用术语如第一、第二、A、B、(a)、(b)等。这些术语仅仅用于将一个结构元件和另一个结构元件区分开来，但对应结构元件的属性、顺序、序列等并不受该术语的限制。应当注意的是，如果说明书描述的是一部件“连接”、“耦接”、“结合”到另一部件，尽管第一部件可以直接连接、耦接或结合到第二部件，但第三部件也可以连接、耦接或结合在第一和第二部件之间。同样，当描述的是某一元件形成在另一元件“上”或者“下”时，应当理解的是，所述的某一元件可以直接地、或者经 由静止的又一元件间接地形成在另一元件上方或者下方。
图1是示出根据示例性实施例的显示设备100的示意图。
参考图1，根据示例性实施例的显示设备100包括显示面板110、数据驱动单元120、栅驱动单元130、时序控制器140等。
在显示面板110中，形成m根数据线DL1-DLm和n根栅线GL1-GLn。由形成的m根数据线DL1-DLm和n根栅线GL1-GLn的交叉部限定多个像素P。
数据驱动单元120将数据电压提供至m根数据线DL1-DLm。
数据驱动单元120可包括多个数据驱动集成电路(即数据驱动器IC，可被称为源驱动集成电路)。多个数据驱动集成电路(IC)可以通过卷带自动焊接(TAB)的方式或者玻上芯片(COG)的方式连接至显示面板110的焊盘。可选择地，根据不同的环境，多个数据驱动IC也可通过板上栅极(GIP)的形式直接形成在显示面板110上，以及可以集成在显示面板110上。
栅驱动单元130用于将扫描信号顺序提供至n根栅线GL1-GLn，并且可包括多个栅驱动IC(即栅驱动器IC)。
根据驱动类型，栅驱动单元130可以如图1所示，仅仅设置在显示面板110的一侧，或者可以分成两部分，设置在显示面板110的两侧。
此外，根据驱动方式，栅驱动单元130可以按照单馈送方式将一个扫描信号输出至一根栅线，或者按照双馈送方式将两个扫描信号输出至一根栅线。
此外，栅驱动单元130中包含的多个栅驱动IC(即栅驱动器IC)可以按照TAB方式或者COG方式连接至显示面板110的焊盘。可选择地，根据不同的环境，多个数据驱动IC也可通过GIP的形式直接形成在显示面板110上，或者可以集成在显示面板110上。
但是，下文中，为了方便说明，假设多个栅驱动IC(即栅驱动器IC)为GIP型，并可以称作GIP(即面板中的栅驱动器IC)。
在这种情况下，如作为栅驱动单元130的实例图的图2所示，可将多个栅驱动ICGIP 1，GIP 2，…，和GIP n设置在显示面板110中的显示区即有源区(AA)的外部区域(即非有源区)。在图2中，栅驱动IC的数量为n，n等于栅线的数量(即，n)。但是，根据实现方式如栅驱动方式(例如双馈送方式)，栅驱动IC的数量(例如2n)可以不同于栅线的数量(即，n)。
时序控制器140控制数据驱动单元120和栅驱动单元130的驱动时序，并且输出用于控制驱动时序的各种控制信号。
根据示例性实施例的显示设备100可进一步包括系统接口150，用于将图像信号(即图像数据)、各种信号等输出至时序控制器140。
和常规的栅驱动方式类似，根据示例性实施例的显示设备100可扫描显示面板110的所有区域，以便显示一帧，即，显示设备100可将扫描信号按顺序提供至全部n根栅线GL1-GLn，以便显示一帧。但是，根据环境，显示设备100也可以与常规的栅驱动方式不同地执行部分栅驱动。
这里，部分栅驱动意指为了显示一帧，仅仅扫描显示面板110的部分区域。即，部分栅驱动意指为了显示一帧，仅仅将扫描信号顺序提供至n根栅线GL1-GLn之中的部分栅线。
在部分栅驱动中，顾名思义，当帧发生变化时，并且先前帧和当前帧之间的图像变化仅仅发生在部分区域中时，仅仅对发生图像变化的部分区域执行栅驱动，对没有发生图像变化的区域不执行栅驱动。
为这种部分栅驱动，提出了屏幕划分概念。
图3是示出根据示例性实施例的显示设备100的显示面板110中的有源区(AA)AA、以及有源区AA的部分区域(PA)PA的视图。
参考图3，关于用于部分栅驱动的屏幕划分，与显示面板110中的可显示图像的显示区对应的有源区(AA)被划分成两个或多个部分区域(PA)PA#1，PA#2，…，PA#N(这里，N≥2)。
在每个部分区域中，形成两根或者多根栅线。
为这种部分栅驱动，提出了一种被称作虚拟“栅驱动组(GDG：栅驱动器IC组)”的新概念，作为分别驱动各部分区域的栅驱动IC的组合(即，组)。参考图4对所述栅驱动组进行说明。
图4是示出用于对根据示例性实施例的显示设备100进行部分栅驱动的栅驱动IC的分组的视图。
参考图4，所述栅驱动组是两个或更多栅驱动IC的组合或组。
一个栅驱动组包括两个或更多栅驱动IC，并且与一个部分区域PA对应。
因此，包含在一个栅驱动组中的两个或更多栅驱动IC将扫描信号输出至对应的部分区域PA中形成的两根或更多根栅线GL。
参考图4，当n个栅驱动IC除以k，并且一个栅驱动组包括k个栅驱动IC时，n个栅驱动IC被划分成N个栅驱动组GDG#1，GDG#2，…，和GDG#N(这里，N<n且N×k＝n)。
参考图4，N个栅驱动组GDG#1，GDG#2，…，和GDG#N中的每一个栅驱动组包括k个栅驱动IC GIP#i-1，GIP#i-2，…和GIP#i-k(这里，1≤i≤N)。
例如，当1080个栅驱动IC除以270，且一个栅驱动组包括270个栅驱动IC时，1080个栅驱动IC被划分成四个栅驱动组GDG#1，GDG#2，GDG#3和GDG#4，且每一个栅驱动组包括270个栅驱动IC GIP#i-1，GIP#i-2，…，和GIP#i-270(这里，1≤i≤4)。
参考图4，N个栅驱动组GDG#1，GDG#2，…，和GDG#N分别与N个部分区域PA#1，PA#2，…，和PA#N对应。
此外，N个栅驱动组GDG#1，GDG#2，…，和GDG#N中的每一个栅驱动组中包含的k个栅驱动IC GIP#i-1，GIP#i-2，…，和GIP#i-k(这里，1≤i≤N)将扫描信号输出至显示面板110的对应部分区域中形成的栅线。
例如，栅驱动组GDG#1包括k个栅驱动IC GIP#i-1，GIP#i-2，…，和GIP#i-k，k个栅驱动IC GIP#i-1，GIP#i-2，…，和GIP#i-k将扫描信号按顺序输出至在与栅驱动组GDG#1对应的部分区域PA#1中形成的k根栅线GL#1-1，GL#1-2，…，和GL#1-k。
同时，为了进行部分栅驱动，每个栅驱动组中包含的栅驱动IC应当知道该栅驱动IC是否被操作(即，输出扫描信号)，以用于驱动此时的帧。
因而，应当将控制信号输入到N个栅驱动组GDG#1，GDG#2，…，和GDG#N之中的所要操作的栅驱动组。这里，该控制信号用于报告N个栅驱动组GDG#1，GDG#2，…，和GDG#N中的每一个栅驱动组的操作或非操作。即，该控制信号用于报告是否从N个栅驱动组GDG#1，GDG#2，…，和GDG#N中的每一个栅驱动组中包含的两个或更多栅驱动IC输出扫描信号。
图5是示出用于对根据示例性实施例的显示设备100进行部分栅驱动的控制信号线的视图。
参考图5，用于进行部分栅驱动的控制信号包括用于报告对应栅驱动组的操作开始的组驱动开始(GDS)信号GDS、和用于报告对应栅驱动组的操作结束 的组驱动刷新(GDR)信号GDR。
参考图5，在显示面板110中可形成用于将控制信号GDS和GDR输入至每个栅驱动组的控制信号线，从而对应的栅驱动组接收用于部分栅驱动的控制信号GDS和GDR。
参考图5，用于部分栅驱动的控制信号之中的组驱动开始信号GDS可以被输入到每个栅驱动组中包含的栅驱动IC之中的第一个栅驱动IC。此外，用于部分栅驱动的控制信号之中的组驱动刷新信号GDR可以被输入到每个栅驱动组中包含的栅驱动IC之中的最后一个栅驱动IC。
因此，如图5所示，每个栅驱动组中包含的栅驱动IC之中的第一个栅驱动IC连接至GDS信号线，其中组驱动开始信号GDS通过该GDS信号线传送。每个栅驱动组中包含的栅驱动IC之中的最后一个栅驱动IC连接至GDR信号线，其中组驱动刷新信号GDR通过该GDR信号线传送。
上述的栅驱动的时间控制以及区域控制可以由时序控制器140实现。即，可以由时序控制器140确定哪一个栅驱动组被操作(在一帧期间仅仅哪一个部分区域被驱动)，并且控制所要操作的栅驱动组的操作时序等等。
在根据示例性实施例的显示设备100中包含的时序控制器140执行控制，以便从在两个或更多栅驱动组(GDG)之中选出的用于驱动一帧的栅驱动组中包含的两个或更多栅驱动IC按顺序输出扫描信号，所述两个或更多栅驱动组(GDG)以分组方式包含了多个栅驱动IC。
时序控制器140可基于目前所要显示的当前帧和先前已显示的先前帧之间的图像数据的比较结果，从两个或更多栅驱动组中选出至少一个栅驱动组，所选出的至少一个栅驱动组包含多个栅驱动IC之中的用于输出驱动当前帧的扫描信号的两个或更多栅驱动IC，并且时序控制器140可进行控制，以便仅仅从所选出的栅驱动组中包含的所述两个或更多栅驱动IC输出扫描信号。
更具体地，时序控制器140可基于当前帧和先前帧之间的图像数据的比较结果，从两个或更多栅驱动组中选出至少一个栅驱动组，所选出的至少一个栅驱动组包含在多个栅驱动IC之中将扫描信号输出至图像改变的区域中形成的栅线的两个或更多栅驱动IC。
关于用于部分栅驱动的控制信号的输出，时序控制器140将组驱动开始信号GDS和组驱动刷新信号GDR提供至从两个或更多栅驱动组之中选出的每个 栅驱动组，并且该时序控制器还根据所选出的栅驱动组之中的升序驱动顺序，进一步将栅开始信号(VST)提供到至少一个高序栅驱动组(当所有栅驱动组被操作时，可以包括含有首先输出扫描信号的栅驱动IC的栅驱动组，并可进一步包括下一个栅驱动组)。这里，在常规的栅驱动中，栅开始信号(VST)是施加至第一个栅驱动IC的控制信号，以通知该帧的开始。此外，时序控制器140还可根据两个或更多栅驱动组中所选出的栅驱动组之中的降序驱动顺序，进一步将栅结束信号(VEND)提供到至少一个低序栅驱动组(当所有栅驱动组被操作时，可以包括含有最后输出扫描信号的栅驱动IC的栅驱动组，并可进一步包括前一个栅驱动组)。这里，在常规的栅驱动中，栅结束信号(VEND)是施加至最后一个栅驱动IC的控制信号，以通知该帧的结束。
根据上述内容，组驱动开始信号GDS和组驱动刷新信号GDR被施加至从所有栅驱动组中选出的所要操作的每个栅驱动组，而与用于报告一帧的驱动开始和结束的栅开始信号(VST)和栅结束信号(VEND)无关。
时序控制器140根据所有栅驱动组中选出的栅驱动组之中的升序驱动顺序，仅仅将组驱动开始信号GDS和栅开始信号VST之一提供到至少一个高序栅驱动组。此外，时序控制器140根据所选出的栅驱动组之中的降序驱动顺序，仅仅将组驱动刷新信号GDR和栅结束信号VEND之一提供到至少一个低序栅驱动组。此外，时序控制器140可以将组驱动开始信号GDS和组驱动刷新信号GDR提供至所选出的栅驱动组之中的、除了所述高序栅驱动组和低序栅驱动组之外的每一个中间栅驱动组。
根据上述内容，用于报告一帧的驱动开始和结束的栅开始信号(VST)和栅结束信号(VEND)被分别施加至第一个栅驱动组和最后一个栅驱动组。因此，为了进行部分栅驱动，当第一个栅驱动组被操作时，可以不将组驱动开始信号GDS输入到第一个栅驱动组，并且可以用栅开始信号(VST)取代组驱动刷新信号GDR。此外，为了进行部分栅驱动，当最后一个栅驱动组被操作时，可以不将组驱动刷新信号GDR输入到最后一个栅驱动组，并且可以用栅结束信号(VEND)取代组驱动刷新信号GDR。
同时，高序栅驱动组的至少一个最高栅驱动组以及低序栅驱动组的至少一个最低栅驱动组可进一步包括至少一个虚拟栅驱动IC。该虚拟栅驱动IC可接收栅开始信号(VST)和栅结束信号(VEND)。
下面参考图6对能够控制部分栅驱动的时序控制器140的内部结构进行描述。
图6是详细示出用于根据示例性实施例的显示设备100的部分栅驱动的时序控制器140的视图。
参考图6，时序控制器140包括第一帧缓冲器620、第二帧缓冲器630、控制单元610等。第一帧缓冲器620存储从系统接口150输入的当前帧的图像数据。当新的当前帧的图像数据RGB被输入到第一帧缓冲器620时，第二帧缓冲器630接收已经存储在第一帧缓冲器620中的先前帧的图像数据，并且存储先前帧的图像数据。控制单元610将存储到第二帧缓冲器630中的先前帧的图像数据与存储到第一帧缓冲器620中的当前帧的图像数据进行比较，在所有栅驱动组之中选出包括实际要操作的栅驱动IC的栅驱动组，并且根据选择结果，将用于部分栅驱动的控制信号GDS和GDR输出至所选择的栅驱动组中包含的栅驱动IC之中的第一个栅驱动IC和最后一个栅驱动IC。
通过将帧驱动时间均等地分配给两个或更多栅驱动组中的每一个，时序控制器140的控制单元610可控制时序，以便与分别被分配给所选择的栅驱动组的每个开始时间点相对应地，提供对应的组驱动开始信号GDS。
此时，所有帧中的每一帧的帧驱动时间是相同的，与所选择的栅驱动组的数量无关。将帧驱动时间分配给每个所选择的栅驱动组时的驱动时间，等于将帧驱动时间分配给每个非选择的栅驱动组时的中止时间。
另一种方式是，通过将帧驱动时间仅仅分配给所选择的栅驱动组，时序控制器140的控制单元610可控制时序，以便与被分配给每个所选择的栅驱动组的时间的每个开始时间点相对应地，提供对应的组驱动开始信号GDS。
此时，所选择的栅驱动组的数量越小，帧驱动时间越短。
图7-11是示出根据示例性实施例的显示设备100的部分栅驱动的实例图。
图7是示出当选择栅驱动组时，相互比较图像数据的先前帧和当前帧的概念图，用于以原型方式对部分栅驱动方法进行说明。
参考图7，在通过划分有源区AA而产生的四个部分区域PA#1，PA#2，PA#3和PA#4中，和先前帧相比，当前帧中的图像变化仅仅发生在两个部分区域PA#2和PA#3中。
通过比较图像数据，时序控制器140识别出在两个部分区域PA#2和PA #3中发生了图像变化，在两个部分区域PA#1和PA#4中没有发生图像变化。时序控制器140选择包含下述栅驱动IC的栅驱动组，所述栅驱动IC能够将扫描信号输出至发生了图像变化的部分区域PA#2和PA#3中形成的栅线。
这里，为了进行部分栅驱动，从所有栅驱动组之中选择实际要操作的栅驱动组，等同于从所有栅驱动IC之中选择实际输出扫描信号的栅驱动IC。
接下来，时序控制器140将组驱动开始信号GDS和组驱动刷新信号GDR输出至每个所选择的栅驱动组中包含的第一个栅驱动IC和最后一个栅驱动IC，所述组驱动开始信号GDS和组驱动刷新信号GDR是用于进行部分栅驱动的两种控制信号。
图8是概念性地示出由于操作所有栅驱动组中的一部分栅驱动组而仅仅对部分区域执行栅线驱动的视图。
参考图8，利用时序控制器140，仅仅从在全部栅驱动组GDG#1，GDG#2，GDG#3和GDG#4之中选出的栅驱动组GDG#2和GDG#3中包含的栅驱动IC按顺序输出扫描信号，并且不从其余栅驱动组GDG#1和GDG#4中包含的栅驱动IC输出扫描信号。
因此，仅仅在两个部分区域PA#2和PA#3中执行驱动，这两个部分区域PA#2和PA#3是在包括四个部分区域PA#1，PA#2，PA#3和PA#4的有源区AA之中的被检查为图像发生变化的部分区域。
在图9中，与图8类似，时序控制器140仅仅将组驱动开始信号GDS和组驱动刷新信号GDR输出至每个所选择的栅驱动组GDG#2和GDG#3，从而仅仅从在全部栅驱动组GDG#1，GDG#2，GDG#3和GDG#4之中选出的栅驱动组GDG#2和GDG#3中包含的栅驱动IC按顺序输出扫描信号。
图10和11是两种时序图，示出了当时序控制器140将组驱动开始信号GDS和组驱动刷新信号GDR输出至每个所选择的栅驱动组GDG#2和GDG#3时的时序。
参考图10，时序控制器140将帧驱动时间均等地分配给四个栅驱动组GDG#1，GDG#2，GDG#3和GDG#4中的每一个。因此，分配给四个栅驱动组GDG#1，GDG#2，GDG#3和GDG#4中每一个的时间是相同的，所有帧中的每一帧的帧驱动时间是相同的。
参考图10，当将先前的例子应用于图10时，为了进行部分栅驱动，栅驱 动组GDG#2和GDG#3被选择，因此，分配给栅驱动组GDG#2的时间是GDG#2驱动时间，分配给栅驱动组GDG#3的时间是GDG#3驱动时间，分配给栅驱动组GDG#1的时间是GDG#1中止时间(即中断时间)，分配给栅驱动组GDG#4的时间是GDG#4中止时间(即中断时间)。
参考图10，利用提供给栅驱动组GDG#2的栅驱动开始信号GDS#2，栅驱动组GDG#2中包含的两个或更多栅驱动IC GIP#2-1，GIP#2-2，…按顺序输出扫描信号。接下来，利用提供给栅驱动组GDG#2的栅驱动刷新信号GDR#2和提供给栅驱动组GDG#3的栅驱动刷新信号GDR#3，栅驱动组GDG#3中包含的两个或更多栅驱动IC GIP#3-1，GIP#3-2，…按顺序输出扫描信号。
根据图10所示的时序控制器140的时序控制方法，由于GDG#1中止时间和GDG#4中止时间，帧驱动时间可能被不必要的延长。
图11中示出的是时序控制器140的用于消除上述问题的时序控制方法的时序图。
参考图11，不同于图10所示的时序控制方法，时序控制器140不是将帧驱动时间均等地分配给全部栅驱动组GDG#1，GDG#2，GDG#3和GDG#4中的每一个，而是仅仅将帧驱动时间分配给从全部栅驱动组GDG#1，GDG#2，GDG#3和GDG#4之中选出的栅驱动组GDG#2和GDG#3。
时序控制器140可控制时序，以便与被分配给从全部栅驱动组GDG#1，GDG#2，GDG#3和GDG#4之中选出的每个栅驱动组GDG#2和GDG#3的时间的每个开始时间点相对应地，提供对应的组驱动开始信号GDS#2和GDS#3。
此时，选择的栅驱动组的数量越少，帧驱动时间可能越短。因此，图像发生变化的部分区域越大，并且屏幕变化得越少，驱动一帧所花的时间越短。因此，可减少不必要的时间浪费和因此产生的功耗。
时序控制器140可控制时序，以便与被分配给从全部栅驱动组GDG#1，GDG#2，GDG#3和GDG#4之中选出的每个栅驱动组GDG#2和GDG#3的时间的每个开始时间点相对应地，提供对应的组驱动开始信号GDS#2和GDS#3。
图12A和12B描述的是为了对根据示例性实施例的显示设备100进行部分栅驱动，栅驱动组GDG中的栅驱动IC GIP i-1，GIP i-2，…，和GIP i-k的 操作的实例图。
如图12B所示，(部分)栅驱动可以利用四个时钟信号CLK1，CLK2，CLK3和CLK4，以四阶段驱动方式执行。
参考图12A，第i个栅驱动组GDG#i中的第1级栅驱动IC GIP i-1通过组驱动开始信号线GDS接收组驱动开始信号GDS#1。因此，从第i个栅驱动组GDG#i中包含的k个栅驱动ICGIP#i-1，GIP#i-2，…，和GIP#i-k按顺序输出扫描信号Vgout。
参考图12A和12B，根据四阶段驱动模式，从第j级栅驱动IC输出的扫描信号Vgout被输入到第j+2级栅驱动IC，以作为驱动开始信号Vst，同时该扫描信号Vgout被输入到第j-2级栅驱动IC，以作为复位信号Vnext。
除了图12A和12B所示的四阶段驱动方式，还可以采用两阶段驱动法、六阶段驱动法、八阶段驱动法等中的一种来驱动栅线。
下面，对上述的根据示例性实施例的显示设备100的部分栅驱动进行示意性总结。
当不考虑栅驱动组的概念时，时序控制器140进行控制，以从为了驱动一帧而在多个栅驱动IC之中选出的两个或更多栅驱动IC输出扫描信号。
时序控制器140可通过在当前帧和先前帧之间比较图像数据，在多个栅驱动IC之中选出两个或更多栅驱动IC，以将扫描信号输出至图像发生改变的区域中形成的栅线。
上述的部分栅驱动方法包括在以分组方式包含了多个栅驱动IC的两个或更多栅驱动组之中选出用于驱动一帧的部分或全部栅驱动组的步骤(步骤1)，和进行控制以便从每个所选择的栅驱动组中包含的两个或更多栅驱动IC按顺序输出扫描信号的步骤(步骤2)。
此外，用于部分栅驱动的显示面板110包括在第一方向上形成的栅线GL1-GLn，在与第一方向相交的第二方向上形成的数据线DL1-DLm，以及设置用于将扫描信号提供至栅线GL1-GLn的多个栅驱动IC(即栅驱动器IC)。这里，仅仅所述多个栅驱动IC的一部分栅驱动IC可以输出用于驱动一帧的扫描信号。
已经对进行有效栅驱动的分区驱动方法和部分驱动方法进行了描述。下面，将示例性描述用于实现用于有效栅驱动的分区驱动的栅驱动分组结构和信 号线结构，以及基于这种结构的部分驱动方法。
根据本实施例的显示设备100包括：显示面板110，其中设有m根数据线DL1-DLm和n根栅线GL1-GLn；驱动m根数据线DL1-DLm的数据驱动单元120；栅驱动单元130，驱动n根栅线GL1-GLn，且包含n个栅驱动集成电路GIP#1-GIP#n；控制数据驱动单元120和栅驱动单元130的时序控制器140，等等。
n个栅驱动集成电路GIP#1-GIP#n是基于M(大于或等于2的自然数)个实体而分离开的，并且被分成N(大于或等于2的自然数)个栅驱动组GDG#1-GDG#N(n＝N×M，n表示栅线的数量，N表示栅驱动组的数量，M表示单个栅驱动组中的栅驱动集成电路的数量)。
N个栅驱动组GDG#1-GDG#N对应于显示面板110的的N个部分区域PA#1-PA#N。
N个栅驱动组GDG#1-GDG#N基于组驱动开始信号和组驱动刷新信号而分开操作(执行栅驱动操作，如输出扫描信号等)。
如上所述，通过显示面板110的分区操作，可以减少驱动整个显示面板110的时间，并可提高驱动效率。根据情况，通过驱动显示面板110的一部分，可极大地提高驱动效率，并可显著减少驱动时间。
下文中，假设与栅线数量和栅驱动集成电路数量对应的n为12，与部分区域数量以及栅驱动组数量对应的N为3，与单个栅驱动组GDG中包含的栅驱动集成电路对应的M为4。
图13A和13B是示出根据示例性实施例的栅驱动集成电路的布置的实例图。
参考图13A，驱动12根栅线GL1，...，和GL12的12个栅驱动集成电路GIP#1，...，和GIP#12可全部设置在显示面板110的一侧。
不同于图13A的布置，参考图13B，栅驱动单元130可被划分成设置在一侧并且驱动奇数栅线GL1，GL3，...，和GL11的栅驱动单元130o，以及设置在另一侧并且驱动偶数栅线GL2，GL4，...，和GL12的栅驱动单元130e。
参考图13B，12个栅驱动集成电路GIP#1，...，和GIP#12中的奇数栅驱动集成电路GIP#1，GIP#3，...，和GIP#11驱动12根栅线GL1，...，和GL12中的奇数栅线GL1，GL3，...，和GL11，并且设置在显示面板110的一 侧。
参考图13B，偶数栅驱动集成电路GIP#2，GIP#4，...，和GIP#12驱动12根栅线GL1，...，和GL12中的偶数栅线GL2，GL4，...，和GL12，并且设置在显示面板110的另一侧。
本发明以举例方式示出了栅线数量等于栅驱动集成电路的数量，但根据情况，栅线数量也可以大于栅驱动集成电路的数量。
下文中，对于图13A中栅驱动单元130在一侧的布置，和图13B中栅驱动单元130在两侧的布置，将示例性描述能够实现用于有效栅驱动的分区驱动的栅驱动分组结构和信号线结构，以及基于该结构的部分驱动方法。
图14是根据本实施例的被划分成三部分的显示面板110的实例图，用于图示实现分区驱动的栅驱动分组结构和信号线结构，以及基于该结构的部分驱动方法。
参考图14，显示面板110上显示图像的有源区(AA)被划分成三个部分区域PA#1，PA#2和PA#3。
图15A是在图13A的12个栅驱动集成电路GIP#1，...，和GIP#12的布置下(在一侧的布置)，用于分区驱动的三个栅驱动组GDG#1，GDG#2和GDG#3的实例图。
参考图15A，12个栅驱动集成电路GIP#1，GIP#2，...，和GIP#12被分成三个栅驱动组GDG#1，GDG#2，和GDG#3，每组包括四个电路。
因此，GDG#1是驱动PA#1的栅驱动组，包括GIP#1，GIP#2，GIP#3，和GIP#4。GDG#2是驱动PA#2的栅驱动组，包括GIP#5，GIP#6，GIP#7，和GIP#8。GDG#3是驱动PA#3的栅驱动组，包括GIP#9，GIP#10，GIP#11，和GIP#12。
参考图15A，为了便于说明，在“GIP”后给出的GIP标识的形式从"#数字"改为"#数字(GDG标识)-数字(GDG中的GIP标识)。
即，GDG#1包括的GIP#1，GIP#2，GIP#3，和GIP#4将被规定为GIP#1-1，GIP#1-2，GIP#1-3，和GIP#1-4，GDG#2包括的GIP#5，GIP#6，GIP#7和GIP#8将被规定为GIP#2-1，GIP#2-2，GIP#2-3，和GIP#2-4，GDG#3包括的GIP#9，GIP#10，GIP#11和GIP#12将被规定为GIP#3-1，GIP#3-2，GIP#3-3和GIP#3-4。
图15B是在图13B的12个栅驱动集成电路GIP#1，...，和GIP#12的布置下(在两侧的布置)，用于分区驱动的三个栅驱动组GDG#1，GDG#2和GDG#3的实例图。
参考图15B，三个栅驱动组GDG#1，GDG#2和GDG#3中的每一个栅驱动组包括含有奇数栅驱动集成电路的奇数栅驱动组，以及含有偶数栅驱动集成电路的偶数栅驱动组。
更特别地，GDG#1包括奇数栅驱动组GDG#1o，其包含驱动PA#1中的奇数栅线GL 1-1和GL 1-3的奇数栅驱动集成电路GIP#1-1和GIP#1-3；还包括偶数栅驱动组GDG#1e，其包含驱动PA#1中的偶数栅线GL 1-2和GL 1-4的偶数栅驱动集成电路GIP#1-2和GIP#1-4。
GDG#2包括奇数栅驱动组GDG#2o，其包含驱动PA#2中的奇数栅线GL 2-1和GL 2-3的奇数栅驱动集成电路GIP#2-1和GIP#2-3；还包括偶数栅驱动组GDG#2e，其包含驱动PA#2中的偶数栅线GL 2-2和GL 2-4的偶数栅驱动集成电路GIP#2-2和GIP#2-4。
GDG#3包括奇数栅驱动组GDG#3o，其包含驱动PA#3中的奇数栅线GL 3-1和GL 3-3的奇数栅驱动集成电路GIP#3-1和GIP#3-3；还包括偶数栅驱动组GDG#3e，其包含驱动PA#3中的偶数栅线GL 3-2和GL 3-4的偶数栅驱动集成电路GIP#3-2和GIP#3-4。
图16A是在图15A的栅驱动分组结构下，用于分区驱动的信号线结构的实例图。
参考图16A，为了给三个栅驱动组GDG#1，GDG#2和GDG#3中的每一个提供对应的组驱动开始信号GDS#1，GDS#2和GDS#3，与三个栅驱动组GDG#1，GDG#2和GDG#3相对应地设置三根组驱动开始信号线GDSL#1，GDSL#2和GDSL#3。
参考图16A，即，通过GDSL#1将GDS#1提供给GDG#1(例如，包含在GDG#1中的GIP#1-1)，通过GDSL#2将GDS#2提供给GDG#2(例如，包含在GDG#2中的GIP#2-1)，通过GDSL#3将GDS#3提供给GDG#3(例如，包含在GDG#3中的GIP#3-1)。
参考图16A，为了提供与三个栅驱动组GDG#1，GDG#2和GDG#3对应的单个组驱动刷新信号(GDR)，可设置单根组驱动刷新信号线(GDRL)。
和图16A不同，为了提供与三个栅驱动组GDG#1，GDG#2和GDG#3分别对应的3个组驱动刷新信号，可设置3根组驱动刷新信号线。
当采用上述信号线结构时，可以精确和独立地控制三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的驱动开始和结束。
图16B是在图15B的栅驱动分组结构下，用于分区驱动的信号线结构的实例图。
参考图16B，三个栅驱动组GDG#1，GDG#2和GDG#3中的每一个栅驱动组包括含有奇数栅驱动集成电路的奇数栅驱动组，以及含有偶数栅驱动集成电路的偶数栅驱动组。
参考图16B，GDG#1包括奇数栅驱动组GDG#1o，其包含GIP#1-1和GIP#1-3；还包括偶数栅驱动组GDG#1e，其包含GIP#1-2和GIP#1-4。GDG#2包括奇数栅驱动组GDG#2o，其包含GIP#2-1和GIP#2-3；还包括偶数栅驱动组GDG#2e，其包含GIP#2-2和GIP#2-4。GDG#3包括奇数栅驱动组GDG#3o，其包含GIP#3-1和GIP#3-3；还包括偶数栅驱动组GDG#3e，其包含GIP#3-2和GIP#3-4。
参考图16B，为了分别提供与奇数栅驱动组GDG#1o，GDG#2o和GDG#3o对应的组驱动开始信号GDS#1o，GDS#2o和GDS#3o，以及与偶数栅驱动组GDG#1e，GDG#2e和GDG#3e对应的组驱动开始信号，对于三个栅驱动组GDG#1，GDG#2和GDG#3，可以设置2×3根组驱动开始信号线GDSL#1o，GDSL#2o，GDSL#3o，GDSL#1e，GDSL#2e和GDSL#3e。
即，通过GDSL#1o将GDS#1o提供给GDG#1的GDG#1o，通过GDSL#1e将GDS#1e提供给GDG#1的GDG#1e。通过GDSL#2o将GDS#2o提供给GDG#2的GDG#2o，通过GDSL#2e将GDS#2e提供给GDG#2的GDG#2e。通过GDSL#3o将GDS#3o提供给GDG#3的GDG#3o，通过GDSL#3e将GDS#3e提供给GDG#3的GDG#3e。
参考图16B，为了分别提供与奇数栅驱动组GDG#1o，GDG#2o和GDG#3o对应的组驱动刷新信号(GDRo)，以及与偶数栅驱动组GDG#1e，GDG#2e和GDG#3e对应的组驱动刷新信号(GDRe)，对于三个栅驱动组GDG#1，GDG#2和GDG#3，可以设置2根组驱动刷新信号线GDRLo和GDRLe。
与图16B不同，为了分别提供与奇数栅驱动组GDG#1o，GDG#2o和GDG #3o分别对应的组驱动刷新信号(GDRo)，以及与偶数栅驱动组GDG#1e，GDG#2e和GDG#3e分别对应的组驱动刷新信号(GDRe)，对于三个栅驱动组GDG#1，GDG#2和GDG#3，可以设置2×3根组驱动刷新信号线GDRLo和GDRLe。
当采用上述信号线结构时，根据奇/偶栅驱动方案，可以精确和独立地控制三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的驱动开始和结束。
图17A是在图16A的信号线结构下，分别提供给三个栅驱动组GDG#1，GDG#2和GDG#3的三个组驱动开始信号GDS#1，GDS#2和GDS#3，以及组驱动刷新信号GDR的时序图。
参考图17A，为了报告三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的栅驱动开始，可将三个组驱动开始信号GDS#1，GDS#2和GDS#3分别提供给三个栅驱动组GDG#1，GDG#2和GDG#3。
即，GDS#1是报告GDG#1的栅驱动开始的控制信号，被提供给GDG#1的GIP#1-1。GDS#2是报告GDG#2的栅驱动开始的控制信号，被提供给GDG#2的GIP#2-1。GDS#3是报告GDG#3的栅驱动开始的控制信号，被提供给GDG#3的GIP#3-1。
参考图17A，组驱动刷新信号GDR是报告三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的栅驱动结束的控制信号，在三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的栅驱动结束时刻改变信号电平(低->高或高->低)。
在图17A的例子中，在GDG#1的栅驱动结束时刻之前，组驱动刷新信号GDR保持在低电平(LOW)，并且在所述结束时刻被改变为高电平(HIGH)，然后降到低电平，并且在GDG#2的栅驱动结束时刻之前保持，在所述结束时刻又变为高电平(HIGH)，然后降到低电平(LOW)，并且在GDG#3的栅驱动结束时刻之前保持，在所述结束时刻又变为高电平(HIGH)，然后降到低电平(LOW)并且被保持。
尽管在图17A的例子中，组驱动刷新信号GDR具有在三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的栅驱动结束时刻上升的信号波形，但是GDR也可以具有在三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的栅驱动结束时刻下降的信号波形。
参考图17A，与第i个栅驱动组(例如GDG#2)对应的组驱动开始信号(例如GDS#2)的下降时刻(例如FT_G2_S)，可以对应于与第i-1个栅驱 动组(例如GDG#1)对应的组驱动刷新信号GDR的上升时刻(例如RT_G1_E)。
与图17A不同，与第i个栅驱动组(例如GDG#2)对应的组驱动开始信号(例如GDS#2)的上升时刻，可以对应于与第i-1个栅驱动组(例如GDG#1)对应的组驱动刷新信号GDR的下降时刻。
参考图17A，GDG#1的驱动时间是从GDS#1的下降时刻(或者上升时刻)到与GDG#1对应的GDR的上升时刻(或者下降时刻)的时间。GDG#2的驱动时间是从GDS#2的下降时刻(或者上升时刻)到与GDG#2对应的GDR的上升时刻(或者下降时刻)的时间。GDG#3的驱动时间是从GDS#3的下降时刻(或者上升时刻)到与GDG#3对应的GDR的上升时刻(或者下降时刻)的时间。
图17B是在图16B的信号线结构下，分别提供给3个栅驱动组GDG#1，GDG#2，和GDG#3的6个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o和GDS#3e，以及两个组驱动刷新信号GDRo和GDRe的时序图。
参考图17B，为了报告3个栅驱动组GDG#1，GDG#2，和GDG#3中每一个包括的奇数栅驱动组和偶数栅驱动组每一个的栅驱动开始，6个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o和GDS#3e分别被提供给3个栅驱动组GDG#1，GDG#2，和GDG#3中包括的奇数栅驱动组和偶数栅驱动组。
即，GDS#1o是报告GDG#1中包括的GDG#1o的栅驱动开始的控制信号，被提供给GDG#1o的GIP#1-1。GDS#1e是报告GDG#1中包括的GDG#1e的栅驱动开始的控制信号，被提供给GDG#1e的GIP#1-2。
即，GDS#2o是报告GDG#2中包括的GDG#2o的栅驱动开始的控制信号，被提供给GDG#2o的GIP#2-1。GDS#2e是报告GDG#2中包括的GDG#2e的栅驱动开始的控制信号，被提供给GDG#2e的GIP#2-2。
即，GDS#3o是报告GDG#3中包括的GDG#3o的栅驱动开始的控制信号，被提供给GDG#3o的GIP#3-1。GDS#3e是报告GDG#3中包括的GDG#3e的栅驱动开始的控制信号，被提供给GDG#3e的GIP#3-2。
参考图17B，两个组驱动刷新信号GDRo和GDRe是报告3个栅驱动组 GDG#1，GDG#2，和GDG#3中包括的奇数栅驱动组和偶数栅驱动组每一个的栅驱动结束的控制信号，并且信号电平在3个栅驱动组GDG#1，GDG#2，和GDG#3中包括的奇数栅驱动组和偶数栅驱动组每一个的栅驱动结束的时刻被改变(低->高或高->低)。
在图17B的例子中，在两个组驱动刷新信号GDRo和GDRe之中，GDRo是用于报告3个栅驱动组GDG#1，GDG#2，和GDG#3中分别包括的奇数栅驱动组GDG#1o，GDG#2o和GDG#3o中每一个的栅驱动结束，GDRo在GDG#1o的栅驱动结束时刻之前被保持在低电平(LOW)，在所述结束时刻被改变为高电平(HIGH)，然后下降为低电平并且在GDG#2o的栅驱动结束时刻之前被保持，在所述结束时刻重新变为高电平(HIGH)，然后下降为低电平并且在GDG#3o的栅驱动结束时刻之前被保持，在所述结束时刻重新变为高电平(HIGH)，然后下降为低电平(LOW)并且被保持。
此外，在两个组驱动刷新信号GDRo和GDRe之中，GDRe是用于报告3个栅驱动组GDG#1，GDG#2，和GDG#3中分别包括的偶数栅驱动组GDG#1e，GDG#2e和GDG#3e中每一个的栅驱动结束，GDRe在GDG#1e的栅驱动结束时刻之前被保持在低电平(LOW)，在所述结束时刻被改变为高电平(HIGH)，然后下降为低电平并且在GDG#2e的栅驱动结束时刻之前被保持，在所述结束时刻重新变为高电平(HIGH)，然后下降为低电平并且在GDG#3e的栅驱动结束时刻之前被保持，在所述结束时刻重新变为高电平(HIGH)，然后下降为低电平(LOW)并且被保持。
尽管在图17B的例子中，组驱动刷新信号GDRo和GDRe具有在三个栅驱动组GDG#1，GDG#2和GDG#3中分别包括的奇数驱动组和偶数驱动组中每一个的栅驱动结束时刻上升的信号波形，但是组驱动刷新信号GDRo和GDRe也可以具有在三个栅驱动组GDG#1，GDG#2和GDG#3中分别包括的奇数驱动组和偶数驱动组中每一个的栅驱动结束时刻下降的信号波形。
参考图17B，与第i个栅驱动组(例如GDG#2)的奇数栅驱动组(例如GDG#2o)对应的组驱动开始信号(例如GDS#2o)的上升时刻(例如RT_G2O_S)，可以对应于与第i-1个栅驱动组(例如GDG#1)的偶数栅驱动组(例如GDG#1e)对应的组刷新开始信号GDR的下降时刻(例如FT_G1E_E)。
与上述例子不同，与第i个栅驱动组(例如GDG#2)的奇数栅驱动组(例如 GDG#2o)对应的组驱动开始信号(例如GDS#2o)的下降时刻，可以对应于与第i-1个栅驱动组(例如GDG#1)的偶数栅驱动组(例如GDG#1e)对应的组刷新开始信号GDR的上升时刻。
参考图17B，GDG#1的驱动时间是从GDS#1o的下降时刻(或上升时刻)到对应于GDG#1e的GDR的上升时刻(或下降时刻)的时间。GDG#2的驱动时间是从GDS#2o的下降时刻(或上升时刻)到对应于GDG#2e的GDR的上升时刻(或下降时刻)的时间。GDG#3的驱动时间是从GDS#3o的下降时刻(或上升时刻)到对应于GDG#3e的GDR的上升时刻(或下降时刻)的时间。
如图17B所示，当与第i个栅驱动组(例如GDG#2)的奇数栅驱动组(例如GDG#2o)对应的组驱动开始信号(例如GDS#2o)的上升时刻(例如RT_G2O_S)和与第i-1个栅驱动组(例如GDG#1)的偶数栅驱动组(例如GDG#1e)对应的组刷新开始信号GDR的下降时刻(例如FT_G1E_E)相对应时，如上所述，在3个栅驱动组GDG#1，GDG#2，和GDG#3的驱动时间之中可存在中止时间。
通过调节信号波形，使得第i个栅驱动组(例如GDG#2)中包含的奇数栅驱动组(例如GDG#2o)所对应的组驱动开始信号(例如GDS#2o)的下降时刻能够和第i-1个栅驱动组(例如GDG#1)中包含的偶数栅驱动组(例如GDG#1e)所对应的组刷新开始信号GDR的上升时刻相对应，可以消除所述中止时间。
为了在如图17A所示的在一侧布置的情况中提供用于分区栅驱动的组驱动开始信号GDS#1，GDS#2和GDS#3，需要和栅驱动组的数量N一样多的组驱动开始信号线GDSL#1，GDSL#2，和GDSL#3，如图16A所示。
此外，为了在如图17B所示的在两侧布置的情况中提供用于分区栅驱动的组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o和GDS#3e，需要的组驱动开始信号线GDSL#1o，GDSL#1e，GDSL#2o，GDSL#2e，GDSL#3o和GDSL#3e的数量是栅驱动组的数量N的两倍，如图16B所示。
下文中，为了减少组驱动开始信号线的数量，对产生组驱动开始信号的新的信号线结构和方法进行说明。
图18A是在图13A中将栅驱动集成电路布置在一侧的情况下，用于分区驱动的信号线结构的实例图。图19A是在图18A的信号线结构下，用于分区驱动的组驱动开始信号和组驱动刷新信号的时序图。
参考图18A，为了提供与三个栅驱动组GDG#1，GDG#2和GDG#3对应的三个组驱动开始信号GDS#1，GDS#2和GDS#3，设置单根组驱动开始信号线GDSL和L根组控制信号线CL#1，CL#2，...和CL#L(L是大于或等于2的自然数，并且在图18A中L＝2)，并设置N个逻辑电路，N等于栅驱动组的数量(例如N＝3)(当N＝3时，设置LC#1，LC#2，和LC#3)。
N个逻辑电路(当N＝3时，LC#1，LC#2，和LC#3)中的每一个接收单个组驱动开始参考信号GDS_REF和L个组控制信号(L＝2时，C1和C2)，并输出待提供给对应栅驱动组的组驱动开始信号。
例如，LC#1接收GDS_REF，使用两个组驱动控制信号C1和C2，并输出GDS#1。LC#2接收GDS_REF，使用两个组驱动控制信号C1和C2，并输出GDS#2。LC#3接收GDS_REF，使用两个组驱动控制信号C1和C2，并输出GDS#3。
此外，参考图18A，为了将组驱动刷新信号GDR提供至三个栅驱动组GDG#1，GDG#2和GDG#3，可以设置单根组驱动刷新信号线GDRL或者N根(例如N＝3)组驱动刷新信号线。
当采用图18A的信号线结构时，和图16A的信号线结构相比，可以减少用于提供与三个栅驱动组GDG#1，GDG#2和GDG#3对应的三个组驱动开始信号GDS#1，GDS#2和GDS#3所需的组驱动开始信号线的数量。
当然，进一步增加了L根组控制信号线。但是，随着栅驱动组的数量N变大，与组控制信号线的增加量相比，组驱动开始信号线的减小量的影响更大。因此，当采用图18A的信号线结构时，可显著减少信号线的总数量。
相应地，可减少显示面板110上的显示图像的AA的边缘区域的宽度(尺寸)，从而可减小边框。
参考图18A，与组控制信号或者组控制信号线的数量对应的L可以为满足2L≥N(栅驱动组的数量)的自然数中的最低值。
例如，如图18A所示，当栅驱动组的数量N为3时，L为2。当栅驱动组的数量N为4时，L为2。当栅驱动组的数量N为8时，L为3。当栅驱动组的数量N为9时，L为4。当栅驱动组的数量N为32时，L为5。
如上所述，与组控制信号的数量或者组控制信号线的数量对应的L为小于栅驱动组的数量N的值。此外，随着栅驱动组的数量N变大，N和L之间的 差异也随之变大。
因此，当采用图18A的信号线结构时，和图16A的信号线结构相比，进一步增加了L根组控制信号线。但是，组驱动开始信号线的数量从N减少到1+L，减少了N-1-L，因此减少信号线总数量的收益很大。随着栅驱动组的数量N变大，减少信号线总数量的收益也随之提高。
如上所述，通过采用数量(L)与栅驱动组的数量N相比更少的组控制信号和组控制信号线，可以减少信号线的总数量。
下文中，与部分区域的数量或者栅驱动组数量对应的N为3，因此以L为2的情形为例。即，假设采用三个逻辑电路LC#1，LC#2和LC#3以及两个组控制信号C1和C2，并且设置两根组控制信号线CL#1和CL#2，从而提供与三个栅驱动组GDG#1，GDG#2和GDG#3对应的三个组驱动开始信号GDS#1，GDS#2和GDS#3。
参考图18A和图19A，两个逻辑电路LC#1、LC#2中的每一个接收单个组驱动开始参考信号GDS_REF和两个组控制信号C1和C2，并输出与三个栅驱动组GDG#1，GDG#2和GDG#3中的对应栅驱动组相对应的组驱动开始信号。
参考图18A和图19A，LC#1接收GDS_REF、C1和C2，并将GDS#1输出至GDG#1。LC#2接收GDS_REF、C1和C2，并将GDS#2输出至GDG#2。LC#3接收GDS_REF、C1和C2，并将GDS#3输出至GDG#3。
如上所述，通过等同地使用单个组驱动开始参考信号GDS_REF和两个组控制信号C1和C2，可产生待提供给三个栅驱动组GDG#1，GDG#2和GDG#3的三个组驱动开始信号GDS#1，GDS#2和GDS#3。
参考图18A，3个逻辑电路LC#1，LC#2和LC#3中的每一个包括单个与门(AG)，以及0到L个非门(NG)。
参考图18A，LC#1包括单个与门AG#1，以及连接到AG#1的两个驱动控制信号输入端C1_input端和C2_input端的2个非门NG_C1、NG_C2。LC#2包括单个与门AG#2，以及连接到AG#2的两个驱动控制信号输入端C1_input端和C2_input端中的C2_input端的单个非门NG_C2。LC#3包括单个与门AG#3，以及连接到AG#3的两个驱动控制信号输入端C1_input端和C2_input端中的C1_input端的单个非门NG_C1。
可以参考图18C很容易地理解与门的各输入端之中的应当与非门连接的输入端的位置和数量。
图18C是示出当采用8个栅驱动组和3个组控制信号(组控制信号线的数量)时的逻辑电路结构的实例图，。
在图18C中，例如，当C1、C2和C3分别为1、1和1时，示出的是最终输入到与门的C1'、C2'和C3'。
参考图18C，当C1(＝1)通过非门时，C1'可为0。当C1(＝1)不通过非门时，C1'可为1。当C2(＝1)通过非门时，C2'可为0。当C2(＝1)不通过非门时，C2'可为1。当C3(＝1)通过非门时，C3'可为0。当C3(＝1)不通过非门时，C3'可为1。
参考图18C，基于上述方式，最终输入到8个与门AG#1，...和AG#8中每一个与门中的组控制信号C1'、C2'和C3'可为000，001，010，011，100，101，110和111。当它们用十进制表示时，为0，1，2，3，4，5，6和7，因此，8个栅驱动组或者8个组驱动开始信号被区分开来。
参考图18A和19A，3个逻辑电路LC#1，LC#2和LC#3中每一个包括的与门AG#1，AG#2和AG#3接收单个组驱动开始参考信号GDS_REF，通过0到L个非门接收两个组控制信号C1和C2，并输出与对应栅驱动组相对应的组驱动开始信号。
换言之，3个与门AG#1，AG#2和AG#3中每一个接收单个组驱动开始参考信号GDS_REF，直接或者通过两个非门NG_C1和NG_C2接收两个组控制信号C1和C2，或者通过两个非门NG_C1和NG_C2接收两个组控制信号(C1或C2)中的一部分、并直接接收其余的组控制信号(C1或C2)，并输出与对应栅驱动组相对应的组驱动开始信号。
例如，参考图18A和19A，AG#1接收GDS_REF，接收对应于通过NG_C1的C1的C1’和对应于通过NG_C2的C2的C2’，并输出GDS#1。AG#2接收GDS_REF，直接接收C1作为C1’，接收对应于通过NG_C2的C2的C2’，并输出GDS#2。AG#3接收GDS_REF，接收对应于通过NG_C1的C1的C1’，直接接收C2作为C2’，并输出GDS#3。
以这种方式输出的GDS#1、GDS#2和GDS#3可以与图17A中的GDS#1、GDS#2和GDS#3相同。
通过上述的逻辑电路结构，尽管使用了相同的三个信号，即通过单个组驱动开始信号线GDSL提供的单个组驱动开始参考信号GDS_REF，和两个组控制信号C1和C2，但可以产生提供给三个栅驱动组GDG#1，GDG#2和GDG#3的三个不同的组驱动开始信号GDS#1，GDS#2和GDS#3。
参考图18A，3个逻辑电路LC#1，LC#2和LC#3中的每一个逻辑电路，可以被包含在三个栅驱动组GDG#1，GDG#2和GDG#3之中的对应栅驱动组中所包含的M个栅驱动集成电路之一中。
参考图18A，LC#1可以被包含在GDG#1的GIP#1-1中。LC#2可以被包含在GDG#2的GIP#2-1中。LC#3可以被包含在GDG#3的GIP#3-1中。
如上所述，所述逻辑电路结构无需设置在显示面板110中，因此可减少显示面板110的非AA的宽度。
图18B是在图13B中将栅驱动集成电路布置在两侧的情况下，用于分区驱动的信号线结构的实例图。图19B是在图18B的信号线结构下，用于分区驱动的组驱动开始信号和组驱动刷新信号的时序图。
参考图18B和图19B，三个栅驱动组GDG#1，GDG#2和GDG#3中每一个包括含有奇数栅驱动集成电路的奇数栅驱动组和含有偶数栅驱动集成电路的偶数栅驱动组。
参考图18B和图19B，GDG#1包括含有GIP#1-1和GIP#1-3的奇数栅驱动组GDG#1o和含有GIP#1-2和GIP#1-4的偶数栅驱动组GDG#1e。GDG#2包括含有GIP#2-1和GIP#2-3的奇数栅驱动组GDG#2o和含有GIP#2-2和GIP#2-4的偶数栅驱动组GDG#2e。GDG#3包括含有GIP#3-1和GIP#3-3的奇数栅驱动组GDG#3o和含有GIP#3-2和GIP#3-4的偶数栅驱动组GDG#3e。
参考图18B和图19B，对于三个栅驱动组GDG#1，GDG#2，GDG#3，为了分别将组驱动开始信号GDS#1o，GDS#2o，和GDS#3o提供给奇数栅驱动组GDG#1o，GDG#2o，和GDG#3o，并且为了分别将组驱动开始信号GDS#1e，GDS#2e，和GDS#3e提供给偶数栅驱动组GDG#1e，GDG#2e，和GDG#3e，可设置两根组驱动开始信号线GDSLo、GDSLe以及L根组控制信号线CL#1，CL#2，...，和CL#L(L是大于或等于2的自然数，在图18B中，L＝2)，并且可设置2×3个逻辑电路LC#1o，LC#1e，LC#2o，LC#2e，LC#3o和 LC#3e。
参考图18B，为了将对应的组驱动刷新信号GDRo提供至奇数栅驱动组GDG#1o、GDG#2o、GDG#3o，并且为了将对应的组驱动刷新信号GDRe提供至偶数栅驱动组GDG#1e、GDG#2e、GDG#3e，可为三个栅驱动组GDG#1，GDG#2和GDG#3中的每一个设置两根组驱动刷新信号线GDRLo和GDRLe，或者2N根组驱动刷新信号线。
当采用图18B的信号线结构时，和图16B的信号线结构相比，用于提供与三个奇数栅驱动组GDG#1o、GDG#2o、GDG#3o和三个偶数栅驱动组GDG#1e、GDG#2e、GDG#3e对应的全部6个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e所需的组驱动开始信号线的数量可以从6减少到2。
当然，进一步增加了L(例如，L＝2)根组控制信号线CL#1和CL#2。但是，随着栅驱动组的数量N变大，与组控制信号线的增加量相比，组驱动开始信号线的减小量的影响更大，因此，通过采用图18B的信号线结构，可显著减少信号线的总数量。
相应地，可减少显示面板110上的显示图像的AA的边缘区域的宽度(尺寸)，从而可减小边框。
参考图18B，与组控制信号或者组控制信号线的数量对应的L可以为满足2L≥N(栅驱动组的数量)的自然数中的最低值。
例如，如图18B所示，当栅驱动组的数量N为3时，L为2。当栅驱动组的数量N为4时，L为2。当栅驱动组的数量N为8时，L为3。当栅驱动组的数量N为9时，L为4。当栅驱动组的数量N为32时，L为5。
如上所述，与组控制信号的数量或者组控制信号线的数量对应的L为小于栅驱动组的数量N的值。此外，随着栅驱动组的数量N变大，N和L之间的差异也随之变大。
因此，当采用图18B的信号线结构时，和图16B的信号线结构相比，进一步增加了L根组控制信号线。但是，组驱动开始信号线的数量从2N减少到2+L，减少了2N-2-L，从而减少信号线总数量的收益很大。随着栅驱动组的数量N变大，减少信号线总数量的收益也随之变大。
如上所述，通过使用数量与栅驱动组的数量N相比更少的组控制信号和 组控制信号线，可以减少信号线的总数量。
下文中，与部分区域的数量或者栅驱动组的数量对应的N为3，因此以L为2的情形为例。即，假设采用六个逻辑电路LC#1o，LC#1e，LC#2o，LC#2e，LC#3o，和LC#3e以及两个组控制信号C1和C2，并且设置两根组控制信号线CL#1和CL#2，从而将六个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o和GDS#3e提供至三个栅驱动组GDG#1，GDG#2和GDG#3中包含的三个奇数栅驱动组GDG#1o、GDG#2o、GDG#3o和三个偶数栅驱动组GDG#1e、GDG#2e、GDG#3e。
参考图18B和图19B，2×N(例如N＝3)个逻辑电路LC#1o，LC#1e，LC#2o，LC#2e，LC#3o和LC#3e中的每一个接收两个参考信号GDSo_REF、GDSe_REF之中的对应组驱动开始参考信号，以及两个组控制信号C1和C2，并输出与三个栅驱动组GDG#1，GDG#2和GDG#3之中的对应栅驱动组中包含的奇数栅驱动组和偶数栅驱动组相对应的组驱动开始信号。
例如，LC#1o接收GDSo_REF、C1和C2，并将GDS#1o输出至GDG#1的GDG#1o。LC#1e接收GDSe_REF、C1和C2，并将GDS#1e输出至GDG#1的GDG#1e。LC#2o接收GDSo_REF、C1和C2，并将GDS#2o输出至GDG#2的GDG#2o。LC#2e接收GDSe_REF、C1和C2，并将GDS#2e输出至GDG#2的GDG#2e。LC#3o接收GDSo_REF、C1和C2，并将GDS#3o输出至GDG#3的GDG#3o。LC#3e接收GDSe_REF、C1和C2，并将GDS#3e输出至GDG#3的GDG#3e。
如上所述，通过等同地使用两个组驱动开始参考信号GDSo_REF和GDSe_REF，以及两个组控制信号C1和C2，可产生待提供给三个栅驱动组GDG#1，GDG#2和GDG#3中包含的三个奇数栅驱动组GDG#1o、GDG#2o、GDG#3o和三个偶数栅驱动组GDG#1e、GDG#2e、GDG#3e的六个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e。
参考图18B，2×3个逻辑电路LC#1o，LC#1e，LC#2o，LC#2e，LC#3o，LC#3e中每一个可包括单个与门(AG)，以及0到L个非门(NG)。
参考图18B，2×3个逻辑电路LC#1o，LC#1e，LC#2o，LC#2e，LC#3o，LC#3e中包含的六个与门AG#1o，AG#1e，AG#2o，AG#2e，AG#3o，AG#3e的每一个接收两个参考信号GDSo_REF和GDSe_REF之中的对应组驱动 开始参考信号，通过0到L个非门(NG)接收两个组控制信号C1和C2，并输出与对应栅驱动组中包含的奇数栅驱动组或者偶数栅驱动组相对应的组驱动开始信号。
例如，参考图18B和图19B，AG#1o接收GDSo_REF，接收与通过NG_C1的C1对应的C1’和与通过NG_C2的C2对应的C2’，并将GDS#1o输出至GDG#1o。AG#1e接收GDSe_REF，接收与通过NG_C1的C1对应的C1’和与通过NG_C2的C2对应的C2’，并将GDS#1e输出至GDG#1e。AG#2o接收GDSo_REF，直接接收C1作为C1’，接收与通过NG_C2的C2对应的C2’，并将GDS#2o输出至GDG#2o。AG#2e接收GDSe_REF，直接接收C1作为C1’，接收与通过NG_C2的C2对应的C2’，并将GDS#2e输出至GDG#2e。AG#3o接收GDSo_REF，接收与通过NG_C1的C1对应的C1’，直接接收C2作为C2’，并将GDS#3o输出至GDG#3o。AG#3e接收GDSe_REF，接收与通过NG_C1的C1对应的C1’，直接接收C2作为C2’，并将GDS#3e输出至GDG#3e。
以这种方式输出的GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e可以与图17B的GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，和GDS#3e相同。
通过上述的逻辑电路结构，尽管使用了相同的四个信号，即两个组驱动开始参考信号GDSo_REF、GDSe_REF以及两个组控制信号C1、C2，但可以产生提供给三个栅驱动组GDG#1，GDG#2，和GDG#3的六个不同的组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e。
参考图18B，2×3个逻辑电路LC#1o，LC#1e，LC#2o，LC#2e，LC#3o，LC#3e中的每一个逻辑电路，可以被包含在三个栅驱动组GDG#1，GDG#2，GDG#3之中的对应栅驱动组中包含的奇数栅驱动组或偶数栅驱动组中所包含的M/2个栅驱动集成电路之一中。
这里，M表示单个栅驱动组中包含的栅驱动集成电路的数量。因此，单个奇数栅驱动组或单个偶数栅驱动组中包含的栅驱动集成电路的数量为M/2。
如上所述，所述逻辑电路结构无需设置在显示面板110中，因此可减少显示面板110的非AA的宽度。
在图19A中，上方的时序图对应于单个组驱动开始参考信号GDS_REF、 最终输入至每个与门的两个组控制信号C1'和C2'、以及单个组驱动刷新信号GDR的时序图，下方的时序图对应于从三个逻辑电路LC#1，LC#2，LC#3输出到三个栅驱动组GDG#1，GDG#2，和GDG#3的三个组驱动开始信号GDS#1，GDS#2，GDS#3、以及单个组驱动刷新信号GDR的时序图。
图19A中的下方的时序图和图17A的时序图相同。
参考图19A，三个逻辑电路LC#1，LC#2，LC#3中包括的三个与门AG#1，AG#2，AG#3利用单个组驱动开始参考信号GDS_REF和最终输入至每个与门的两个组控制信号C1'、C2'，产生三个组驱动开始信号GDS#1，GDS#2，和GDS#3，并将其输出到三个栅驱动组GDG#1，GDG#2，和GDG#3。
参考图19A中的下方的时序图，从第i个逻辑电路(例如，LC#2)输出到第i个栅驱动组(例如GDG#2)的组驱动开始信号(例如，GDS#2)的上升时刻，对应于与第i-1个栅驱动组(例如GDG#1)对应的组驱动刷新信号GDR的下降时刻。
与图19A中的下方的时序图不同，从第i个逻辑电路(例如，LC#2)输出到第i个栅驱动组(例如GDG#2)的组驱动开始信号(例如，GDS#2)的下降时刻，可以对应于与第i-1个栅驱动组(例如GDG#1)对应的组驱动刷新信号GDR的上升时刻。
如上所述，通过等同地使用单个组驱动开始参考信号GDS_REF以及两个组控制信号C1和C2，可产生待提供给三个栅驱动组GDG#1，GDG#2，和GDG#3的三个组驱动开始信号GDS#1，GDS#2，GDS#3。此外，通过调节时序以包括图19A中的下方的时序图所示的中止时间，可以通过最小化驱动负荷而对部分区域进行有效的分区驱动。
在图19B中，上方的时序图对应于两个组驱动开始刷新信号GDSo_REF、GDSe_REF、最终输入至每个与门的两个组控制信号C1'和C2'、以及两个组驱动刷新信号GDRo、GDRe的时序图，下方的时序图对应于从三个逻辑电路LC#1，LC#2，LC#3输出到每个都包含奇数栅驱动组和偶数栅驱动组的三个栅驱动组GDG#1，GDG#2，和GDG#3的六个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e、以及两个组驱动刷新信号GDRo、GDRe的时序图。
图19B中的下方的时序图和图17B的时序图相同。
参考图19B，与第i个栅驱动组(例如，GDG#2)的奇数栅驱动组(例如，GDGo#2)对应的组驱动开始信号(例如，GDSo#2)的上升时刻，可以对应于与第i-1个栅驱动组(例如GDG#1)的偶数栅驱动组(例如，GDGe#1)对应的组驱动刷新信号GDRe的下降时刻。
与图19B不同，与第i个栅驱动组(例如，GDG#2)中包括的奇数栅驱动组(例如，GDGo#2)对应的组驱动开始信号(例如，GDSo#2)的下降时刻，可以对应于与第i-1个栅驱动组(例如GDG#1)中包括的偶数栅驱动组(例如，GDGe#1)对应的组驱动刷新信号GDRe的上升时刻。
如上所述，通过等同地使用两个组驱动开始参考信号GDSo_REF和GDSe_REF以及两个组控制信号C1和C2，可产生待提供给三个栅驱动组GDG#1，GDG#2，GDG#3中包括的三个奇数栅驱动组GDG#1o，GDG#2o，GDG#3o和三个偶数栅驱动组GDG#1e，GDG#2e，GDG#3e的六个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e。此外，通过调节时序以包括图19A、19B中的下方的时序图所示的中止时间，可以通过最小化驱动负荷而对部分区域进行有效的分区驱动。
下文中，通过利用参考图18A-19B描述的分区驱动方法，对部分驱动方法进行说明。
图20是对根据本实施例的显示设备100进行部分栅驱动的时序控制器140的方框图。
参考图20，时序控制器140包括控制器2010，第一帧缓存器2020，第二帧缓存器2030等。
第一帧缓存器2020存储从系统接口150输入的当前帧的图像数据。
当将当前帧的新图像数据(RGB)输入到第一帧缓存器2020中时，第二帧缓存器2030接收已经存储在第一帧缓存器2020中的先前帧的图像数据，并且存储先前帧的图像数据。
控制器2010将第二帧缓存器2030中存储的先前帧的图像数据与第一帧缓存器2020中存储的当前帧的图像数据进行比较，从所有栅驱动组之中选出包含实际要操作的栅驱动集成电路的栅驱动组，并进行控制，以将用于部分栅驱动的控制信号GDS和GDR提供至所选出的栅驱动组中包含的栅驱动集成电路中的第一个栅驱动集成电路和最后一个栅驱动集成电路。
控制器2010输出单个组驱动开始参考信号GDS_REF或者两个组驱动开始参考信号GDSo_REF和GDSe_REF，输出两个组控制信号C1和C2，并输出单个组驱动刷新信号GDR或者两个组驱动刷新信号GDRo、GDRe，从而与分配给所选出的用于进行部分栅驱动的每个栅驱动组的开始时间相对应地，将对应的组驱动开始信号提供给对应的栅驱动集成电路。
在这种情况下，所有帧的帧驱动时间相同，而与选择的栅驱动组的数量无关，而且分配给所选择的每个栅驱动组的驱动时间与分配给未被选择的每个栅驱动组的中止时间相同。
可供选择地，时序控制器140的控制器2010仅仅将帧驱动时间分配给所选择的栅驱动组，并控制时序，以便与分配给每个所选择的栅驱动组的时间的开始时间相对应地，提供对应的组驱动开始信号。
图21是在根据本实施的显示设备100中，在先前帧和当前帧之间的每个部分区域的图像数据变化的实例图。
参考图21，在AA的三个部分区域PA#1，PA#2和PA#3之中，和先前帧相比，当前帧仅仅在PA#2和PA#3中存在图像变化。
时序控制器140识别出在PA#2和PA#3中存在图像变化，在PA#1中没有图像变化，并选择包含下述栅驱动集成电路的栅驱动组GDG#2和GDG#3，所述栅驱动集成电路可以将扫描信号输出至包括图像变化的部分区域PA#2和PA#3中形成的栅线。
这里，从所有栅驱动组GDG#1，GDG#2，和GDG#3之中选出实际要操作(被驱动)的栅驱动组GDG#2和GDG#3以进行部分栅驱动，等同于从所有栅驱动集成电路GIP#1，...，和GIP#12之中选出实际输出扫描信号的栅驱动集成电路。
随后，时序控制器140将单个或者两个组驱动开始参考信号以及组驱动刷新信号输出至所选择的栅驱动组中包含的第一个栅驱动集成电路和最后一个栅驱动集成电路，以进行部分栅驱动。此时，假设在对应的栅驱动集成电路中包括逻辑电路。
图22A和22B是示出在根据本实施例的显示设备100中，在图21的图像数据变化的情况下，用于分区栅驱动的扫描信号的输出的视图。
参考图22A和22B，通过时序控制器140，仅仅从在全部栅驱动组GDG#1， GDG#2和GDG#3之中选出的栅驱动组GDG#2和GDG#3中包含的栅驱动集成电路按顺序输出扫描信号，并且不从其余的栅驱动组GDG#1中包含的栅驱动集成电路输出扫描信号。
因此，在由三个部分区域PA#1，PA#2和PA#3构成的AA中，仅仅在确定具有图像变化的两个部分区域PA#2和PA#3中执行驱动。
图23A是示出用于部分栅驱动的组驱动开始信号、组驱动刷新信号GDR和扫描信号的视图，其基于如图19A所示的使用单个组驱动开始参考信号GDS_REF和两个组控制信号C1、C2产生三个组驱动开始信号GDS#1，GDS#2，和GDS#3的方案。
参考图23A，通过时序控制器140，仅仅从在全部栅驱动组GDG#1，GDG#2和GDG#3之中选出的栅驱动组GDG#2和GDG#3中包含的栅驱动集成电路按顺序输出扫描信号，并且不从其余的栅驱动组GDG#1中包含的栅驱动集成电路输出扫描信号。
因此，在由三个部分区域PA#1，PA#2和PA#3构成的AA中，仅仅在确定具有图像变化的两个部分区域PA#2和PA#3中执行驱动。
图23B是示出用于部分栅驱动的组驱动开始信号、组驱动刷新信号GDRo、GDRe和扫描信号的视图，其基于如图19B所示的使用两个组驱动开始参考信号GDSo_REF、GDSe_REF和两个组控制信号C1、C2产生六个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e的方案。
参考图23B，通过时序控制器140，仅仅从在全部栅驱动组GDG#1，GDG#2和GDG#3之中选出的栅驱动组GDG#2和GDG#3中包含的栅驱动集成电路按顺序输出扫描信号，并且不从其余的栅驱动组GDG#1中包含的栅驱动集成电路输出扫描信号。
因此，在由三个部分区域PA#1，PA#2和PA#3构成的AA中，仅仅在确定具有图像变化的两个部分区域PA#2和PA#3中执行驱动。
图24A是示出三个组驱动开始信号GDS#1，GDS#2，和GDS#3的视图，所述三个组驱动开始信号是基于参考19A所述的方案使用单个组驱动开始参考信号GDS_REF和两个组控制信号C1、C2产生的，从而用于对两个部分区域PA#2和A#3进行部分驱动。
参考图24A，仅仅GDS#2和GDS#3在对应驱动时序中具有高电平区段，GDS#1不包括高电平区段。
此外，参考图24A，在GDR中，在与GDS#1对应的驱动时序中不存在高电平区段，仅仅在与GDS#2和GDS#3对应的驱动时序中存在高电平区段。
图24B是示出六个组驱动开始信号GDS#1o，GDS#1e，GDS#2o，GDS#2e，GDS#3o，GDS#3e的视图，所述六个组驱动开始信号是基于参考19B所述方案使用两个组驱动开始参考信号GDSo_REF、GDSe_REF和两个组控制信号C1、C2产生的，从而用于对两个部分区域PA#2和PA#3进行部分驱动。
参考图24B，仅仅GDS#2o，GDS#2e，GDS#3o，GDS#3e在对应驱动时序中具有高电平区段，GDS#1o和GDS#1e不包括高电平区段。
此外，参考图24B，在GDRo中，在与GDG#1o对应的驱动时序中不存在高电平区段，仅仅在与GDG#2o和GDG#3o对应的驱动时序中存在高电平区段。在GDRe中，在与GDG#1e对应的驱动时序中不存在高电平区段，仅仅在与GDG#2e和GDG#3e对应的驱动时序中存在高电平区段。
根据上述的本发明，可提供一种有效的分区驱动方法以及提供该方法的显示设备100。
根据本发明，可提供具有用于有效分区驱动的信号线结构的显示设备100。
根据本发明，可提供一种可将用于分区驱动的信号线数量最小化的显示设备100。
根据本发明，可提供一种部分栅驱动方法以及可提供该方法的显示设备100。
根据本发明，可提供一种可以减少驱动时序或者功耗的栅驱动方法，以及可提供该方法的显示设备100。
尽管参考附图对本发明的技术精神进行了示例性说明，本领域技术人员应当理解的是，在不脱离本发明的范围的情况下，可以做出各种形式的变化和修改。因此，本发明的实施例仅仅是描述本发明的技术精神，并不对本发明构成限制。而且，本发明的技术精神的范围由实施例限制。本发明的范围在权利要求的基础上进行解释，和权利要求等同的范围内包含的所有技术思想都属于本发明。
附图标记说明
100:显示设备
120:数据驱动单元
130:栅驱动单元
140:时序控制器

Claims (16)

1.一种显示设备，包括：
显示面板，具有多根数据线和多根栅线；
数据驱动单元，驱动所述多根数据线；
栅驱动单元，驱动所述多根栅线，并包括多个栅驱动集成电路；以及
时序控制器，控制所述数据驱动单元和所述栅驱动单元，
其中，所述多个栅驱动集成电路是基于M个实体而分离开的，从而被分成N个栅驱动组，所述M是大于或等于2的自然数，所述N是大于或等于2的自然数，
所述N个栅驱动组对应于所述显示面板的N个部分区域，并且基于组驱动开始信号和组驱动刷新信号而分开操作，
其中设置单根组驱动开始信号线和L根组控制信号线，并设置N个逻辑电路，以提供与所述N个栅驱动组对应的N个组驱动开始信号，所述L是大于或等于2的自然数，
设置单根或者N根组驱动刷新信号线，以将对应的组驱动刷新信号提供至所述N个栅驱动组中的每一个栅驱动组。
2.根据权利要求1所述的显示设备，其中所述L是满足2L≥N的自然数中的最低值。
3.根据权利要求1所述的显示设备，其中所述N个逻辑电路中的每一个逻辑电路执行：
接收单个组驱动开始参考信号和L个组控制信号；以及
输出与所述N个栅驱动组中的对应栅驱动组相对应的组驱动开始信号。
4.根据权利要求3所述的显示设备，其中所述N个逻辑电路中的每一个逻辑电路包括单个与门和0到L个非门。
5.根据权利要求4所述的显示设备，其中所述N个逻辑电路中的每一个逻辑电路中包括的单个与门执行：
接收单个组驱动开始参考信号；
直接接收L个组控制信号，通过L个非门接收L个组控制信号，或者通过非门接收所述L个组控制信号中的一部分组控制信号、并直接接收其余的组控制信号；以及
输出与对应栅驱动组相对应的组驱动开始信号。
6.根据权利要求3所述的显示设备，其中与第i个栅驱动组对应的组驱动开始信号的上升时刻，对应于与第i-1个栅驱动组对应的组驱动刷新信号的下降时刻；或者
与第i个栅驱动组对应的组驱动开始信号的下降时刻，对应于与第i-1个栅驱动组对应的组驱动刷新信号的上升时刻。
7.根据权利要求1所述的显示设备，其中所述N个逻辑电路中的每一个逻辑电路被包含在所述N个栅驱动组中的对应栅驱动组中所包含的M个栅驱动集成电路之一中。
8.一种显示设备，包括：
显示面板，具有多根数据线和多根栅线；
数据驱动单元，驱动所述多根数据线；
栅驱动单元，驱动所述多根栅线，并包括多个栅驱动集成电路；以及
时序控制器，控制所述数据驱动单元和所述栅驱动单元，
其中，所述多个栅驱动集成电路是基于M个实体而分离开的，从而被分成N个栅驱动组，所述M是大于或等于2的自然数，所述N是大于或等于2的自然数，
所述N个栅驱动组对应于所述显示面板的N个部分区域，并且基于组驱动开始信号和组驱动刷新信号而分开操作，
其中所述N个栅驱动组中的每一个栅驱动组包括含有奇数栅驱动集成电路的奇数栅驱动组和含有偶数栅驱动集成电路的偶数栅驱动组；
设置两根组驱动开始信号线和L根组控制信号线，并设置2N个逻辑电路，以将对应的组驱动开始信号提供至所述N个栅驱动组中的每一个栅驱动组中所包含的奇数栅驱动组和偶数栅驱动组，所述L是大于或等于2的自然数；
设置2根或者2N根组驱动刷新信号线，以将对应的组驱动刷新信号提供至所述N个栅驱动组中的每一个栅驱动组中所包含的奇数栅驱动组和偶数栅驱动组。
9.根据权利要求8所述的显示设备，其中所述L是满足2L≥N的自然数中的最低值。
10.根据权利要求8所述的显示设备，其中所述2N个逻辑电路中的每一个逻辑电路执行：
接收2个组驱动开始参考信号和L个组控制信号；以及
输出与所述N个栅驱动组中的对应栅驱动组中所包含的奇数栅驱动组或偶数栅驱动组对应的组驱动开始信号。
11.根据权利要求10所述的显示设备，其中所述2N个逻辑电路中的每一个逻辑电路包括单个与门和0到L个非门。
12.根据权利要求11所述的显示设备，其中所述2N个逻辑电路中的每一个逻辑电路中包括的单个与门执行：
接收2个组驱动开始参考信号；
直接接收L个组控制信号，通过L个非门接收L个组控制信号，或者通过非门接收所述L个组控制信号中的一部分组控制信号、并直接接收其余的组控制信号；以及
输出与对应栅驱动组中包含的奇数栅驱动组或偶数栅驱动组对应的组驱动开始信号。
13.根据权利要求10所述的显示设备，其中与第i个栅驱动组中包含的奇数栅驱动组对应的组驱动开始信号的上升时刻，对应于与第i-1个栅驱动组中包含的偶数栅驱动组对应的组驱动刷新信号的下降时刻；或者
与第i个栅驱动组中包含的奇数栅驱动组对应的组驱动开始信号的下降时刻，对应于与第i-1个栅驱动组中包含的偶数栅驱动组对应的组驱动刷新信号的上升时刻。
14.根据权利要求8所述的显示设备，其中所述2N个逻辑电路中的每一个逻辑电路被包含在所述N个栅驱动组中的对应栅驱动组中包含的奇数栅驱动组或偶数栅驱动组中所包含的M/2个栅驱动集成电路之一中。
15.一种用于显示设备的栅驱动方法，所述显示设备包括：
显示面板，具有多根数据线和多根栅线；
数据驱动单元，驱动所述多根数据线的；
栅驱动单元，驱动所述多根栅线，并包括多个栅驱动集成电路；以及
时序控制器，控制所述数据驱动单元和所述栅驱动单元，
其中，所述多个栅驱动集成电路是基于M个实体而分离开的，从而被分成N个栅驱动组，所述M是大于或等于2的自然数，所述N是大于或等于2的自然数，
所述N个栅驱动组对应于所述显示面板的N个部分区域，并且基于组驱动开始信号和组驱动刷新信号而分开操作，
所述方法包括：
从所述N个栅驱动组之中，选择用于驱动一帧的部分或者全部栅驱动组；
进行控制，以从所选择的栅驱动组中的每一个栅驱动组中包含的两个或更多栅驱动集成电路按顺序输出扫描信号，
其中设置单根组驱动开始信号线和L根组控制信号线，并设置N个逻辑电路，以提供与所述N个栅驱动组对应的N个组驱动开始信号，所述L是大于或等于2的自然数，
设置单根或者N根组驱动刷新信号线，以将对应的组驱动刷新信号提供至所述N个栅驱动组中的每一个栅驱动组。
16.一种用于显示设备的栅驱动方法，所述显示设备包括：
显示面板，具有多根数据线和多根栅线；
数据驱动单元，驱动所述多根数据线的；
栅驱动单元，驱动所述多根栅线，并包括多个栅驱动集成电路；以及
时序控制器，控制所述数据驱动单元和所述栅驱动单元，
其中，所述多个栅驱动集成电路是基于M个实体而分离开的，从而被分成N个栅驱动组，所述M是大于或等于2的自然数，所述N是大于或等于2的自然数，
所述N个栅驱动组对应于所述显示面板的N个部分区域，并且基于组驱动开始信号和组驱动刷新信号而分开操作，
所述方法包括：
从所述N个栅驱动组之中，选择用于驱动一帧的部分或者全部栅驱动组；
进行控制，以从所选择的栅驱动组中的每一个栅驱动组中包含的两个或更多栅驱动集成电路按顺序输出扫描信号，
其中所述N个栅驱动组中的每一个栅驱动组包括含有奇数栅驱动集成电路的奇数栅驱动组和含有偶数栅驱动集成电路的偶数栅驱动组；
设置两根组驱动开始信号线和L根组控制信号线，并设置2N个逻辑电路，以将对应的组驱动开始信号提供至所述N个栅驱动组中的每一个栅驱动组中所包含的奇数栅驱动组和偶数栅驱动组，L是大于或等于2的自然数；
设置2根或者2N根组驱动刷新信号线，以将对应的组驱动刷新信号提供至所述N个栅驱动组中的每一个栅驱动组中所包含的奇数栅驱动组和偶数栅驱动组。
CN201410735163.4A 2013-12-04 2014-12-04 栅驱动方法和显示设备 Active CN104700765B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2013-0150075 2013-12-04
KR20130150075 2013-12-04
KR10-2014-0155449 2014-11-10
KR1020140155449A KR102224890B1 (ko) 2013-12-04 2014-11-10 게이트 구동 방법 및 표시장치

Publications (2)

Publication Number Publication Date
CN104700765A CN104700765A (zh) 2015-06-10
CN104700765B true CN104700765B (zh) 2017-06-27

Family

ID=53265807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410735163.4A Active CN104700765B (zh) 2013-12-04 2014-12-04 栅驱动方法和显示设备

Country Status (2)

Country Link
US (1) US9824614B2 (zh)
CN (1) CN104700765B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782258B (zh) * 2015-11-19 2020-06-02 小米科技有限责任公司 显示屏、显示装置及显示方法
KR102458645B1 (ko) * 2015-12-28 2022-10-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN105448226B (zh) 2016-01-12 2018-03-16 京东方科技集团股份有限公司 一种栅极驱动电路和显示装置
CN105448227B (zh) * 2016-01-12 2017-11-17 京东方科技集团股份有限公司 一种栅极驱动电路和显示装置
CN107221277A (zh) * 2016-03-21 2017-09-29 北京小米移动软件有限公司 显示屏组件、终端以及显示屏控制方法
KR102565459B1 (ko) 2016-07-14 2023-08-09 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20180066327A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180082692A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20180082698A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10796642B2 (en) 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
CN106504722B (zh) * 2017-01-12 2019-10-01 京东方科技集团股份有限公司 一种goa分区驱动方法和装置、goa单元
KR102349511B1 (ko) * 2017-08-08 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN107393460B (zh) * 2017-08-08 2020-03-27 惠科股份有限公司 一种显示装置的驱动方法和驱动装置
KR102455101B1 (ko) * 2017-09-22 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102581307B1 (ko) * 2018-01-03 2023-09-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
US20200035185A1 (en) * 2018-07-30 2020-01-30 Sharp Kabushiki Kaisha Display device
CN110246448B (zh) * 2018-08-10 2022-05-13 友达光电股份有限公司 显示器驱动电路
CN108877662B (zh) * 2018-09-13 2020-03-31 合肥鑫晟光电科技有限公司 栅极驱动电路及其控制方法、显示装置
CN109377957B (zh) * 2018-12-03 2020-05-05 惠科股份有限公司 一种驱动方法、驱动电路以及显示装置
CN110060639B (zh) * 2019-04-24 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板
CN112447138A (zh) * 2019-09-05 2021-03-05 北京小米移动软件有限公司 显示屏幕的驱动方法及装置
CN111009209B (zh) * 2019-12-27 2023-01-10 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN113516957B (zh) * 2021-06-30 2022-12-23 惠科股份有限公司 栅极驱动电路和显示面板
WO2023159510A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 显示基板、显示装置
CN114550651B (zh) * 2022-04-27 2022-08-05 惠科股份有限公司 栅极驱动电路、栅极驱动电路的驱动方法和显示面板
WO2023225861A1 (zh) * 2022-05-24 2023-11-30 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
CN115311982A (zh) * 2022-08-30 2022-11-08 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553418A (zh) * 2003-06-05 2004-12-08 统宝光电股份有限公司 局部显示模式显示器的运作方法
JP2006023452A (ja) * 2004-07-07 2006-01-26 Citizen Watch Co Ltd 液晶表示装置
CN102103823A (zh) * 2009-12-21 2011-06-22 兆宏电子股份有限公司 电子纸装置
CN102456321A (zh) * 2010-10-19 2012-05-16 天钰科技股份有限公司 电泳显示器及其画面更新方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008038358A1 (ja) 2006-09-28 2010-01-28 富士通株式会社 表示素子および表示素子の画像書き換え方法、並びに表示素子を用いた電子ペーパーおよび電子端末
EP2157565A4 (en) * 2007-06-12 2012-01-04 Sharp Kk Liquid crystal display device, scanning signal driving device, driving method for a liquid crystal display device, scanning signal driving method and television receiver
CN103279214A (zh) * 2012-06-28 2013-09-04 上海天马微电子有限公司 触摸显示屏的驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553418A (zh) * 2003-06-05 2004-12-08 统宝光电股份有限公司 局部显示模式显示器的运作方法
JP2006023452A (ja) * 2004-07-07 2006-01-26 Citizen Watch Co Ltd 液晶表示装置
CN102103823A (zh) * 2009-12-21 2011-06-22 兆宏电子股份有限公司 电子纸装置
CN102456321A (zh) * 2010-10-19 2012-05-16 天钰科技股份有限公司 电泳显示器及其画面更新方法

Also Published As

Publication number Publication date
US9824614B2 (en) 2017-11-21
US20150154902A1 (en) 2015-06-04
CN104700765A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN104700765B (zh) 栅驱动方法和显示设备
CN105719606B (zh) 选择电路和具有选择电路的显示装置
US8400390B2 (en) Gate driving device and liquid crystal display having the same
CN103529610B (zh) 液晶显示装置
CN100530332C (zh) 液晶显示装置
KR102233626B1 (ko) 표시 장치
TWI375211B (en) Liquid crystal display device
CN102782744A (zh) 显示装置和显示驱动方法
CN102870163B (zh) 移位寄存器电路和显示装置及移位寄存器电路的驱动方法
CN108257559A (zh) 具有栅极驱动器的显示面板
KR20140042308A (ko) 표시 패널
US9035863B2 (en) Liquid crystal display data driver capable of column inversion and 3-column inversion driving method
CN106502019B (zh) 阵列基板、显示装置及其驱动方法
CN104700796A (zh) 液晶显示装置及其制造方法
CN106935172A (zh) 显示装置
JPH09307839A (ja) 表示装置および該表示装置の駆動方法並びに駆動回路
CN101359461A (zh) 显示驱动装置及具备该显示驱动装置的显示装置
CN110136630A (zh) 一种显示面板及其驱动方法、显示装置
CN101359143A (zh) 液晶显示装置及其驱动方法
RU2494475C2 (ru) Дисплейное устройство и способ управления
CN100595643C (zh) 液晶显示器件及其驱动方法
CN101191931A (zh) 液晶显示装置以及驱动该液晶显示装置的方法
CN107886885A (zh) 显示装置和子像素转换方法
CN104715733A (zh) 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
US20100123702A1 (en) Liquid crystal display and method of driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant