CN104680227A - 芯片卡模块装置、芯片卡及其制造方法 - Google Patents
芯片卡模块装置、芯片卡及其制造方法 Download PDFInfo
- Publication number
- CN104680227A CN104680227A CN201410459423.XA CN201410459423A CN104680227A CN 104680227 A CN104680227 A CN 104680227A CN 201410459423 A CN201410459423 A CN 201410459423A CN 104680227 A CN104680227 A CN 104680227A
- Authority
- CN
- China
- Prior art keywords
- chip card
- card module
- chip
- carrier layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
- G06K19/07775—Antenna details the antenna being on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
- H01L2224/83901—Pressing the layer connector against the bonding areas by means of another connector
- H01L2224/83902—Pressing the layer connector against the bonding areas by means of another connector by means of another layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Credit Cards Or The Like (AREA)
Abstract
本发明涉及芯片卡模块装置、芯片卡以及其制造方法。用于制造芯片卡模块装置的方法,该方法具有:在第一载体层上布置芯片卡模块,其中第一载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处,并且其中芯片卡模块具有衬底、衬底上的芯片和在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分;将第二载体层施加到芯片卡模块上,其中第二载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处;以及将第一载体层与第二载体层进行层压和/或压合,使得芯片卡模块由第一载体层和第二载体层包围。
Description
技术领域
本发明涉及芯片卡模块装置、芯片卡、用于制造芯片卡模块装置的方法和用于制造芯片卡的方法。
背景技术
一般而言,对于芯片卡(智能卡或者集成电路卡)例如在个人标识(证件、准入卡、资格卡)领域、在数据加密(代码卡)领域、对于个人使用(银行芯片卡、支付卡)和在类似领域中得出许多不同的应用领域。在芯片卡制造情况下的方面除了成本之外也可以是耐久性、防伪性(Fälschungs-Sicherheit)、防操纵性(Manipulier-Sicherheit)和所追求的功能性。
发明内容
不同实施方式的一个方面可以直观地被看成,提供具有芯片卡模块的芯片卡,其中芯片卡的芯片卡模块嵌入或者被嵌入在至少两个载体层之间,其中载体层不具有用于接纳芯片卡模块的预制的和/或预先定义的凹处。在此,芯片卡模块可以嵌入(层压入(einlaminieren)和/或压入)到载体层中或者被嵌入(层压入和/或压入)到载体层中,使得载体层构成芯片卡(用于芯片卡模块的芯片卡外壳)或至少部分地构成芯片卡、例如芯片卡模块装置。直观地看,芯片卡模块可以具有足够高的稳定性,使得借助于将芯片卡模块层压和/或压合在至少两个载体层之间可以提供具有基本上平坦的表面的芯片卡,而不事先在载体层中提供用于芯片卡模块的凹处。
不同的实施方式例如基于以下认识:如这里所描述的机械稳定化的芯片卡模块可以被压入在多个载体层(例如聚合物薄膜)之间,使得芯片卡模块的表面轮廓仅在小程度上在载体层的位于外部的表面上呈现。因此,芯片卡模块可以被嵌入在两个载体层之间,而不事先为此对载体层进行结构化(因此不产生用于接纳芯片卡模块的特定凹处)。当在载体层之间压合芯片卡模块时,例如对应地在芯片卡模块之上和之下(在周围环境中)压缩载体层的材料,使得芯片卡模块的接纳在载体层之间的体积可以被补偿或被补偿。
此外,不同实施方式的另一方面可以直观地看成,借助于机械稳定的或稳定化的芯片卡模块可以在围绕所嵌入的芯片卡模块的对应区域中提高载体层的材料密度,使得芯片卡模块可以被嵌入在载体层之间,而不在载体层中节省用于接纳芯片卡模块的接纳区域,其中但是芯片卡的表面(芯片卡由载体层构成)可以是基本上平坦的,使得直观地芯片卡模块在芯片卡内的嵌入位置是不可见的。
根据不同的实施方式,用于制造芯片卡模块装置的方法可以具有以下方面:在第一载体层上布置芯片卡模块,其中第一载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处,并且其中芯片卡模块具有:衬底;衬底上的芯片;和在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分;将第二载体层施加到芯片卡模块上,其中第二载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处;以及将第一载体层与第二载体层进行层压和/或压合,使得芯片卡模块由第一载体层和第二载体层包围。
根据不同的实施方式,用于制造芯片卡模块装置的方法可以具有以下方面:在第一载体层和第二载体层之间布置芯片卡模块,其中第一载体层具有第一材料并且第二载体层具有第二材料;将第一载体层与第二载体层进行层压和压合,其中具有第一体积的芯片卡模块由第一载体层和第二载体层接纳(aufnehmen),其中第一材料和第二材料的材料密度在压合时由于芯片卡模块的所接纳的第一体积而被提高。
在此,芯片卡模块可以直观地通过以下方式无损地经受住压合,即该芯片卡模块例如具有柔性的衬底和用于加强芯片的加强结构。换句话说,芯片卡模块可以被稳定化和/或加强。
根据不同的实施方式,芯片卡模块装置可以具有以下方面:第一载体层;芯片卡模块,其布置在第一载体层上方,其中芯片卡模块具有:衬底、衬底上的芯片和在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构负载芯片的表面的至少一部分;芯片卡模块上方的第二载体层,其中第一载体层与第二载体层被层压,使得芯片卡模块由第一载体层和第二载体层如此完全包围,使得芯片卡模块完全与第一载体层或与第二载体层处于体(körperlich)接触。
根据不同的实施方式,芯片卡模块装置可以具有以下方面:第一载体层,其中第一载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处;芯片卡模块,其布置在第一载体层上方,其中芯片卡模块具有:衬底、衬底上的芯片和在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分;布置在芯片卡模块上方的第二载体层,其中第二载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处;其中第一载体层与第二载体层如此层压,使得芯片卡模块由第一载体层和第二载体层包围。
根据不同的实施方式,芯片卡模块装置可以具有以下方面:具有载体材料的载体结构;芯片卡模块,其嵌入到载体结构中,其中芯片卡模块具有:衬底、衬底上的芯片以及芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分;其中载体结构具有在芯片卡模块之下的第一区域和芯片卡模块之上的第二区域;和其中载体结构的载体材料在第一区域中和/或在第二区域中由于嵌入的芯片卡模块被压缩(verdichten)。在此,载体结构可以具有第一载体层和第二载体层,其中芯片卡模块嵌入在第一载体层和第二载体层之间。并且其中第一区域可以布置在第一载体层中并且第二区域可以布置在第二载体层中。
根据不同的实施方式,衬底可以具有塑料(或者聚合物)或者由塑料(或聚合物)组成。
根据不同的实施方式,芯片卡模块此外可以具有天线结构,所述天线结构布置在衬底上。
根据不同的实施方式,芯片卡模块此外可以在与布置有第一机械加强结构的侧相对的侧上在芯片上方具有第二机械加强结构,其中第二机械加强结构可以覆盖芯片的表面的至少一部分。
根据不同的实施方式,第一载体层和/或第二载体层可以具有塑料(聚合物)或由塑料(聚合物)组成。
根据不同的实施方式,第一载体层可以与第二载体层如此层压和/或压合或者被层压和/或压合,使得芯片卡模块由第一载体层和第二载体层如此完全包围,使得芯片卡模块完全与第一载体层或与第二载体层处于体接触中。
根据不同的实施方式,芯片卡模块装置此外可以具有增益(Booster)天线结构,所述增益天线结构可以布置在第一载体层和/或第二载体层上。
根据不同的实施方式,用于制造芯片卡的方法可以具有以下方面:如这里所述的那样制造芯片卡模块装置;并且施加至少一个附加层(例如第三载体层),使得构成芯片卡。换句话说,可以借助于一个或多个附加层构成芯片卡,其中芯片卡模块或芯片卡模块装置可以嵌入到芯片卡中或者可以被嵌入到芯片卡中。
根据不同的实施方式,芯片卡可以具有:如这里所述的芯片卡模块装置;和芯片卡模块装置上的至少一个附加层。换句话说,芯片卡模块装置可以借助于其他层(聚合物层)被处理成芯片卡。
根据不同的实施方式,芯片卡可以是无接触芯片卡或者芯片卡可以被构成为无接触芯片卡。例如,载体层和附加层可以无向外暴露的电接触部。
根据不同的实施方式,芯片卡模块的天线结构可以借助于超声波焊接或被焊接。根据不同的实施方式,增益天线结构可以借助于超声波焊接施加在第一载体层和/或第二载体层上。
根据不同的实施方式,芯片卡模块的衬底可以具有大约10μm至大约50μm范围中的厚度,例如在大约12μm至大约25μm范围中的厚度。
根据不同的实施方式,第一载体层和/或第二载体层可以具有以下材料组中的至少一种材料:热塑性塑料,例如聚氯乙烯(PVC)、聚碳酸酯(PC)、聚酯、Teslin®、合成三元共聚物、例如丙烯腈-丁二烯-苯乙烯共聚物(ABS)等。
根据不同的实施方式,例如根据标准ISO/IEC 7810和/或标准ISO/IEC 7813(ID1卡),芯片卡可以具有在大约760μm至大约840μm范围中的厚度。此外,芯片卡可以具有85.6mm
x 53.98mm x 0.76mm的尺度,或者带有小偏差(±10%)的对应尺度。根据不同的实施方式,芯片卡(至少部分地)可以根据标准ISO/IEC 7810、标准ISO/IEC 7813、标准ISO/IEC
7816和/或标准ISO/IEC
14443被设立。
根据不同的实施方式,芯片卡模块可以具有在大约50μm至大约160μm范围中的厚度,例如在大约100μm至大约110μm范围中的厚度。
根据不同的实施方式,第一载体层和/或第二载体层可以具有在大约100μm至大约200μm范围中的厚度,例如在大约125μm至大约150μm范围中的厚度(用于构成预层压物(Vorlaminat))。
附图说明
本发明的实施例在图中示出并且下面更详细地予以阐述。
图1A根据不同的实施方式示出用于制造芯片卡模块装置的方法的示意性流程图;
图1B根据不同的实施方式示出用于制造芯片卡的方法的示意性流程图;
图2A和2B根据不同的实施方式分别以示意性侧视图或横截面图示出在制造期间的芯片卡模块装置;
图2C根据不同的实施方式以示意性侧视图或横截面图示出芯片卡模块装置;
图2D根据不同的实施方式以示意性侧视图或横截面图示出芯片卡;
图2E根据不同的实施方式以示意性侧视图或横截面图示出芯片卡模块装置;
图3A至3D根据不同的实施方式以示意性侧视图或横截面图分别示出芯片卡模块;
图4根据不同的实施方式以分解图示出芯片卡模块;
图5根据不同的实施方式示出用于制造芯片卡模块装置的方法的示意性流程图;和
图6A至6C根据不同的实施方式分别以示意性侧视图或横截面图示出例如在制造期间或在制造之后的芯片卡模块或芯片卡。
具体实施方式
在下面详细的描述中参照附图,所述附图构成该描述的部分并且在所述附图中,为了阐明而示出特定的实施方式,在所述实施方式中可以执行本发明。在该方面,关于一个或多个所描述的图的定向使用诸如“在上面”、“在下面”、“在前面”、“在后面”、“前面的(vorderes)”、“后面的(hinteres)”等方向术语。因为可以以多个不同定向定位实施方式的部件,方向术语用于阐明并且丝毫不是限制性的。可以理解,可以使用其他实施方式和可以进行结构上或逻辑上的改变,而不偏离本发明的保护范围。可以理解,只要无特别其他说明,这里所述的不同示例性实施方式的特征可以被相互组合。下面的详细描述因此不应在限制性意义上来理解,并且本发明的保护范围由所附的权利要求限定。
此外,这些图可以包含一个或多个点划线,所述点划线例如可以是用于更好定向的辅助线和/或例如可以阐明区域。
在该说明书的范围中,使用术语“连接”、“联接”以及“耦合”用于描述直接连接以及间接连接、直接或间接联接(Anschluss)以及直接或间接耦合。在这些图中,相同的或类似的元件配备有相同的附图标记,只要这是适宜的。
在“柔性的”结构的意义上这里所使用的术语“柔性的”例如可以被理解为使得该结构以变形对机械载荷进行反应,而在此不损坏结构,其中变形例如可以是可逆的或者结构可塑地或弹性地变形。就此而言,术语刚性可以被理解为(例如芯片卡模块)的结构相对于例如由于机械力或机械应力引起的机械变形的抵抗力。结构的刚性例如可以取决于结构的材料以及结构的几何形状。挠性(或柔性)因此也可以被看作是刚性的倒数。柔性部件或柔性结构(例如柔性芯片、柔性载体、柔性衬底)因此可以具有小的刚性和高的柔性。
根据不同的实施方式,描述所谓的无接触芯片卡模块,其中芯片卡模块(所谓的封装)可以具有柔性的衬底,例如聚酰亚胺薄膜,其中天线(或者天线结构)可以借助于单侧或双侧金属化以连续的线圈形状提供。在此,天线可以与芯片耦合,所述芯片可以固定(粘接或焊合(löten))在衬底的一侧上。此外,芯片可以是柔性芯片,也即具有厚度使得芯片可以在机械载荷下弯曲而不折断。此外,如下面更详细地描述的那样,芯片可以借助于加强结构被稳定化,其中加强结构例如可以布置在芯片和衬底之间。在此,芯片卡模块的机械特性可以由衬底、芯片和加强结构的特性(例如由相应的厚度和由相应的材料)得出或者借助于所述特性被适配。
根据不同的实施方式,下面描述芯片卡模块。为了提供芯片卡模块(或者芯片模块、芯片卡和/或芯片封装),所述芯片卡模块例如相对于机械载荷是不灵敏的或者耐抗的,例如可以使用柔性材料和/或柔性构件。芯片卡模块可以例如具有柔性载体,在所述柔性载体上布置和/或固定柔性芯片,使得该柔性的(或可弯曲的或可变形的)芯片卡模块可以补偿机械载荷或者可以抵抗机械载荷,而例如不折断或被损坏。
这里例如可以将以下方面理解为机械载荷;机械压力、机械应力、扭转应力、弯曲应力、形变、延伸、弯曲、拉伸应力、压力应力、弹性变形、点状载荷或力等。这种机械载荷不仅可以在使用芯片卡模块可以被集成到的芯片卡情况下出现,而且可以在制造芯片卡本身时、也即例如在将芯片卡模块嵌入(集成)到芯片卡外壳中用于提供芯片卡时出现。如这里所述的,例如当在两个载体层之间层压和/或压合芯片卡模块时,芯片卡模块可能遭受机械载荷。常规的芯片卡模块例如可能在这样的载荷情况下在将芯片卡模块层压入或压入到载体层中期间被损坏。
根据不同的实施方式,衬底(或载体)可以由柔性材料构成用于提供芯片卡模块,例如塑料或聚合物,和/或具有对应的厚度,使得衬底是柔性的。衬底例如可以具有小于100μm的厚度,使得衬底可以是柔性的或可弯曲的。例如可以布置在柔性衬底上的芯片卡模块的芯片可以具有小于或等于100μm的厚度和具有硅。这种薄的或超薄的硅芯片可以是柔性的(例如可弯曲的或可逆地可变形的),使得芯片可以抵抗机械载荷,而例如不折断。
根据不同的实施方式,除了芯片和/或芯片卡模块的纯机械稳定性之外,芯片和/或芯片卡模块的电连接和线路引导部(Leitungsführung)的稳定性也可以起作用。芯片卡模块例如可以具有一个或多个金属化结构(金属化部或金属化层),其例如包含电线路结构和介电层结构,所述电线路结构和介电层结构可以实现和/或提供芯片卡模块的电功能性。金属化结构或者其他电导体结构(例如天线结构)可以具有比芯片本身的硅基小的柔性并且从而对于损坏是无抵抗力的。此外,金属化结构可以处于机械应力下,所述机械应力可能由制造决定地被引入到金属化结构中。因此,例如芯片卡模块的太高的柔性又可能是不利的,因为例如金属化结构或线路引导部不能承受住芯片卡模块的太大变形。
因此,芯片卡模块可以随着芯片厚度减小而具有较高的机械柔性和从而抵抗较高的机械载荷而不折断,其中所述芯片卡模块的机械特性例如基本上由芯片的机械特性和其厚度定义。如果芯片的厚度超过特定的厚度,例如超过大于大约100μm的厚度,则硅芯片例如可能是易碎的并且倾向于折断。另一方面,即使芯片卡模块的芯片例如仍不能折断,芯片卡模块的金属化结构例如可能在机械载荷情况下失去电功能性。例如,芯片卡模块的芯片在机械载荷情况下由于其机械柔性可以弯曲,其中芯片从而不被破坏,但是在此在芯片卡模块或芯片的金属化结构中的电线路可能被中断。因此,可能使得需要芯片或芯片卡模块的线路引导部,使得至少芯片卡模块的芯片或芯片卡模块的一部分在机械上被加强,例如借助于局部的加强结构。在此,例如芯片卡模块的芯片可以借助于多个加强结构在机械上稳定化或者被稳定化。此外,例如承载芯片的芯片卡模块的衬底的刚性可以借助于一个或多个加强结构至少在衬底的一个区域中被提高。
为了实现芯片卡模块(或芯片卡模块的芯片)的改善的稳定性,衬底、芯片和/或加强结构的机械变形特性(例如刚性)可以被适配(anpassen)。在该情况下下,可以在以防摧毁的机械保护与对芯片的金属化结构或芯片卡模块的金属化结构的保护之间提供平衡。
根据不同的实施方式,衬底的一个区域可以被加强(被支撑和/或加固),例如其中(或之上)布置有芯片或布置芯片的区域,而衬底的剩余区域可以被构成为柔性的,例如衬底的其中可以布置有天线结构的剩余区域。这例如可以通过以下方式实现,即提供(例如具有在大约10μm至大约50μm范围中的厚度的)柔性衬底,其中在衬底的上侧和下侧分别可以布置(例如具有在大约30μm至大约50μm范围中的厚度的)与衬底的厚度相比相对厚的金属层,其中衬底的上侧和下侧上的金属层可以具有类似大小。金属层在此可以用作用于芯片、芯片卡模块和/或衬底的一个区域的支承结构、加固结构和/或加强结构。此外,例如至少一个加强结构(金属层)可以被设立为使得该加强结构支承、加固和/或加强芯片、芯片卡模块和/或衬底的一个区域。
根据不同的实施方式,完成了的封装(完成地经处理的芯片卡模块)可以以多层工艺在中间层压到或被层压到芯片卡中或芯片卡外壳中。在芯片卡模块和外围设备(例如用于与芯片卡模块或与芯片卡模块的芯片通信的读卡器)之间的信号耦合例如可以无接触地进行,例如借助于芯片卡模块的天线和芯片卡(或芯片卡外壳)的增益天线。
此外,例如完成地经处理的芯片卡的表面轮廓可以是在芯片卡制造时的质量特征,其中芯片卡应该具有尽可能平坦的卡表面,使得例如芯片卡模块的装入位置不能或只能困难地可见。其中所述的方法应该有利于描述平坦的芯片卡表面并且同时简化芯片卡制造过程。
一般而言,芯片卡模块可以嵌入或者被嵌入在两个载体层之间,其中用于芯片的凹处可以处于上载体层中并且用于衬底的凹处可以处于下载体层中。在此,载体层的初始材料厚度例如可能选择得或被选择得稍微厚实于要制造的芯片卡模块的总厚度(例如为了制造具有大约200μm的厚度的芯片卡模块可以使用分别具有大约105μm的厚度的两个载体层),使得在金属带状导线(Metallleiterbahnen)之间的中间空间和在芯片和衬底和凹处之间的间距在层压期间可以由周围的卡材料充填。
但是在此,可能得出问题,因为例如尽管这些材料维持措施(Materialvorhaltemaßnahmen)芯片卡模块在层压之后明显地在卡体中呈现。此外,在载体层中提供凹处例如可能引起复杂的和成本密集的制造过程。
借助于芯片卡模块的薄的但是机械上稳健的(稳定的)实施(如这里所述的那样),芯片卡模块可以被层压入在两个塑料覆层(PVC、PC或者聚合物)之间,而塑料覆层不必配备凹处。在此,芯片卡模块可以经受住层压入(和例如压合或在压力下层压)而不损坏。该制造过程例如可以是成本低廉地并且同时以简单的过程流程高效地被采用。在此,简化的过程进行可以导致显著的成本节省和在此同时导致高质量的芯片卡,其中芯片卡模块例如不再在芯片卡表面处呈现,这例如可以应被归因于,由于芯片卡模块而附加地产生的体积通过在层压过程中产生了的或形成的塑料覆层材料压缩补偿,这在最后的芯片卡制造过程中可能导致仅不明显的部分提高的总卡厚度。
图1A以示意性流程图阐明用于制造芯片卡模块装置的方法100a,其中该方法可以具有:在110中,在第一载体层上布置芯片卡模块;在120中,将第二载体层施加到芯片卡模块上;和在130中,将第一载体层与第二载体层进行层压和/或压合,使得芯片卡模块由第一载体层和第二载体层包围。在此,第一载体层可以无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处。此外,第二载体层可以无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处。此外,第一载体层和第二载体层可以无用于分别接纳芯片卡模块的一部分的预制的芯片卡模块接纳凹处。
直观地看,第一载体层和第二载体层在芯片卡模块应该被嵌入到的区域中可以不具有预制的凹处,也即在其上方布置芯片卡模块的、第一载体层的区域可以无预制的凹处,并且布置在芯片卡模块上方的、第二载体层的区域可以同样无预制的凹处。在此,术语“预制的”在预制的凹处意义上可以被理解为使得在此不涉及小的自然地(作为聚合物载体层的固有特性出现的)出现的空腔、沟槽、凹陷和/或类似物,也即例如不涉及显著小于芯片卡模块所占据的体积的数量级的凹处。在此,例如小于芯片卡模块的体积的20%的凹处不能被看作是预制的凹处。换句话说,预制的凹处关于其空间尺寸(或者体积)可以位于与芯片卡模块的空间尺寸(或体积)类似的范围(±50%)中或者相同的数量级中。
此外,芯片卡模块可以具有以下方面:衬底;衬底上的芯片;和在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分。根据不同的实施方式,第一机械加强结构(其中也称为加强结构)可以覆盖芯片的一个或多个表面或者与芯片的一个或多个表面邻接。此外,第一机械加强结构可以至少部分地布置在衬底的表面上,所述表面与芯片被固定在的表面相对,也即第一机械加强结构可以至少部分地布置在衬底的背离芯片的表面上。
如在图1A中阐明地,在示意性流程图中,用于制造芯片卡的方法100b从用于制造芯片卡模块装置的方法100a出发可以此外具有:在140中,施加至少一个附加层,使得构成芯片卡。
在图2A至2E中,分别以示意性侧视图或横截面图按照在用于制造芯片卡模块装置200a的方法100a期间或在用于制造芯片卡200b的方法100b期间的不同过程片段阐明芯片卡模块装置200a或芯片卡200b。
如在图2A中所示地,例如在执行了方法100a或方法100b的过程110之后,芯片卡模块装置200a可以具有第一载体层202a,其中芯片卡模块206可以布置在第一载体层202a上方或布置在第一载体层202a的第一区域204a上方。在此,芯片卡模块206可以放置到第一载体层202a上或者被保持在第一载体层202a上方。
根据不同的实施方式,例如芯片卡模块206可以具有衬底,在所述衬底上可以固定芯片206c,其中在衬底206s和芯片206c之间此外可以设立加强结构206v。可替换地,加强结构206v例如可以布置在芯片206c之上或不仅布置在芯片206c之上而且布置在芯片206c之下(参见例如图3A至3D和图4)。
根据不同的实施方式,芯片206c可以是芯片装置或柔性的芯片装置,例如芯片206c可以布置在柔性芯片芯片外壳中或者芯片206c可以借助于一个柔性稳定化层或者借助于多个柔性稳定化层稳定化或被稳定化。
此外,加强结构206v(例如第一机械加强结构206v)可以具有以下材料中的至少一种或者由其组成:金属、金属材料、合金、金属间连接、铜、铝、钛、氮化钛、钨、掺杂的硅(多晶硅)。
根据不同的实施方式,第一载体层202a的表面可以限定侧向203。此外,第一载体层202a的空间扩展可以垂直于侧向地限定第一载体层202a的厚度201a。
根据不同的实施方式,加强结构206v可以具有在大约5μm至大约100μm范围中的厚度(例如垂直于侧向203的空间扩展),例如在大约10μm至大约80μm范围中的厚度、例如在大约20μm至大约60μm范围中的厚度。根据不同的实施方式,第一加强结构206v可以具有大约40μm的厚度。
根据不同的实施方式,因此加强结构206v的刚性可以大于衬底206s的刚性,使得衬底102的一个区域可以借助于加强结构206v被稳定化,其中衬底206s的剩余区域可以保持柔性的。在衬底206s的剩余柔性区域中,例如可以布置有天线或天线结构。此外,加强结构206v的刚性可以有助于使芯片206c稳定化,使得芯片206c可以相对于机械载荷更耐抗。
根据不同的实施方式,芯片206c可以具有芯片厚度(例如垂直于侧向203的空间扩展),其中该芯片厚度可以小于大约110μm,例如小于100μm,例如芯片厚度可以处于5μm至大约100μm的范围中。
根据不同的实施方式,衬底206s可以是载体薄膜,其中衬底206s可以具有塑料和/或聚合物或者可以由其组成。衬底206s可以例如由聚酰亚胺组成或具有聚酰亚胺。此外,衬底206s例如可以由PVC(聚氯乙烯)和/或PC(聚碳酸酯)组成或者具有PVC和/或PC。此外,衬底206s可以具有在大约1μm至大约100μm的范围中的厚度(例如垂直于侧向203的空间扩展),例如在大约5μm至大约50μm范围中的厚度,例如衬底206s可以具有在大约20μm至大约30μm范围中的厚度。
根据不同的实施方式,加强结构206v可以覆盖或遮盖芯片206c或芯片表面的至少50%。
根据不同的实施方式,第一载体层例如可以逐辊(Rolle)地被处理。
如在图2B中阐明的,例如在方法100a或方法100b的过程120中,第二载体层202b可以布置(定位)或被布置(定位)在第一在载体层202a上方和芯片卡模块206上方。在此,第二载体层202b的第二区域204b可以定位在芯片卡模块206之上或者第二载体层202b的第二区域204b定义为定位在芯片卡模块206之上的区域。
直观地看,第一载体层202a的第一区域204a和第二载体层202b的第二区域204b可以是相应载体层的任意区域,也即不是专门预制的。
图2B以示意性侧视图或者横截面图阐明例如在执行了方法100a或100b的过程130之后的芯片卡模块装置200a。芯片卡模块206可以嵌入在第一载体层202a与第二载体层202b之间。例如可以借助于层压进行芯片卡模块206的嵌入,例如借助于冷层压或热层压,或者借助于层压和附加的压合来进行。可替换地,可以借助于压合进行芯片卡模块206的嵌入。
根据不同的实施方式,芯片卡模块206在载体层202a、202b之间的嵌入或芯片卡模块206到共同的经层压的载体层结构(载体结构)中的嵌入可以如此执行或被执行,使得芯片卡模块206完全由载体层202a、202b或载体层结构(或者由载体层202a、202b或载体层结构的载体材料)围绕,其中直观地在层压时共同的载体层结构由两个载体层202a、202b形成。换句话说,芯片卡模块206不仅可以从侧面完全由载体层202a、202b或载体层结构的载体材料围绕和同时从上以及从下由载体层202a、202b或载体层结构的载体材料完全覆盖。在此,载体层202a、202b可以或者载体层结构可以(载体层202a、202b或载体层结构的载体材料可以)与芯片卡模块206直接接触。
根据不同的实施方式,第一载体层202a的厚度201a可以与第二载体层202b的厚度201b相同。直观地看,由于将芯片卡模块206层压和/或压合动载体层中,载体层在区域204a、204b中的相应厚度可以减小。在此,载体层的载体材料在区域204a、204b中可以被压挤,也即被压缩(载体材料在区域204a、204b中的质量密度可以局部被提高)。载体材料在区域204a、204b中的该压缩可以例如实现(由于方法100a、100b引起),使得芯片卡模块206可以被嵌入到载体层中,其中芯片卡模块206的被接纳的体积可以通过以下方式至少部分地被补偿,即载体层的载体材料压缩并因此载体层的经压缩的载体材料在区域204a、204b中提供用于芯片卡模块206的地方(Platz)。因此,直观地在芯片卡模块206被接纳在的区域中仅发生芯片卡模块装置100的总厚度201f的不明显提高。
换句话说,在载体结构202a、202b中芯片卡模块的被接纳的体积至少部分地(例如至大于30%、例如至大于50%、例如至大于70%、 例如至大于90%)借助于载体材料的所引起的压缩(也即在载体层202a、202b的区域204a、204b中的体积减小和随之出现的局部密度提高)被补偿。
根据不同的实施方式,芯片卡模块装置200a如在图2C中所示那样可以是用于制造芯片卡200b的中间级,其中芯片卡200b具有芯片卡模块装置200a。
图2D以示意性侧视图或横截面图阐明芯片卡 200b或芯片卡的一部分。芯片卡模块装置200a例如可以被引入和层压入(和/或压合)到两个其他载体层202c、202d之间,使得芯片卡200b被构成。
根据不同的实施方式,载体层202a、202b、202c、202d可以由相同的载体材料组成或具有相同的载体材料,例如PVC或PV或另外的塑料。此外,载体层202a、202b、202c、202d可以由不同的载体材料组成或具有不同的载体材料。
根据不同的实施方式,载体层202a、202b、202c、202d的相应厚度201a、201b、201c、201d可以被适配或选择为使得芯片卡200b的总厚度201g处于大约600μm至大约1000μm的范围中,例如在大约0.8mm的范围中。
此外,芯片卡模块装置200a或芯片卡200b可以具有一个或多个附加功能差,例如安全层或者应该保护芯片卡模块206免遭分析和/或操纵的层。根据不同的实施方式,芯片卡200b可以附加地具有印刷层(其上例如可以施加主题(Motiv))和/或刮痕保护层(刮痕保护薄膜)。此外,芯片卡可以附加地具有个性化层结构或者安全层结构,其例如借助于激光处置或者得以处置(例如在用于个人标识的芯片卡(身份证)中直至八个相互焊接的层或大于八个的相互焊接的层)。
如在图2E阐明地,芯片卡模块206可以具有天线210或天线结构210用于无接触地传输数据,例如用于与周围或者与外部器件(设备)通信。此外,芯片卡200b和/或芯片卡模块装置200a可以具有其他天线208或者其他天线结构208,所谓的增益天线208或增益天线结构208用于加强芯片卡模块206的发射功率和/或接收功率,其中增益天线208或增益天线结构208可以电感式地与芯片卡模块206的天线210或天线结构210耦合,例如芯片卡模块206的天线210和增益天线208分别可以线圈状地(作为所谓线圈)来提供,其中增益天线208围绕芯片卡模块206的天线210和从而电感式地耦合。
根据不同的实施方式,芯片卡模块206的天线210或天线结构210可以布置和设立在衬底206s上(例如在衬底206s的一个表面上或者衬底206s的两个表面上)。此外,增益天线208或增益天线结构208可以布置和设立在载体层上(例如第一载体层202上和/或第二载体层202b上)。
根据不同的实施方式,芯片卡模块206的芯片206c可以借助于天线或天线结构和/或借助于增益天线或增益天线结构通信。通信例如可以借助于电磁辐射(RF或无线电频率)以在大约100kHz至大约14MHz的范围中的频率、例如以大约13.56MHz的频率进行。
下面描述芯片卡200b、芯片卡模块装置200a的各种修改和配置以及对芯片卡模块206的细节,其中关于前面描述的图所描述的基本特征和功能方式可以类似地被包括在内。此外,下面描述的特征和功能方式类似地可以被转用到在图2A至2E中所述的芯片卡200b或芯片卡模块装置200a或者与其组合。
图3A示出芯片卡模块装置206的示意性横截面图或侧视图,其中芯片卡模块206可以类似于前面的描述被设立并且其中此外天线210(或者天线结构210)布置在衬底206s上。天线210例如可以布置在衬底206s的侧206a上,在该侧上也布置有芯片206c。换句话说,芯片206c和天线210可以布置在衬底206s的相同侧上。此外,天线210也可以布置在衬底206s的与侧206a相反的侧206b上。
根据不同的实施方式,天线210或天线结构210可以具有以下材料中的至少一种或者由其组成:金属、金属材料、合金、金属间连接、铜、铝、钛、氮化钛、钨、掺杂的硅(多晶硅)、金、银、镍、锌、铝硅合金。
此外,天线210或天线结构210可以具有结构化的层或者由其组成,例如结构化的铜层,其例如借助于铜蚀刻工艺构成。此外,天线210或天线结构210可以具有结构化的铝层,其例如借助于铝蚀刻工艺构成。
此外,芯片卡模块206可以被设立为使得在芯片206c与外围设备之间的数据传输可以无接触地借助于天线210进行。此外,芯片卡模块206可以具有多个天线210a、210b,如在图3B中阐明的。在此,第一天线210a可以布置在衬底206s的第一侧206a上,并且第二天线210b可以布置在衬底206s的第二侧206b上。可以理解,所述一个天线210或者多个天线210a、210b可以与芯片206c导电连接,使得可以进行数据传输。此外,多个天线210a、210b可以构成共同的天线结构210,例如第一天线210a和第二天线210b可以借助于穿过衬底206s的贯通部(Durchkontaktierung)彼此导电连接。
此外,第一加强结构206v可以在芯片206c和衬底206s之间布置在表面206a上,其中第一加强结构206v的侧向扩展可以比芯片206c的侧向扩展大。在此,芯片206c可以借助于底部填充(借助于底部填充(Underfill)过程)被固定在第一加强结构206v上。在此,例如可以由底部填充材料(Underfill-Material(底部填充材料))围绕第一加强结构206v的至少一部分。底部填充材料例如可以覆盖第一加强结构206v的侧面。
此外,第二加强结构306v可以设立和/或布置在芯片卡模块206的衬底206s的第二侧206b上。
图3B示出芯片卡模块206的示意性横截面图或侧视图,该芯片卡模块206具有衬底206s、施加在衬底206s的第一侧206a上的第一加强结构206v和第二加强结构306v,其中第二加强结构306v设立和/或布置在衬底206s的第二侧206b上,其中衬底206s的第二侧206b可以与第一侧206a相对。
根据不同的实施方式,第一加强结构206v和/或第二加强结构306v可以借助于化学气相沉积(CVD)或者借助于物理气相沉积(PVD)予以构成或者被构成。此外,第一加强结构206v和/或第二加强结构306v可以借助于电化学或电镀过程予以构成或被构成。
此外,第一加强结构206v和/或第二加强结构306v的构成可以具有以下过程中的至少一个或多个:光刻过程、蚀刻过程、结构化过程、化学机械抛光(CMP)、层沉积过程(所谓的成层)、铜蚀刻过程、铝蚀刻过程。
根据不同的实施方式,第一加强结构206v和/或第二加强结构306v可以构成或被构成,其方式是,一个或多个沉积的层被结构化,例如借助于一个蚀刻过程或借助于多个蚀刻过程。
例如,铜层和/或铝层可以被沉积在衬底206s的至少一部分上。此外,铜层(或铝层)可以被结构化。根据不同的实施方式,掩模(例如光刻掩模)可以被施加到衬底206s上,使得对应地载体的至少一个区域暴露,并且接着第一加强结构206v和/或第二加强结构306v(例如铜层或铝层)可以在衬底206s的暴露的区域中被构成。
此外,天线结构210(例如第一天线210a和/或第二天线210b)可以在与加强结构206v、306v相同的过程中、例如在金属层的共同的结构化步骤中被制造。
根据不同的实施方式,第一加强结构206v和/或第二加强结构306v可以借助于对在衬底206s上的所施加的层的结构化(图案化)来构成,其中结构化可以借助于化学或物理蚀刻过程进行,例如借助于湿蚀刻或湿化学蚀刻或借助于干蚀刻进行。
借助于第一加强结构206v和/或第二加强结构306v可以加强和/或稳定化柔性衬底206s的区域306s,其中芯片206c可以布置或可以被布置在衬底206s的经加强的和/或经稳定化的区域306s上方。
图3C示出芯片卡模块206的示意性横截面图或侧视图,该芯片卡模块具有衬底206s、第一加强结构206v、第二加强结构306v和芯片206c,其中芯片206c固定在第一加强结构206v处。此外,芯片206c也可以借助于附加结构和借助于附加过程、例如借助于焊合、粘接或借助于适当的金属化过程被固定在第一加强结构206v处。
此外,天线210可以设立在衬底206s上,或者天线结构210可以设立在衬底206s上(如前所述的那样)。根据不同的实施方式,如前所述的那样,第一加强结构206v、第二加强结构306v和天线210可以借助于典型的半导体工业过程构成。
此外,芯片206c可以是超薄芯片或薄化的芯片,例如柔性芯片,如前述的那样。
如在图3C中所示的那样,芯片206c可以借助于底部填充材料类似于所谓倒装芯片安装地固定或被固定在衬底206s处或第一加强结构206v处。在此,例如焊料球322可以提供在芯片206c和载体之间和/或在芯片206c和天线210之间的电接触结构,其中芯片206c借助于底部填充材料320可以固定或者可以被固定在第一加强结构206处。
此外,在此底部填充材料320可以包围第一加强结构206v。此外,底部填充材料320和/或第一加强结构206v可以至少部分地包围芯片206c。
此外,芯片卡模块206可以具有一个或多个保护层或加强层,例如在芯片206c上或在芯片206c上方。
如在图3D中所示的那样,芯片206c可以借助于焊合过程类似于所谓的倒装芯片安装地被固定在衬底206s处或第一加强结构206v处。在此,例如接触结构324可以提供在芯片206c与衬底206s之间和/或在芯片206c与天线210之间的电接触,其中芯片206c可以借助于焊料层固定在第一加强结构206v处。
根据不同的实施方式,天线210可以在衬底206s的不借助于加强结构206v或借助于加强结构206v、306v加强的区域中被构成。天线210可以例如布置在围绕芯片206c的区域中。换句话说,天线210可以与第一加强结构206v和/或与芯片206c有侧向间距地布置。
图4示例性地以示意性分解图根据不同实施方式示出芯片卡模块206的结构。第一加强结构206v例如可以布置在衬底206s的第一侧上。此外,第一天线210a可以布置在衬底206s的第一侧上,其中第一天线210a例如可以与第一加强结构206v电耦合(导电连接)。此外,芯片206c可以布置在第一加强结构206v上或布置在第一加强结构206v上方,使得芯片206c借助于第一加强结构206v导电连接至天线210。根据不同的实施方式,因此第一加强结构206v可以除了如前述的稳定化和保护功能之外也用于电接触芯片206c。
此外,第二天线210b可以布置在衬底206s的第二侧上,其中第二天线210b可以与第一天线210a和/或与芯片206c导电连接。根据不同的实施方式,可以在衬底的第二侧上与第一加强结构206v相对地和/或与芯片206c相对地布置第二加强结构306v,如前述的那样。此外,第一加强结构206可以位于芯片面之内并且由底部填充完全包围。
此外,第二加强结构306v可以具有边缘结构,该边缘结构可以防止或减少衬底206s由于机械载荷而撕裂。
此外,第二加强结构306v可以大致具有芯片面的大小并且例如具有以下形状的边缘结构,即避免通过第一加强结构206v和第二加强结构306v和/或芯片206构成的直剪切边(Scherkante)。直观地,在此第二加强结构306v的侧向界限(第二加强结构306v的边)可以类似于邮票边的形状来产生或提供,其中在衬底的第二侧上的“尖角(Zacken)”伸出芯片面。
根据不同的实施方式,柔性衬底206s或柔性芯片206c可以至少沿着一个方向改变其形状,其中该变形可以是可逆的,使得芯片206c或衬底206s不被损坏并且又可以分别采取最初的形状。如在图4中所示的那样,芯片卡模块206例如可以对机械压力或机械应力是耐抗的,使得芯片卡模块206可以在无损坏的情况下实现压合成芯片卡模块装置200a或芯片卡200b。常规的芯片卡模块例如可能在压合时被损坏或破坏,其中所述常规的芯片卡模块例如不基于(借助于加强结构)加强的柔性芯片装置(例如柔性衬底206s上的柔性芯片206c)的原理。
此外,芯片卡模块206可以具有小于例如100μm的厚度,使得芯片卡模块206可以经受住压合。
根据不同的实施方式,衬底206s可以是薄膜,例如塑料薄膜或聚合物薄膜。此外,第一加强结构206v可以是金属薄膜,例如铜薄膜或铝薄膜。此外,第二加强结构306v可以是金属薄膜,例如铜薄膜或铝薄膜。
根据不同的实施方式,衬底206s和/或芯片卡模块206可以是柔性的,使得该方法100a、110b可以以辊到辊(Rolle-zu-Rolle)方法被执行。辊到辊方法可以实现用于制造芯片卡模块装置200a或芯片卡200b的成本低廉的、快速的和高效的方法。
图5以示意性流程图阐明用于制造芯片卡模块装置200a的方法500a,其中该方法可以具有:在510中,在第一载体层和第二载体层之间布置芯片卡模块,其中第一载体层具有第一材料和第二载体层具有第二材料,将第一载体层与第二载体层进行层压和/或压合,其中具有第一体积的芯片卡模块由第一载体层和第二载体层接纳,其中第一材料和第二材料的材料密度在压合时由于芯片卡模块的被接纳的第一体积被提高。以与方法100b类似的方式,方法500a可以是用于制造芯片卡200b的方法的一部分,如前述那样。
因此,芯片卡模块装置可以具有:具有载体材料的载体层结构;被嵌入到载体层结构中的芯片卡模块,其中载体层结构具有在芯片卡模块之下的第一区域和具有在芯片卡模块之上的第二区域;和其中载体层结构的载体材料在第一区域中和/或在第二区域中由于所嵌入的芯片卡模块被压缩。在此,芯片卡模块可以具有:衬底;衬底上的芯片;芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分。
在图6A至6C中分别以横截面图示出芯片卡模块装置200a和/或芯片卡200b,例如在制造过程期间或在制造过程之后。
如在图6A中所示,芯片卡模块206可以布置或被布置在可以具有增益天线208的第一载体结构202a与第二载体层202b之间并且接着,载体层202a、202b可以被层压和/或相互压合,或者芯片卡模块206可以被层压入和/或压入。
换句话说,可以如此进行层压,使得同时对载体层202a、202b施加压力,例如垂直于或横向于载体表面(例如从方向640)。嵌入(层压入)到载体层结构202a、202b中的芯片卡模块206例如在图6B中示出。
在压合和/或层压入(Einlaminieren)时,机械压力可以如此大,使得载体材料在区域204a、204b中(在芯片卡模块206的周围)的密度被压缩,使得由芯片卡模块206占用的体积部分地通过以下方式提供,即载体材料的体积被减小,也即载体材料的密度(质量密度、空间密度、体积密度、纯密度、压制密度等)被提高。
根据不同的实施方式,层压可以是热层压,其中例如载体层202a、202b的载体材料具有熔粘材料或熔粘组分(热粘合剂或热粘接剂)。在此,压合和/或层压可以借助于多个热的辊或轧辊进行或者借助于两个相对的加热板进行,所述加热板以热的方式连接熔粘材料或熔粘组分(例如在大约60℃至200℃的范围中的温度下)。
根据不同的实施方式,层压可以是冷层压,该冷层压例如同样可以在压力下借助于轧辊或压力机进行。
根据不同的实施方式,载体层的层压和压合可以提高芯片卡模块装置200a或芯片卡200b的防伪性,因为从而可以实现载体层彼此间和/或载体层与芯片卡模块206的强连接,使得对芯片卡模块装置200a和/或芯片卡的事后加工在无显著耗费的情况下不能实现。
根据不同的实施方式,局部地在芯片卡模块装置200a的区域中可以提高芯片卡模块装置200a的总厚度210f,其中该提高与芯片卡模块206的被接纳的体积相比是不明显的(unwesentlich)。
如在图6C中阐明的,芯片卡模块装置200a(和芯片卡模块206)可以被层压入到多个其他层202c、202d、202e、202f(其可以具有与载体层202a、202b类似的特性或者可以用作功能层)之间。层压(和/或压合)在此可以通过与已经对于载体层202a、202b描述的相同的方式或类似的方式进行。
根据不同的实施方式,局部地在芯片卡200b的区域中可以提高芯片卡200b的总厚度210g,其中该提高602与芯片卡模块206的被接纳的体积相比是不明显的。直观地看,芯片卡200b的表面可以被表示为平坦的,其中芯片卡模块206的装入位置可以是不可见的。这例如同样可以提高芯片卡200b的防操纵性。
Claims (20)
1.用于制造芯片卡模块装置(200a)的方法,该方法具有:
在第一载体层(202a)上布置芯片卡模块(206),其中第一载体层(202a)无用于接纳芯片卡模块(206)的预制的芯片卡模块接纳凹处,并且其中芯片卡模块(206)具有:
·衬底(206s);
·衬底(206s)上的芯片(206c);
·在芯片(206c)和衬底(206s)之间的第一机械加强结构(206v),其中第一机械加强结构(206v)覆盖芯片(206c)的表面的至少一部分;
将第二载体层(202b)施加到芯片卡模块(206)上,其中第二载体层(202b)无用于接纳芯片卡模块(206)的预制的芯片卡模块接纳凹处;以及
将第一载体层(202a)与第二载体层(202b)进行层压和/或压合,使得芯片卡模块(206)由第一载体层(202a)和第二载体层(202b)包围。
2.根据权利要求1所述的方法,其中衬底(206s)具有塑料或者由塑料组成。
3.根据权利要求1或2所述的方法,其中芯片卡模块(206)此外具有天线结构(210),所述天线结构布置在衬底(206s)上。
4.根据权利要求1至3之一所述的方法,其中芯片卡模块(206)此外在与布置有第一机械加强结构(206v)的侧相对的侧上在芯片(206c)上方具有第二机械加强结构(306v),其中第二机械加强结构(306v)覆盖芯片(206c)的表面的至少一部分。
5.根据权利要求1至4之一所述的方法,其中第一载体层(202a)和/或第二载体层(202b)具有塑料或由塑料组成。
6.根据权利要求1至5之一所述的方法,其中第一载体层(202a)与第二载体层(202b)被层压和/或压合为,使得芯片卡模块(206)由第一载体层(202a)和第二载体层(202b)完全包围,使得芯片卡模块(206)完全与第一载体层(202a)或与第二载体层(202b)处于体接触中。
7.根据权利要求1至6之一所述的方法,其中芯片卡模块装置(200a)此外具有增益天线结构(208),所述增益天线结构布置在第一载体层(202a)和/或第二载体层(202b)上。
8.用于制造芯片卡(200b)的方法,该方法具有:
·按照根据权利要求1至7之一所述的方法制造芯片卡模块装置(200a);和
·施加至少一个附加层(202vc,202d),使得构成芯片卡。
9.芯片卡模块装置,具有:
第一载体层(202a),其中第一载体层(202a)无用于接纳芯片卡模块(206)的预制的芯片卡模块接纳凹处;
芯片卡模块(206),其布置在第一载体层(202a)上方,其中芯片卡模块(206)具有:
·衬底;
·衬底上的芯片;
·在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分;
布置在芯片卡模块(206)上方的第二载体层(202b),其中第二载体层(202b)无用于接纳芯片卡模块(206)的预制的芯片卡模块接纳凹处;
其中第一载体层(202a)与第二载体层(202b)被层压为,使得芯片卡模块(206)由第一载体层(202a)和第二载体层(202b)包围。
10.根据权利要求9所述的芯片卡模块装置,其中衬底(206s)具有塑料或者由塑料组成。
11.根据权利要求9或10所述的芯片卡模块装置,其中芯片卡模块(206)此外具有天线结构(210a,210b),所述天线结构布置在衬底上。
12.根据权利要求9至11之一所述的芯片卡模块装置,其中芯片卡模块(206)此外在与布置有第一机械加强结构(206v)的侧相对的侧上在芯片上方具有第二机械加强结构(306v),其中第二机械加强结构(306v)覆盖芯片的表面的至少一部分。
13.根据权利要求9至12之一所述的芯片卡模块装置,其中第一载体层(202a)和/或第二载体层(202b)具有塑料或由塑料组成。
14.根据权利要求9至13之一所述的芯片卡模块装置,其中芯片卡模块(206)由第一载体层(202a)和第二载体层(202b)完全包围,使得芯片卡模块(206)完全与第一载体层(202a)或与第二载体层(202b)处于体接触中。
15.根据权利要求9至14之一所述的芯片卡模块装置,其中芯片卡模块装置(200a)此外具有增益天线结构(208),所述增益天线结构布置在第一载体层(202a)和/或第二载体层(202b)上。
16.芯片卡,具有:
·根据权利要求1至15之一所述的芯片卡模块装置(200a);和
·芯片卡模块装置上的至少一个附加层。
17.用于制造芯片卡模块装置的方法,该方法具有:
·在第一载体层(202a)和第二载体层(202b)之间布置芯片卡模块(206),其中第一载体层具有第一材料并且第二载体层具有第二材料;
·将第一载体层与第二载体层进行层压和压合,其中具有第一体积的芯片卡模块由第一载体层和第二载体层接纳,
·其中第一材料和第二材料的载体密度在压合时由于芯片卡模块的被接纳的第一体积被提高。
18.根据权利要求17所述的方法,其中芯片卡模块(206)具有:
·衬底;
·衬底上的芯片;
·在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分。
19.芯片卡模块装置,具有:
·具有载体材料的载体层结构(202a,202b);和
·芯片卡模块(206),其嵌入到载体层结构(202a,202b)中,
·其中载体层结构(202a,202b)具有在芯片卡模块之下的第一区域(204a)和具有在芯片卡模块之上的第二区域(204b);和
·其中载体层(202a,202b)的载体材料在第一区域(204a)中和/或在第二区域(204b)中由于嵌入的芯片卡模块(206)被压缩。
20.根据权利要求19所述的芯片卡模块装置,其中芯片卡模块(206)具有:
·衬底;
·衬底上的芯片;
·在芯片和衬底之间的第一机械加强结构,其中第一机械加强结构覆盖芯片的表面的至少一部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013109976.9A DE102013109976B4 (de) | 2013-09-11 | 2013-09-11 | Chipkartenmodul-Anordnung, Chipkarte, Verfahren zum Herstellen einer Chipkartenmodul-Anordnung und Verfahren zum Herstellen einer Chipkarte |
DE102013109976.9 | 2013-09-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104680227A true CN104680227A (zh) | 2015-06-03 |
CN104680227B CN104680227B (zh) | 2018-09-21 |
Family
ID=52623402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410459423.XA Active CN104680227B (zh) | 2013-09-11 | 2014-09-11 | 芯片卡模块装置、芯片卡及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10395157B2 (zh) |
CN (1) | CN104680227B (zh) |
DE (1) | DE102013109976B4 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109291684A (zh) * | 2017-07-25 | 2019-02-01 | 英飞凌科技股份有限公司 | 芯片卡模块、其制造方法、其检查方法和芯片卡 |
CN110472969A (zh) * | 2019-09-29 | 2019-11-19 | 四川科道芯国智能技术股份有限公司 | 芯片卡和安全系统 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013156389A1 (en) * | 2012-04-19 | 2013-10-24 | Smartrac Ip B.V. | Integrated loop structure for radio frequency identification |
US11907791B2 (en) * | 2013-01-18 | 2024-02-20 | Amatech Group Lijited | Smart cards with metal layer(s) and methods of manufacture |
US9489606B1 (en) * | 2015-08-31 | 2016-11-08 | Verily Life Sciences Llc | Integrated on-chip antenna |
US10726219B1 (en) | 2017-11-28 | 2020-07-28 | Wells Fargo Bank, N.A. | Data-securing chip card construction |
US10438032B1 (en) | 2017-11-28 | 2019-10-08 | Wells Fargo Bank, N.A. | Data-securing chip card construction |
US10657535B1 (en) | 2017-12-05 | 2020-05-19 | Wells Fargo Bank, N.A. | Secure card not present transactions using chip-enabled cards |
CA3085336C (en) * | 2017-12-12 | 2021-03-30 | Cpi Card Group - Colorado, Inc. | Improved illuminable card |
US10810480B2 (en) * | 2018-06-25 | 2020-10-20 | Microelectronics Technology, Inc. | Electronic tag and electronic system using the same |
US10572784B1 (en) * | 2018-07-25 | 2020-02-25 | Wells Fargo Bank, N.A. | Wood transaction instrument |
JP1662551S (zh) * | 2019-09-06 | 2020-06-29 | ||
FR3137195A1 (fr) * | 2022-06-28 | 2023-12-29 | Idemia France | Procédé et carte à puce pour configuration d’une carte à puce |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000187717A (ja) * | 1998-12-22 | 2000-07-04 | Hitachi Cable Ltd | 非接触型icカード |
CN1493058A (zh) * | 2001-03-01 | 2004-04-28 | 1 | 制造模块的方法 |
WO2012163658A1 (de) * | 2011-06-01 | 2012-12-06 | Bundesdruckerei Gmbh | Sicherheits- oder wertdokument und verfahren zu dessen herstellung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2756955B1 (fr) * | 1996-12-11 | 1999-01-08 | Schlumberger Ind Sa | Procede de realisation d'un circuit electronique pour une carte a memoire sans contact |
CA2301640C (en) * | 1997-09-11 | 2005-05-03 | Precision Dynamics Corporation | Laminated radio frequency identification device |
JP4873776B2 (ja) * | 2000-11-30 | 2012-02-08 | ソニー株式会社 | 非接触icカード |
JP2003331242A (ja) * | 2002-05-10 | 2003-11-21 | Konica Minolta Holdings Inc | Icカード |
JP4278039B2 (ja) * | 2003-06-11 | 2009-06-10 | 共同印刷株式会社 | 非接触icカード、インレットシート及び非接触icカードの製造方法 |
DE102011056323A1 (de) * | 2011-12-13 | 2013-06-13 | Infineon Technologies Ag | Booster-Antennenstruktur für eine Chipkarte |
-
2013
- 2013-09-11 DE DE102013109976.9A patent/DE102013109976B4/de active Active
-
2014
- 2014-09-11 US US14/483,174 patent/US10395157B2/en active Active
- 2014-09-11 CN CN201410459423.XA patent/CN104680227B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000187717A (ja) * | 1998-12-22 | 2000-07-04 | Hitachi Cable Ltd | 非接触型icカード |
CN1493058A (zh) * | 2001-03-01 | 2004-04-28 | 1 | 制造模块的方法 |
WO2012163658A1 (de) * | 2011-06-01 | 2012-12-06 | Bundesdruckerei Gmbh | Sicherheits- oder wertdokument und verfahren zu dessen herstellung |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109291684A (zh) * | 2017-07-25 | 2019-02-01 | 英飞凌科技股份有限公司 | 芯片卡模块、其制造方法、其检查方法和芯片卡 |
CN110472969A (zh) * | 2019-09-29 | 2019-11-19 | 四川科道芯国智能技术股份有限公司 | 芯片卡和安全系统 |
Also Published As
Publication number | Publication date |
---|---|
CN104680227B (zh) | 2018-09-21 |
DE102013109976A1 (de) | 2015-03-26 |
US20150069132A1 (en) | 2015-03-12 |
DE102013109976B4 (de) | 2017-06-22 |
US10395157B2 (en) | 2019-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104680227A (zh) | 芯片卡模块装置、芯片卡及其制造方法 | |
US10685275B2 (en) | Method for fabricating a smart card device | |
JP4268681B2 (ja) | Icカード | |
US20110011939A1 (en) | Contact-less and dual interface inlays and methods for producing the same | |
CN104217240A (zh) | 芯片卡模块、芯片卡以及用于制造芯片卡模块的方法 | |
US8739402B2 (en) | Method of manufacture of IC contactless communication devices | |
WO2014172450A1 (en) | Dual interface module and dual interface card having a dual interface module manufactured using laser welding | |
KR102069747B1 (ko) | 균열-방지 전자 디바이스를 만들기 위한 방법 | |
KR20210087944A (ko) | 칩 카드용 전자 모듈 | |
KR101151025B1 (ko) | 접촉 및 비접촉 겸용 카드의 제조방법 | |
US20060261456A1 (en) | Micromodule, particularly for chip card | |
CN107111779A (zh) | 包括互连区的单面电子模块的制造方法 | |
JP4649688B2 (ja) | 非接触式icカード | |
CN102016886B (zh) | 带有收发器的空间结构以及制造其的方法 | |
US20060285301A1 (en) | Method for making a pre-laminated inlet | |
JP2000227954A (ja) | ハイブリッド型icカード及びicモジュール | |
JP7380254B2 (ja) | 接触および非接触共用icカードおよび接触および非接触共用icカードの製造方法 | |
KR20220086122A (ko) | 전자카드 제조용 열압착 보조 장치 | |
KR20220013204A (ko) | 메탈 카드 및 그 제조 방법 | |
JP2011108054A (ja) | 非接触式icカード | |
JP2008277825A (ja) | チップモジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |