CN104657230A - 应用于单片机的定时器系统及其处理方法 - Google Patents
应用于单片机的定时器系统及其处理方法 Download PDFInfo
- Publication number
- CN104657230A CN104657230A CN201510126334.8A CN201510126334A CN104657230A CN 104657230 A CN104657230 A CN 104657230A CN 201510126334 A CN201510126334 A CN 201510126334A CN 104657230 A CN104657230 A CN 104657230A
- Authority
- CN
- China
- Prior art keywords
- timer
- chip microcomputer
- pin
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
本发明公开了一种应用于单片机的定时器系统，其包括：系统时钟电路；定时器控制单元；寄存器单元，其包括两个8位寄存器，用于实现16位的计数模式，还包括两个隐藏于芯片内部的第二寄存器，用于保存定时器的重装值，当两个8位寄存器组成一个16位的计数器向上计数溢出时，第二寄存器根据设定将其内的重装值装载到8位寄存器内，实现自动重装。另外，本发明还公开了一种该系统的处理方法。本发明与现有技术相比，使得定时器具备了自动重装功能，扩充了传统的8051芯片中的定时器的使用范围，同时还实现了16位的自动重装载模式，从而使得定时器所能定时的范围更宽。
Description
技术领域
本发明涉及一种单片机的定时器技术，具体涉及一种应用于单片机的定时器系统及其处理方法。
背景技术
8051芯片是目前市场上比较常见且使用广泛的一种单片机，其内的定时器是8051芯片的一个重要组成部分。
目前的8051芯片中，定时器0/定时器1的模式0都是采用13位的定时及计数模式，并且由于目前的定时器中，寄存器仅能实现简单的储存作用，对于一些复杂的操作，像是重装值的装载无法实现，由此便使得目前的定时器无法实现自动重装的功能。
发明内容
为了解决上述技术问题，本发明提供了一种可以实现自动重装功能的应用于单片机的定时器系统及其处理方法。
为了达到上述目的，本发明的技术方案如下：应用于单片机的定时器系统，连接单片机的T0/T1引脚以及其他多个输入引脚，该系统包括：
系统时钟电路，用于向定时器内输入时钟信号；
定时器控制单元，用于接收和处理时钟信号以及多个引脚所输入的信号；
寄存器单元，其包括两个8位寄存器，用于实现16位的计数模式，还包括两个隐藏于芯片内部的第二寄存器，用于保存定时器的重装值，当两个8位寄存器组成一个16位的计数器向上计数溢出时，第二寄存器根据设定将其内的重装值装载到8位寄存器内，实现自动重装。
本发明的系统通过设置两个8位寄存器和两个隐藏于芯片内部的第二寄存器分别实现技术模式和保存定时器的重装值的功能，在两个8位寄存器组成一个16位的计数器向上计数溢出时，即给出类似于触发信号的功能，此时第二寄存器根据设定将其内的重装值装载到8位寄存器内，实现了定时器的自动重装功能。
因此，本发明与现有技术相比，使得定时器具备了自动重装功能，扩充了传统的8051芯片中的定时器的使用范围，同时还实现了16位的自动重装载模式，从而使得定时器所能定时的范围更宽。
在上述技术方案的基础上，本发明的系统还可以作如下改进：
作为优选的方案，上述的应用于单片机的定时器系统还包括中断单元，其连接寄存器单元，该中断单元中设置有中断控制器，该中断控制器使能定时器的中断允许为ET0，不允许为EA。
采用上述优选的方案，可以实现定时器的可不屏蔽中断，即在EA和ET0关闭后，定时器的中断仍然会继续响应。
作为优选的方案，在连接单片机的T0引脚时，通过T1管脚作为用于翻转并输出信号的T0CLKO，反之在连接单片机的T1引脚时，通过T0管脚作为用于翻转并输出信号的T1CLKO。
采用上述优选的方案，可以实现对外部时钟的分频输出。
作为优选的方案，上述的系统时钟电路中形成两路分频输入信号并与T0/T1引脚的输入信号汇集。
采用上述优选的方案，可以提高信号的输入和处理的精度和效率。
应用于单片机的定时器系统处理方法，其包括以下步骤：
1)通过系统时钟电路向定时器内输入时钟信号，同时通过单片机的T0/T1引脚以及其他多个输入引脚向所述定时器内输入信号；
2)通过定时器控制单元接收和处理所述时钟信号以及多个所述信号；
3)通过两个8位寄存器实现16位的计数模式，通过两个隐藏与芯片内部的第二寄存器保存定时器的重装值，当所述两个8位寄存器组成一个16位的计数器向上计数溢出时，所述第二寄存器根据设定将其内的重装值装载到所述8位寄存器内，实现自动重装。
本发明的方法通过设置两个8位寄存器和两个隐藏于芯片内部的第二寄存器分别实现技术模式和保存定时器的重装值的功能，在两个8位寄存器组成一个16位的计数器向上计数溢出时，即给出类似于触发信号的功能，此时第二寄存器根据设定将其内的重装值装载到8位寄存器内，实现了定时器的自动重装功能。
因此，本发明与现有技术相比，使得定时器具备了自动重装功能，扩充了传统的8051芯片中的定时器的使用范围，同时还实现了16位的自动重装载模式，从而使得定时器所能定时的范围更宽。
作为优选的方案，在8位寄存器和第二寄存器后连接中断单元，通过中断单元中的中断控制器使能定时器的中断允许为ET0，不允许为EA。
采用上述优选的方案，可以实现定时器的可不屏蔽中断，即在EA和ET0关闭后，定时器的中断仍然会继续响应。
作为优选的方案，输出信号时：在连接所述单片机的T0引脚时，通过T1管脚作为用于翻转并输出信号的T0CLKO；反之在连接所述单片机的T1引脚时，通过T0管脚作为用于翻转并输出信号的T1CLKO。
采用上述优选的方案，可以实现对外部时钟的分频输出。
附图说明
图1为本发明的应用于单片机的定时器系统中所涉及的定时器0的结构框图。
图2为本发明的应用于单片机的定时器系统中所涉及的定时器1的结构框图。
图3为本发明的应用于单片机的定时器系统处理方法的流程图。
其中，1.系统时钟电路 2.定时器 21.定时器控制单元 3.寄存器单元 31.8位寄存器 32.第二寄存器 4.输出单元 5.中断单元 51.中断控制器。
具体实施方式
下面结合附图详细说明本发明的优选实施方式。
为了达到本发明的目的，如图1-2所示，在本发明的应用于单片机的定时器系统的一种实施方式中，其连接单片机的T0/T1引脚以及其他多个输入引脚，即图中所示的GATE引脚(门引脚)、TRO控制引脚和INT0引脚等，该系统包括：系统时钟电路1，用于向定时器2内输入时钟信号；定时器控制单元21，用于接收和处理时钟信号以及多个引脚所输入的信号；寄存器单元3，其包括两个8位寄存器31，用于实现16位的计数模式，还包括两个隐藏于芯片内部的第二寄存器32，用于保存定时器的重装值，当两个8位寄存器31组成一个16位的计数器向上计数溢出时，第二寄存器32根据设定将其内的重装值装载到8位寄存器31内，实现自动重装；输出单元4，用以输出信号。
本系统通过设置两个8位寄存器和两个隐藏于芯片内部的第二寄存器分别实现技术模式和保存定时器的重装值的功能，在两个8位寄存器组成一个16位的计数器向上计数溢出时，即给出类似于触发信号的功能，此时第二寄存器根据设定将其内的重装值装载到8位寄存器内，实现了定时器的自动重装功能。因此，本系统与现有技术相比，使得定时器具备了自动重装功能，扩充了传统的8051芯片中的定时器的使用范围，同时还实现了16位的自动重装载模式，从而使得定时器所能定时的范围更宽。
为了进一步地优化本发明的实施效果，如图1-2所示，在本发明的应用于单片机的定时器系统的另一些实施方式中，在上述内容的基础上，其还包括中断单元5，其连接寄存器单元3，该中断单元5中设置有中断控制器51，该中断控制器51使能定时器2的中断允许为ET0，不允许为EA。采用该实施方式的方案，可以实现定时器的可不屏蔽中断，即在EA和ET0关闭后，定时器的中断仍然会继续响应。当定时器0工作时，只需要使能定时器0的中断允许位ET0，而不需要使能总中断使能为EA，即可正常响应定时器0中断；而且，一旦工作在模式3的定时器0中断被打开后，那么此中断即为不可屏蔽中断，即使关闭EA和ET0关闭后，定时器0的中断仍然会继续响应，固称其为不可屏蔽中断。同时，此中断的中断优先级是最高的。这种设计可被用于实时操作系统用的系统节拍定时器。
为了进一步地优化本发明的实施效果，如图1-2所示，在本发明的应用于单片机的定时器系统的另一些实施方式中，在上述内容的基础上，在连接单片机的T0引脚时，通过T1管脚作为用于翻转并输出信号的T0CLKO(图1所示)；反之在连接单片机的T1引脚时，通过T0管脚作为用于翻转并输出信号的T1CLKO(图2所示)。采用该实施方式的方案，可以实现对外部时钟的分频输出。传统的8051的定时器0/定时器1工作在计数模式时，相对应的T0(P3.4)/T1(P3.5)管脚为外部计数管脚，当定时器0/定时器1工作在定时模式时，相对应的T0/T1管脚为内部时钟输出管脚，即同一时刻，T0/T1管脚无法实现对外部输入的时钟进行分频输出功能。本发明对定时器0/定时器1的T0/T1管脚的功能进行增强和扩展，将T1功能扩展为T0CLKO，将T0功能扩展为T1CLKO。对于定时器0，当工作在外部计数模式是，T0为外部时钟的输入引脚，T1管脚为T0CLKO。同样，对于定时器1，当工作在外部计数模式是，T1为外部时钟的输入引脚，T0管脚为T0CLKO。
为了进一步地优化本发明的实施效果，如图1-2所示，在本发明的应用于单片机的定时器系统的另一些实施方式中，在上述内容的基础上，上述的系统时钟电路中形成两路分频输入信号并与T0/T1引脚的输入信号汇集。采用该实施方式的方案，可以提高信号的输入和处理的精度和效率。
为了达到本发明的目的，如图1-3所示，在本发明的应用于单片机的定时器系统处理方法的一种实施方式中，其包括以下步骤：
S1：通过系统时钟电路1向定时器2内输入时钟信号，同时通过单片机的T0/T1引脚以及其他多个输入引脚(即图中所示的GATE引脚(门引脚)、TRO控制引脚和INT0引脚等)向所述定时器内输入信号；
S2：通过定时器控制单元21接收和处理时钟信号以及多个信号；
S3：通过两个8位寄存器31实现16位的计数模式，通过两个隐藏与芯片内部的第二寄存器32保存定时器的重装值，当所述两个8位寄存器31组成一个16位的计数器向上计数溢出时，第二寄存器32根据设定将其内的重装值装载到8位寄存器31内，实现自动重装；
S4：输出信号。
本方法通过设置两个8位寄存器和两个隐藏于芯片内部的第二寄存器分别实现技术模式和保存定时器的重装值的功能，在两个8位寄存器组成一个16位的计数器向上计数溢出时，即给出类似于触发信号的功能，此时第二寄存器根据设定将其内的重装值装载到8位寄存器内，实现了定时器的自动重装功能。因此，本方法与现有技术相比，使得定时器具备了自动重装功能，扩充了传统的8051芯片中的定时器的使用范围，同时还实现了16位的自动重装载模式，从而使得定时器所能定时的范围更宽。
为了进一步地优化本发明的实施效果，如图1-3所示，在本发明的应用于单片机的定时器系统处理方法的另一些实施方式中，在上述内容的基础上，在8位寄存器31和第二寄存器32后连接中断单元5，通过中断单元5中的中断控制器51使能定时器2的中断允许为ET0，不允许为EA。采用该实施方式的方案，可以实现定时器的可不屏蔽中断，即在EA和ET0关闭后，定时器的中断仍然会继续响应。
为了进一步地优化本发明的实施效果，如图1-3所示，在本发明的应用于单片机的定时器系统处理方法的另一些实施方式中，在上述内容的基础上，输出信号时：在连接所述单片机的T0引脚时，通过T1管脚作为用于翻转并输出信号的T0CLKO；反之在连接所述单片机的T1引脚时，通过T0管脚作为用于翻转并输出信号的T1CLKO。采用该实施方式的方案，可以实现对外部时钟的分频输出。
传统的8051只能使用定时器1的模式2作为串口的波特率发生器，且必须对系统时钟进行除12和除32两次分频，从而使得串口的波特率很难提高。本发明中，当使用定时器1的模式0或者定时器2作为串口的波特率发生器时，其波特率时钟最快可以做到只对系统时钟4分频。从而使得在同样的工作频率的情况下，所设定的波特率比传统的8051要快96倍，从而大大加快了串口的数据传输。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (7)
1.应用于单片机的定时器系统，连接单片机的T0/T1引脚以及其他多个输入引脚，其特征在于，包括：
系统时钟电路，用于向定时器内输入时钟信号；
定时器控制单元，用于接收和处理所述时钟信号以及所述多个引脚所输入的信号；
寄存器单元，其包括两个8位寄存器，用于实现16位的计数模式，还包括两个隐藏于芯片内部的第二寄存器，用于保存定时器的重装值，当所述两个8位寄存器组成一个16位的计数器向上计数溢出时，所述第二寄存器根据设定将其内的重装值装载到所述8位寄存器内，实现自动重装。
2.根据权利要求1所述的应用于单片机的定时器系统，其特征在于，还包括中断单元，其连接所述寄存器单元，所述中断单元中设置有中断控制器，所述中断控制器使能定时器的中断允许为ET0，不允许为EA。
3.根据权利要求1所述的应用于单片机的定时器系统，其特征在于，在连接所述单片机的T0引脚时，通过T1管脚作为用于翻转并输出信号的T0CLKO，反之在连接所述单片机的T1引脚时，通过T0管脚作为用于翻转并输出信号的T1CLKO。
4.根据权利要求1所述的应用于单片机的定时器系统，其特征在于，所述系统时钟电路中形成两路分频输入所述信号并与所述T0/T1引脚的输入信号汇集。
5.应用于单片机的定时器系统处理方法，其特征在于，包括以下步骤：
1)通过系统时钟电路向定时器内输入时钟信号，同时通过单片机的T0/T1引脚以及其他多个输入引脚向所述定时器内输入信号；
2)通过定时器控制单元接收和处理所述时钟信号以及多个所述信号；
3)通过两个8位寄存器实现16位的计数模式，通过两个隐藏于芯片内部的第二寄存器保存定时器的重装值，当所述两个8位寄存器组成一个16位的计数器向上计数溢出时，所述第二寄存器根据设定将其内的重装值装载到所述8位寄存器内，实现自动重装。
6.根据权利要求1所述的应用于单片机的定时器系统处理方法，其特征在于，在所述8位寄存器和第二寄存器后连接中断单元，通过所述中断单元中的中断控制器使能定时器的中断允许为ET0，不允许为EA。
7.根据权利要求1所述的应用于单片机的定时器系统处理方法，其特征在于，输出信号时：在连接所述单片机的T0引脚时，通过T1管脚作为用于翻转并输出信号的T0CLKO；反之在连接所述单片机的T1引脚时，通过T0管脚作为用于翻转并输出信号的T1CLKO。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510126334.8A CN104657230A (zh) | 2015-03-20 | 2015-03-20 | 应用于单片机的定时器系统及其处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510126334.8A CN104657230A (zh) | 2015-03-20 | 2015-03-20 | 应用于单片机的定时器系统及其处理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104657230A true CN104657230A (zh) | 2015-05-27 |
Family
ID=53248403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510126334.8A Pending CN104657230A (zh) | 2015-03-20 | 2015-03-20 | 应用于单片机的定时器系统及其处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104657230A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108420420A (zh) * | 2018-03-23 | 2018-08-21 | 东华大学 | 一种基于单片机与蓝牙技术的心率检测方法 |
| CN111143098A (zh) * | 2018-11-06 | 2020-05-12 | 意法半导体(鲁塞)公司 | 监测针对电子模块的任务的方法 |
| CN111580378A (zh) * | 2020-04-27 | 2020-08-25 | 广东尚研电子科技有限公司 | 一种离线高精度时钟控制方法及时钟装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100205487A1 (en) * | 2009-02-10 | 2010-08-12 | Sony Corporation | Information processing apparatus, information processing method, program and information processing system |
| CN103246577A (zh) * | 2012-02-01 | 2013-08-14 | 瑞萨电子株式会社 | 看门狗电路、功率ic和看门狗监视系统 |
-
2015
- 2015-03-20 CN CN201510126334.8A patent/CN104657230A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100205487A1 (en) * | 2009-02-10 | 2010-08-12 | Sony Corporation | Information processing apparatus, information processing method, program and information processing system |
| CN103246577A (zh) * | 2012-02-01 | 2013-08-14 | 瑞萨电子株式会社 | 看门狗电路、功率ic和看门狗监视系统 |
Non-Patent Citations (2)
| Title |
|---|
| 陈桂友等: "《物联网智能网关设计与应用：STC单片机与网络通信技术》", 31 January 2013 * |
| 陈耀华: "《小型嵌入式系统设计原理》", 31 January 2012 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108420420A (zh) * | 2018-03-23 | 2018-08-21 | 东华大学 | 一种基于单片机与蓝牙技术的心率检测方法 |
| CN111143098A (zh) * | 2018-11-06 | 2020-05-12 | 意法半导体(鲁塞)公司 | 监测针对电子模块的任务的方法 |
| CN111580378A (zh) * | 2020-04-27 | 2020-08-25 | 广东尚研电子科技有限公司 | 一种离线高精度时钟控制方法及时钟装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103699509B (zh) | 基于定时器录波的串口通讯方法 | |
| CN105159374A (zh) | 面向超宽电压的在线监测单元及监测窗口自适应调节系统 | |
| CN104050146B (zh) | 一种微控制单元mcu芯片 | |
| CN102931994B (zh) | 应用于信号处理芯片的高速信号采样和同步的架构及方法 | |
| CN104657230A (zh) | 应用于单片机的定时器系统及其处理方法 | |
| CN109799870A (zh) | 一种时钟控制电路及控制方法 | |
| CN104617926A (zh) | 一种吞脉冲式时钟同步电路 | |
| CN105680830A (zh) | 一种支持多路时钟的无毛刺切换电路 | |
| CN103577378B (zh) | 一种全双工异步串行通信方法 | |
| JP2021508131A (ja) | プログラマブル制御回路を用いた選択的なクロック信号の提供 | |
| CN104852863A (zh) | 一种共享缓存交换机中的动态阈值管理方法及装置 | |
| CN110012181B (zh) | 定时控制器、包括其的调制解调器芯片和集成电路 | |
| CN108984446A (zh) | 基于fpga原语的phy接口及fpga芯片 | |
| CN102890445B (zh) | 一种多功能定时器 | |
| CN108540128A (zh) | 一种时钟分频电路及其分频方法 | |
| RU2008151966A (ru) | Способ снижения шума за счет реализации некоторой задержки от порта к порту | |
| CN106796505B (zh) | 指令执行的方法及处理器 | |
| CN207218713U (zh) | 一种时钟恢复电路 | |
| CN114500204B (zh) | Fsk数据发送控制装置、方法、定时器、mcu及设备 | |
| CN107340992A (zh) | 一种定点数据筛选电路 | |
| CN105406984B (zh) | 一种实现主备倒换背板时钟的系统及方法 | |
| CN105653748B (zh) | 一种时钟树资源的分配方法和时钟树架构 | |
| CN207720115U (zh) | 一种有利于降低系统功耗的fpga计数器单元 | |
| CN107741919B (zh) | 应用在控制系统中的数据通信装置 | |
| CN102163967B (zh) | 一种对脉冲数据进行采样的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Zilang Road, Chongchuan District 226004 Jiangsu city of Nantong province No. 28 Building 5 layer 1-4 Applicant after: Jiangsu Guoxin Technology Co., Ltd. Address before: 226004 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 58, building 3, floor 4 Applicant before: Nantong Guo Xin Microtronics A/S |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150527 |