CN104601985A - 信号分析方法、装置和系统 - Google Patents
信号分析方法、装置和系统 Download PDFInfo
- Publication number
- CN104601985A CN104601985A CN201510018315.3A CN201510018315A CN104601985A CN 104601985 A CN104601985 A CN 104601985A CN 201510018315 A CN201510018315 A CN 201510018315A CN 104601985 A CN104601985 A CN 104601985A
- Authority
- CN
- China
- Prior art keywords
- data
- analyzed
- signal analysis
- circuit
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
Abstract
本发明是关于一种信号分析方法、装置和系统，属于信号分析领域。所述方法包括：获取待分析数据；将待分析数据通过同步线路、数据线路和有效线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析；其中，信号分析系统中同步线路和有效线路被设置为数据传输线路，数据线路为数据传输线路。本发明通过解调器将待分析数据由同步线路、数据线路和有效线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，解决了现有技术中信号分析的速率较低，而且信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果，用于进行信号分析。
Description
技术领域
本发明涉及信号分析领域，特别涉及一种信号分析方法、装置和系统。
背景技术
目前机顶盒中的电路板通常包含有解调器(英文：Demodulator；简称：Demo)和片上系统(英文：System on Chip；简称：SOC)，解调器和SOC之间通过时钟(英文：clock；简称：clk)线路、同步(英文：synchronize；简称：sync)线路、数据(英文：data；简称：D0)线路和有效(英文：valid；简称：vld)线路连接，机顶盒在因为数字电视信号的问题而无法正常工作时，需要对数字电视信号进行分析。其中clk线路是作为时钟标识的线路，D0线路为传输数据的线路，sync线路为指示D0线路传输数据的数据包头部的线路，vld线路为指示D0线路传输的数据哪些是有效数据的线路。机顶盒正常工作时，通常由解调器接收数字电视信号，解调器将数字电视信号处理之后发送至SOC，再由SOC进一步处理数字电视信号，其中解调器内置有随机存储器(英文：random accessmemory；简称：RAM)和可以读取RAM中数据的内部集成电路(英文：Inter-Integrated Circuit；简称：I2C)接口。
现有技术中，在对数字电视信号进行分析时，首先将数字电视信号作为待分析数据存储于解调器内置的RAM中，再通过I2C接口读取RAM中的待分析数据来进行分析。
上述信号分析的过程中，由于需要通过I2C接口读取RAM中的待分析数据，而I2C接口的数据读取速率较低，这导致信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低。
发明内容
为了解决现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题，本发明提供了一种信号分析方法、装置和系统。所述技术方案如下：
根据本发明的第一方面，提供一种信号分析方法，用于信号分析系统中的解调器，所述方法包括：
获取待分析数据；
将所述待分析数据通过同步线路、数据线路和有效线路并行传输至片上系统SOC，以便于所述SOC将所述待分析数据发送至信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
结合第一方面，在第一方面的第一种可能的实施方式中，所述将所述待分析数据通过同步线路、数据线路和有效线路并行传输至SOC，以便于所述SOC将所述待分析数据发送至信号分析组件，并由所述信号分析组件对所述待分析数据进行分析，包括：
将所述待分析数据依次按照每n比特位一组通过所述同步线路、所述有效线路和所述有效线路并行传输至所述SOC，以便于所述SOC将所述待分析数据发送至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述有效线路和所述有效线路传输至所述SOC，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
结合第一方面，在第一方面的第二种可能的实施方式中，所述获取待分析数据之前，所述方法还包括：
将所述同步线路和所述有效线路设置为数据传输线路。
根据本发明的第二方面，提供一种信号分析方法，用于信号分析系统中的SOC，所述方法包括：
接收解调器通过同步线路、有效线路和有效线路并行传输的待分析数据；
将所述待分析数据发送至信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
结合第二方面，在第二方面的第一种可能的实施方式中，所述接收解调器通过同步线路、有效线路和有效线路并行传输的待分析数据，包括：
按照每n比特位一组依次接收所述解调器通过所述同步线路、所述有效线路和所述有效线路并行传输的待分析数据，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述有效线路和所述有效线路被所述SOC接收，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
结合第二方面，在第二方面的第二种可能的实施方式中，所述将所述待分析数据发送至信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析，包括：
将所述待分析数据存储至所述SOC的本地存储组件，以便于所述本地存储组件将所述待分析数据传输至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
或，
将所述待分析数据通过所述SOC上的网络端口发送至所述信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析。
根据本发明的第三方面，提供一种信号分析装置，用于信号分析系统中的解调器，所述装置包括：
数据获取模块，用于获取待分析数据；
并行传输模块，用于将所述待分析数据通过同步线路、数据有效线路和有效线路并行传输至SOC，以便于所述SOC将所述待分析数据发送至信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
结合第三方面，在第三方面的第一种可能的实施方式中，
所述并行传输模块，用于将待分析数据依次按照每n比特位一组通过所述同步线路、所述有效线路和所述有效线路并行传输至SOC，以便于所述SOC将所述待分析数据发送至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述有效线路和所述有效线路传输至SOC，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
结合第三方面，在第三方面的第二种可能的实施方式中，所述装置还包括：
线路设置模块，用于将所述同步线路和所述有效线路设置为数据传输线路。
根据本发明的第四方面，提供一种信号分析装置，用于信号分析系统中的SOC，所述装置包括：
数据接收模块，用于接收解调器通过同步线路、有效线路和有效线路并行传输的待分析数据；
数据发送模块，用于将所述待分析数据发送至信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
结合第四方面，在第四方面的第一种可能的实施方式中，
所述数据接收模块，用于按照每n比特位一组依次接收所述解调器通过所述同步线路、所述有效线路和所述有效线路并行传输的待分析数据，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述有效线路和所述有效线路被所述SOC接收，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
结合第四方面，在第四方面的第二种可能的实施方式中，所述数据发送模块，包括：
本地存储单元，用于将所述待分析数据存储至所述SOC的本地存储组件，以便于所述本地存储组件将所述待分析数据传输至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
或，
网络发送单元，用于将所述待分析数据通过所述SOC上的网络端口发送至所述信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析。
根据本发明的第五方面，提供一种信号分析系统，所述系统包括：解调器和SOC；
所述解调器包括第三方面所述的信号分析装置；
所述SOC包括第四方面所述的信号分析装置。
本发明提供的技术方案可以包括以下有益效果：
通过解调器将待分析数据由sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于解调器的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是本发明各个实施例所涉及的实施环境的示意图；
图2是根据一示例性实施例示出的一种信号分析方法的方法流程图；
图3是根据另一示例性实施例示出的一种信号分析方法的方法流程图；
图4是根据另一示例性实施例示出的一种信号分析方法的方法流程图；
图5是图4所示的信号分析方法中预定的数据位与线路对应关系示意图；
图6是根据一示例性实施例示出的一种信号分析装置的框图；
图7是根据图6所示实施例示出的另一种信号分析装置的框图；
图8是根据另一示例性实施例示出的一种信号分析装置的框图；
图9是图8所示的信号分析装置中的数据发送模块的框图；
图10是图8所示的信号分析装置中的另一种数据发送模块的框图；
图11是根据一示例性实施例示出的一种信号分析装置的框图；
图12是根据另一示例性实施例示出的一种信号分析装置的框图；
图13是根据一示例性实施例示出的一种信号分析系统的框图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是本发明各个实施例所涉及的实施环境的示意图，该实施环境可以包括Demo110、SOC120、数字电视信号130和信号分析组件140。
Demo110可以从数字电视信号130获取待分析数据，其中数字电视信号130可以为卫星电视信号、地面电视信号或有线电视信号。
SOC120可以将从Demo110接收到的待分析数据发送至信号分析组件140。
Demo110和SOC120之间可以通过时钟(clk)线路、同步(sync)线路、有效(vld)线路和数据(D0)线路连接，且Demo110和SOC120可以位于机顶盒的电路板上。
图2是根据一示例性实施例示出的一种信号分析方法的方法流程图，本实施例以该信号分析方法应用于图1所示实施环境的Demo110中来举例说明。该信号分析方法可以包括如下几个步骤：
在步骤201中，获取待分析数据。
在步骤202中，将待分析数据通过sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析。
其中，信号分析系统中sync线路和vld线路被设置为数据传输线路，D0线路为数据传输线路。
综上所述，本发明实施例提供的信号分析方法，通过Demo将待分析数据由sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于Demo的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
图3是根据另一示例性实施例示出的一种信号分析方法的方法流程图，本实施例以该信号分析方法应用于图1所示实施环境的SOC120中来举例说明。该信号分析方法可以包括如下几个步骤：
在步骤301中，接收Demo通过sync线路、D0线路和vld线路并行传输的待分析数据。
在步骤302中，将待分析数据发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。
其中，信号分析系统中sync线路和vld线路被设置为数据传输线路，D0线路为数据传输线路。
综上所述，本发明实施例提供的信号分析方法，通过SOC接收Demo以sync线路、D0线路和vld线路并行传输的待分析数据，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于Demo的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
图4是根据另一示例性实施例示出的一种信号分析方法的方法流程图，本实施例以该信号分析方法应用于图1所示实施环境中来举例说明。该信号分析方法可以包括如下几个步骤：
在步骤401中，将sync线路和vld线路设置为数据传输线路。
在需要对数字电视信号进行分析时，用户可以通过机顶盒中的控制组件将Demo与SOC之间的sync线路和vld线路设置为数据传输线路，使sync线路和vld线路可以与D0线路一同进行数据传输。
需要说明的是，正常情况下，仅通过D0线路进行数据传输无法将待分析数据实时的传输至SOC，这不但会使Demo处积累越来越多的待分析数据，最终还会影响信号分析组件对待分析数据的分析。而将sync线路和vld线路也设置为数据传输线路，三条线路一同进行待分析数据的传输，传输速率达到了正常情况下的3倍，可以达到将待分析数据实时传输至SOC所需的传输速率。
在步骤402中，Demo获取待分析数据。
在将sync线路和vld线路设置为数据传输线路后，可以通过Demo从数字电视信号中获取待分析数据，示例性的，可以直接将数字电视信号作为待分析数据，而不对数字电视信号进行解调。
在步骤403中，Demo将待分析数据依次按照每n比特位一组通过sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，n为整数且n>2。
Demo可以将待分析数据以比特位(英文：bit；简称b)为单位依次按照每n比特位一组，通过sync线路、D0线路和vld线路并行传输至SOC，其中，每组数据按照预定的数据位与线路对应关系分别由sync线路、D0线路和vld线路传输至SOC，在预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
具体的，在预定的数据位与线路对应关系中Demo可以将每n比特位一组的待分析数据平均分配至sync线路、D0线路和vld线路并行传输至SOC，示例性的，Demo可以预先获得6比特位待分析数据aabbcc，之后可以将aa由sync线路传输，bb由D0线路传输，cc由vld线路传输，或预先获得3比特位待分析数据abc，将a由sync线路传输，b由D0线路传输，c由vld线路传输；在预定的数据位与线路对应关系中Demo还可以将每n比特位一组的待分析数据非平均分配至sync线路、D0线路和vld线路并行传输至SOC，但保证每条线路至少对应1比特位数据，示例性的，Demo可以预先获得6比特位待分析数据aabbcc，之后将aab由sync线路传输，bc由D0线路传输，最后一比特位c由vld线路传输。
需要说明的是，预定的数据位与线路对应关系可以由用户预先进行设置，比如，用户可以在步骤401中通过机顶盒中的控制组件进行设置，或，预定的数据位与线路对应关系可以为机顶盒出厂时的默认设置。
在步骤404中，SOC按照每n比特位一组依次接收Demo通过sync线路、D0线路和vld线路并行传输的待分析数据，n为整数且n>2。
Demo在将待分析数据依次按照每n比特位一组通过sync线路、D0线路和vld线路并行传输至SOC时，SOC可以按照每n比特位一组依次接收Demo通过sync线路、D0线路和vld线路并行传输的待分析数据，其中，每组数据按照预定的数据位与线路对应关系分别由sync线路、D0线路和vld线路被SOC接收，在预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。即，SOC可以按照预定的数据位与线路对应关系将sync线路、D0线路和vld线路传输来的数据恢复成待分析数据。
示例性的，n为3，预定的数据位与线路对应关系中sync线路传输的数据为3比特位中的首位，D0线路传输的数据为3比特位中的第二位，vld线路传输的数据为3比特位中的末位，如图5所示，同步线路传输的数据可以为二进制数据1000，数据线路传输的数据可以为二进制数据0100，有效线路传输的数据可以为1111，则按照上述预定的数据位与线路对应关系，可以如图中箭头所示的方式将这三个二进制数据恢复为待分析数据101_011_001_001。
在步骤405中，SOC将待分析数据发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。
SOC在获取待分析数据之后，可以将待分析数据发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。根据发送方式的不同，本步骤可以分为下面两种情况：
第一种情况：SOC将待分析数据存储至SOC的本地存储组件，以便于本地存储组件将待分析数据传输至信号分析组件，并由信号分析组件对待分析数据进行分析。
SOC将待分析数据存储至本地存储组件后，可以方便对待分析数据进行转移，示例性的，用户可以通过移动存储设备(如闪存盘或移动硬盘)将待分析数据从SOC的本地存储组件转移至具有信号分析组件的设备中，再由信号分析组件对待分析数据进行分析。
第二种情况：SOC将待分析数据通过SOC上的网络端口发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。
SOC在获取了待分析数据后，可以通过SOC上的网络端口将待分析数据实时的发送至信号分析组件，即SOC可以通过有线网络或无线网络将待分析数据直接发送至信号分析组件，即SOC可以将待分析数据直接发送至连接有线网络或无线网络的远端的信号分析组件。
信号分析组件在获取待分析数据之后，可以对待分析数据进行分析，之后可以将分析结果反馈给用户。
需要补充说明的是，本发明实施例提供的信号分析方法，通过网络端口将待分析数据发送至信号分析组件，达到了信号分析组件能够远程对数字电视信号进行分析的效果。
需要补充说明的是，本发明实施例提供的信号分析方法，通过将sync线路、D0线路和vld线路都作为数据传输线路，使Demo与SOC之间的数据传输速率达到了正常情况下的3倍，达到了可以将传输至Demo的待分析数据实时传输至SOC的效果。
综上所述，本发明实施例提供的信号分析方法，通过Demo将待分析数据由sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于Demo的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
下述为本发明装置实施例，可以用于执行本发明方法实施例。对于本发明装置实施例中未披露的细节，请参照本发明方法实施例。
图6是根据一示例性实施例示出的一种信号分析装置的框图，该信号分析装置600可以通过软件、硬件或者两者的结合实现成为图1所示实施环境的Demo110的部分或者全部。该信号分析装置600可以包括：数据获取模块610和并行传输模块620。
数据获取模块610，用于获取待分析数据。
并行传输模块620，用于将待分析数据通过sync线路、D0线路和vld线路并行传输至片上系统SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析。
其中，信号分析系统中sync线路和vld线路被设置为数据传输线路，D0线路为数据传输线路。
进一步的，并行传输模块620，用于将待分析数据依次按照每n比特位一组通过sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，n为整数且n>2。
其中，每组数据按照预定的数据位与线路对应关系分别由sync线路、D0线路和vld线路传输至SOC，在预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
可选的，如图7所示，该信号分析装置600还包括：
线路设置模块630，用于将sync线路和vld线路设置为数据传输线路。
需要补充说明的是，本发明实施例提供的信号分析装置，通过将sync线路、D0线路和vld线路都作为数据传输线路，使Demo与SOC之间的数据传输速率达到了正常情况下的3倍，达到了可以将传输至Demo的待分析数据实时传输至SOC的效果。
综上所述，本发明实施例提供的信号分析装置，通过Demo将待分析数据由sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于Demo的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
图8是根据另一示例性实施例示出的一种信号分析装置的框图，该信号分析装置800可以通过软件、硬件或者两者的结合实现成为图1所示实施环境的SOC120的部分或者全部。该信号分析装置800可以包括：数据接收模块810和数据发送模块820。
数据接收模块810，用于接收Demo通过sync线路、D0线路和vld线路并行传输的待分析数据。
数据发送模块820，用于将待分析数据发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。
其中，信号分析系统中sync线路和vld线路被设置为数据传输线路，D0线路为数据传输线路。
进一步的，数据接收模块810，用于按照每n比特位一组依次接收Demo通过sync线路、D0线路和vld线路并行传输的待分析数据，n为整数且n>2。
其中，每组数据按照预定的数据位与线路对应关系分别由sync线路、D0线路和vld线路被SOC接收，在预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
可选的，如图9所示，数据发送模块820，包括：
本地存储单元821，用于将待分析数据存储至SOC的本地存储组件，以便于本地存储组件将待分析数据传输至信号分析组件，并由信号分析组件对待分析数据进行分析。
或，如图10所示，数据发送模块820，包括：
网络发送单元822，用于将待分析数据通过SOC上的网络端口发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。
需要补充说明的是，本发明实施例提供的信号分析装置，通过网络端口将待分析数据发送至信号分析组件，达到了信号分析组件能够远程对数字电视信号进行分析的效果。
综上所述，本发明实施例提供的信号分析装置，通过Demo将待分析数据由sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于Demo的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
图11是根据一示例性实施例示出的一种信号分析装置的框图，该信号分析装置1100可以通过软件、硬件或者两者的结合实现成为图1所示实施环境的Demo110的部分或者全部。该信号分析装置1100可以包括：处理器1110、存储器1120、接收器1130以及发射器1140。其中，存储器1120用于存储一个或者一个以上的指令，该指令被配置成由处理器1110执行。
处理器1110，用于控制接收器1130获取待分析数据。
处理器1110，用于控制发射器1140将待分析数据通过同步sync线路、数据D0线路和有效vld线路并行传输至片上系统SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析。
其中，信号分析系统中sync线路和vld线路被设置为数据传输线路，D0线路为数据传输线路。
进一步的，处理器1110，用于控制发射器1140将待分析数据依次按照每n比特位一组通过sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由sync线路、D0线路和vld线路传输至SOC，在预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
可选的，处理器1110，用于将sync线路和vld线路设置为数据传输线路。
综上所述，本发明实施例提供的信号分析装置，通过Demo将待分析数据由sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于Demo的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
图12是根据一示例性实施例示出的一种信号分析装置的框图，该信号分析装置1200可以通过软件、硬件或者两者的结合实现成为图1所示实施环境的SOC120的部分或者全部。该信号分析装置1200可以包括：处理器1210、存储器1220、接收器1230以及发射器1240。其中，存储器1220用于存储一个或者一个以上的指令，该指令被配置成由处理器1210执行。
处理器1210，用于控制接收器1230接收Demo通过sync线路、D0线路和vld线路并行传输的待分析数据。
处理器1210，用于控制发射器1240将待分析数据发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。
其中，信号分析系统中sync线路和vld线路被设置为数据传输线路，D0线路为数据传输线路。
进一步的，处理器1210，用于控制接收器1230按照每n比特位一组依次接收Demo通过sync线路、D0线路和vld线路并行传输的待分析数据，n为整数且n>2。
其中，每组数据按照预定的数据位与线路对应关系分别由sync线路、D0线路和vld线路被SOC接收，在预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
可选的，处理器1210，用于控制存储器1220将待分析数据存储至SOC的本地存储组件，以便于本地存储组件将待分析数据传输至信号分析组件，并由信号分析组件对待分析数据进行分析。
或，
处理器1210，用于控制发射器1240将待分析数据通过SOC上的网络端口发送至信号分析组件，以便于信号分析组件对待分析数据进行分析。
综上所述，本发明实施例提供的信号分析装置，通过Demo将待分析数据由sync线路、D0线路和vld线路并行传输至SOC，以便于SOC将待分析数据发送至信号分析组件，并由信号分析组件对待分析数据进行分析，提高了待分析数据的读取速率，也不需要将待分析数据存储于Demo的RAM中，解决了现有技术中I2C接口的数据读取速率较低导致的信号分析的速率较低，而且RAM的存储空间一般较小，无法存储较多的待分析数据，使信号分析结果的可靠性较低的问题；达到了能以较高的速率对需要大小的待分析数据进行分析的效果。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
图13是根据一示例性实施例示出的一种信号分析系统的框图，该信号分析系统1300可以包括Demo1310和SOC1320。
Demo1310可以为图6所示的Demo、图7所示的Demo或图11所示的Demo。
SOC1320可以为图8所示的SOC或图12所示的SOC。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种信号分析方法，其特征在于，用于信号分析系统中的解调器，所述方法包括：
获取待分析数据；
将所述待分析数据通过同步线路、数据线路和有效线路并行传输至片上系统SOC，以便于所述SOC将所述待分析数据发送至信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
2.根据权利要求1所述的方法，其特征在于，所述将所述待分析数据通过同步线路、数据线路和有效线路并行传输至片上系统SOC，以便于所述SOC将所述待分析数据发送至信号分析组件，并由所述信号分析组件对所述待分析数据进行分析，包括：
将所述待分析数据依次按照每n比特位一组通过所述同步线路、所述数据线路和所述有效线路并行传输至所述SOC，以便于所述SOC将所述待分析数据发送至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述数据线路和所述有效线路传输至所述SOC，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
3.根据权利要求1所述的方法，其特征在于，所述获取待分析数据之前，所述方法还包括：
将所述同步线路和所述有效线路设置为数据传输线路。
4.一种信号分析方法，其特征在于，用于信号分析系统中的SOC，所述方法包括：
接收解调器通过同步线路、数据线路和有效线路并行传输的待分析数据；
将所述待分析数据发送至信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
5.根据权利要求4所述的方法，其特征在于，所述接收解调器通过同步线路、数据线路和有效线路并行传输的待分析数据，包括：
按照每n比特位一组依次接收所述解调器通过所述同步线路、所述数据线路和所述有效线路并行传输的所述待分析数据，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述数据线路和所述有效线路被所述SOC接收，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
6.根据权利要求4所述的方法，其特征在于，所述将所述待分析数据发送至信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析，包括：
将所述待分析数据存储至所述SOC的本地存储组件，以便于所述本地存储组件将所述待分析数据传输至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
或，
将所述待分析数据通过所述SOC上的网络端口发送至所述信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析。
7.一种信号分析装置，其特征在于，用于信号分析系统中的解调器，所述装置包括：
数据获取模块，用于获取待分析数据；
并行传输模块，用于将所述待分析数据通过同步线路、数据线路和有效线路并行传输至SOC，以便于所述SOC将所述待分析数据发送至信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
8.根据权利要求7所述的装置，其特征在于，
所述并行传输模块，用于将所述待分析数据依次按照每n比特位一组通过所述同步线路、所述数据线路和所述有效线路并行传输至所述SOC，以便于所述SOC将所述待分析数据发送至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述数据线路和所述有效线路传输至所述SOC，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
9.根据权利要求7所述的装置，其特征在于，所述装置还包括：
线路设置模块，用于将所述同步线路和所述有效线路设置为数据传输线路。
10.一种信号分析装置，其特征在于，用于信号分析系统中的SOC，所述装置包括：
数据接收模块，用于接收解调器通过同步线路、数据线路和有效线路并行传输的待分析数据；
数据发送模块，用于将所述待分析数据发送至信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析；
其中，所述信号分析系统中所述同步线路和所述有效线路被设置为数据传输线路，所述数据线路为数据传输线路。
11.根据权利要求10所述的装置，其特征在于，
所述数据接收模块，用于按照每n比特位一组依次接收所述解调器通过所述同步线路、所述数据线路和所述有效线路并行传输的所述待分析数据，所述n为整数且n>2；
其中，每组数据按照预定的数据位与线路对应关系分别由所述同步线路、所述数据线路和所述有效线路被所述SOC接收，在所述预定的数据位与线路对应关系中，每条线路至少对应1比特位数据。
12.根据权利要求10所述的装置，其特征在于，所述数据发送模块，包括：
本地存储单元，用于将所述待分析数据存储至所述SOC的本地存储组件，以便于所述本地存储组件将所述待分析数据传输至所述信号分析组件，并由所述信号分析组件对所述待分析数据进行分析；
或，
网络发送单元，用于将所述待分析数据通过所述SOC上的网络端口发送至所述信号分析组件，以便于所述信号分析组件对所述待分析数据进行分析。
13.一种信号分析系统，其特征在于，所述系统包括：解调器和SOC；
所述解调器包括权利要求7至9任一所述的信号分析装置；
所述SOC包括权利要求10至12任一所述的信号分析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510018315.3A CN104601985B (zh) | 2015-01-14 | 2015-01-14 | 信号分析方法、装置和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510018315.3A CN104601985B (zh) | 2015-01-14 | 2015-01-14 | 信号分析方法、装置和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104601985A true CN104601985A (zh) | 2015-05-06 |
| CN104601985B CN104601985B (zh) | 2017-04-12 |
Family
ID=53127441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510018315.3A Active CN104601985B (zh) | 2015-01-14 | 2015-01-14 | 信号分析方法、装置和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104601985B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452320A (zh) * | 2002-04-12 | 2003-10-29 | 三星电子株式会社 | 同步代码恢复电路及方法 |
| CN1866815A (zh) * | 2004-06-30 | 2006-11-22 | 富士通株式会社 | 接收并行数据的装置及其方法 |
| JP2007274533A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | シリアル伝送用の送信装置，スクランブル処理方法，受信装置及びシステム |
| CN103488599A (zh) * | 2012-06-07 | 2014-01-01 | 三星电子株式会社 | 接口电路、接口系统以及对信号进行接口传输的方法 |
| CN104243388A (zh) * | 2014-09-25 | 2014-12-24 | 陈景竑 | 基于ofdm的声波通信系统 |
-
2015
- 2015-01-14 CN CN201510018315.3A patent/CN104601985B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452320A (zh) * | 2002-04-12 | 2003-10-29 | 三星电子株式会社 | 同步代码恢复电路及方法 |
| CN1866815A (zh) * | 2004-06-30 | 2006-11-22 | 富士通株式会社 | 接收并行数据的装置及其方法 |
| JP2007274533A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | シリアル伝送用の送信装置，スクランブル処理方法，受信装置及びシステム |
| CN103488599A (zh) * | 2012-06-07 | 2014-01-01 | 三星电子株式会社 | 接口电路、接口系统以及对信号进行接口传输的方法 |
| CN104243388A (zh) * | 2014-09-25 | 2014-12-24 | 陈景竑 | 基于ofdm的声波通信系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104601985B (zh) | 2017-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3068087B1 (en) | Method and system for transmitting data parallelly on wireless link and wired link | |
| CN105049425A (zh) | 一种基于二维码的物理隔离传输方法 | |
| CN109426636B (zh) | 一种fpga片间高位宽数据传输的方法及装置 | |
| KR20130129910A (ko) | 데이터 스트림의 부분 암호화를 위한 메커니즘 | |
| CN104639370A (zh) | 一种通过带外管理获取系统pci-e设备信息的方法 | |
| US20140103978A1 (en) | Low power data recovery | |
| US11343067B2 (en) | Sampling point identification for low frequency asynchronous data capture | |
| CN105578585B (zh) | 一种确定链路延时的方法、装置和通信设备 | |
| CN105743610A (zh) | 用于多网络分组操作的数据完整性的技术 | |
| CN103606367A (zh) | 一种信号级联传输方法及信号级联装置 | |
| CN104991883A (zh) | 片间互联的发送、接收装置及发送、接收方法及系统 | |
| CN104079368B (zh) | 一种应用软件的测试数据传输方法及服务器 | |
| CN104601985A (zh) | 信号分析方法、装置和系统 | |
| CN101577598A (zh) | 多路信号复用、解复用的方法、装置和系统 | |
| CN102055811A (zh) | 设备id的写入方法及系统 | |
| CN105281882A (zh) | 时间同步的实现方法及装置 | |
| US9030339B2 (en) | Transmitting device and receiving device | |
| CN104618059A (zh) | 传送流数据传输方法、装置及系统 | |
| CN109474370B (zh) | 数字广播系统的管道数据传输方法和设备 | |
| CN105656804A (zh) | 一种报文处理方法及装置 | |
| CN104660403A (zh) | 一种设备授权方法及服务器 | |
| CN104333583A (zh) | 文件传输方法及装置 | |
| CN111373736A (zh) | 接口时序转化装置、图像数据处理方法、传输方法及系统、存储介质 | |
| CN113286108B (zh) | 接口模式配置方法、装置、电子设备以及存储介质 | |
| CN104980189A (zh) | 跨屏传输方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |