CN104601193A - 通信单元以及切片的射频模块 - Google Patents

通信单元以及切片的射频模块 Download PDF

Info

Publication number
CN104601193A
CN104601193A CN201410444535.8A CN201410444535A CN104601193A CN 104601193 A CN104601193 A CN 104601193A CN 201410444535 A CN201410444535 A CN 201410444535A CN 104601193 A CN104601193 A CN 104601193A
Authority
CN
China
Prior art keywords
module
signal
frequency
radio
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410444535.8A
Other languages
English (en)
Other versions
CN104601193B (zh
Inventor
尼瑞克方
吕思壮
张君玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN104601193A publication Critical patent/CN104601193A/zh
Application granted granted Critical
Publication of CN104601193B publication Critical patent/CN104601193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例提供一种通信单元以及切片的射频模块，其中，该通信单元包括：至少一个分频器模块，用于接收射频信号以及输出该射频信号的分频代表信号；多个切片的射频模块，其中，该多个切片的射频模块中的每一个包括：用于接收时钟信号的输入；时序同步模块，用于接收该射频信号的分频代表信号，以及在该多个切片的射频模块中，将该射频信号的分频代表信号与该时钟信号同步；至少一个逻辑模块，与该时序同步模块耦接，用于接收该时钟信号以及来自该时序同步模块的同步输出；其中，该至少一个逻辑模块的输出与合并端口耦接，该合并端口用于耦接来自该多个切片的射频模块的多个逻辑模块的输出。

Description

通信单元以及切片的射频模块
技术领域
本发明总体涉及用于降低无线射频(radio frequency，RF)通信单元中的电流量的装置，特别涉及用以降低切片(sliced)的RF通信单元中的电流。
背景技术
在射频(RF)通信单元领域，使用了多个并行的集成电路(integratedcircuits，IC)中的切片元件(slicing of components)以及电路，以减少RF通信单元所汲取(drawn)的电流量，由此增加RF通信单元的效率，并且在采用无线设备的情况下，潜在地提高了电池寿命。
参阅图1A，图1A示出一种公知的切片结构100，图1B是该公知的切片结构100中信号的波形图。在这种公知的结构中，本地振荡器(local oscillator)输入102提供本地振荡LO信号120到与逻辑门(AND logic gate)109的第一输入110。N分频模块(divide-by-N module)104，例如，二分频模块，增加了LO信号120的占空比(duty cycle)以及输出DIV2信号122到与逻辑门109的第二输入111。在这种情况下，DIV2信号122的占空比被重新构建，以使得该与逻辑门109输出25％占空比的方波本地振荡器缓冲信号(local oscillator bufferedsignal，LOBUF)124。
产生LOBUF124的与逻辑门109是噪声敏感模块以及需要高电流来保持LOBUF124的信号强度以及噪声电平中的信号完整性。结果，这些电路通常消耗大量的电流。在公知的切片结构100中，与逻辑门109被分组到单切片128上。
切片结构100的缺点是N分频模块104必须驱动多个切片132，该多个切片132包括噪声敏感电路(与逻辑门109)，因此，N分频模块104消耗大量的电流。这种方式潜在的降低了切片结构100的整体效率。实际运作中，N分频模块104被设计以满足一较差情况的场景，由此具有大量的电流开销(currentoverhead)。
进一步改善切片结构100的电流节省量是有利的。
美国专利(专利号6,072,994)揭示了数字可编程的多功能射频模块具有通用的发射模块。该通用的发射模块是内部可编程可重构的，以及自己包含在多个不同无线模式(radio mode)中的每一个无线模式上的信道化操作，用于将比特流处理成数字信号，转换该数字信号到模拟信号，以及将该模拟信号频率转换成RF信号。天线接口(interface)模块与天线以及该通用的发射模块耦接，用于进一步执行该RF信号的处理，以及用于将进一步处理后的RF信号提供给该天线，以便发射。该通用的发射模块以及该天线接口模块被分开使得该通用的发射模块包括多个元件(component)，该多个元件是可编程可重构的操作在多个不同的无线模式中的所有无线模式。
因此，需要一种改进的发射器结构，接收器结构，和/或收发器结构，与现有技术相比，该改进的上述结构能够进一步减少电流损耗。
发明内容
本发明实施例提供一种通信单元以及切片的射频模块，可以减轻电流损耗。
本发明一实施例提供一种通信单元，其包括：至少一个分频器模块，用于接收射频信号以及输出该射频信号的分频代表信号；多个切片的射频模块，其中，该多个切片的射频模块中的每一个包括：用于接收时钟信号的输入；时序同步模块，用于接收该射频信号的分频代表信号，以及在该多个切片的射频模块中，将该射频信号的分频代表信号与该时钟信号同步；至少一个逻辑模块，与该时序同步模块耦接，用于接收该时钟信号以及来自该时序同步模块的同步输出；其中，该至少一个逻辑模块的输出与合并端口耦接，该合并端口用于耦接来自该多个切片的射频模块的多个逻辑模块的输出。其中，时钟信号可以是本地振荡信号。
本发明另一实施例提供一种切片的射频模块，其包括：第一输入端口，用于从至少一个分频器模块接收射频信号的分频代表信号；第二输入端口，用于接收时钟信号；时序同步模块，用于接收该射频信号的分频代表信号，以及将该射频信号的分频代表信号与该时钟信号同步；至少一个逻辑模块，耦接到该时序同步模块，用于接收该时钟信号以及来自该时序同步模块的同步输出；以及输出端口，用于输出该至少一个逻辑模块的输出信号。
本发明又一实施例提供一种切片的射频模块，其包括：第一输入端口、第二输入端口、驱动器模块以及输出端口，其中该第一输入端口，用于从至少一个分频器模块接收射频信号的分频代表信号；该第二输入端口，用于接收时钟信号；该驱动器模块，用于接收该射频信号的分频代表信号，并驱动该至少一个逻辑模块；该至少一个逻辑模块，耦接到该驱动器模块，以及用于接收该时钟信号以及来自该驱动器模块的输出；以及该输出端口，用于输出该至少一个逻辑模块的输出信号。
本发明实施例所提供的通信单元以及切片的射频模块，由于在至少一个分频器模块与逻辑模块之间存在时序同步模块或者驱动器模块，所以不需要分频器模块汲取大的电流来直接驱动逻辑模块，因此该通信单元或者切片射频模块所在系统所消耗的总电流量会减小。
附图说明
图1A示出一种公知的切片电路；
图1B示出一种公知的切片电路中信号的波形；
图2示出本发明实施例提供的射频通信单元的框图；
图3A示出本发明实施例提供的本地振荡器的简化实施例；
图3B示出图3A所示实施例中相关信号的波形；
图4A示出本发明实施例提供的一种改进的本地振荡器的简化实施例；
图4B示出图4A所示实施例中相关信号的波形；
图5A示出本发明实施例提供的另一种改进的本地振荡器的简化实施例；
图5B示出图5A所示实施例中相关信号的波形；
图6A示出本发明实施例提供的又一种改进的本地振荡器的简化实施例；
图6B示出图6A所示实施例中相关信号的波形；
图7示出本发明实施例提供的一种改进的通信单元的简化实施例。
具体实施方式
在如下描述和权利要求中所使用的特定术语涉及特定的元件。本领域技术人员应该理解的是，电子设备厂商可以给元件以不同的命名。本发明不想以命名来区分元件，而是以功能来区分元件。在后续的描述和权利要求中，术语“包括”是一种开放式限定，其应该理解为“包含但不限于…”。而且，术语“耦接”表示直接或者间接的电连接，该连接可以表示为一直接的电连接，或者表示为通过其他装置或者连接的一间接的电连接。
本发明实施例将根据通信单元以及切片射频模块来描述。然而，本领域技术人员应该理解本申请所描述的发明概念可以体现在任何类型的通信单元以及切片射频模块上。在多个应用中，根据本发明实施例采用的通信单元以及切片射频模块，可以允许节省电流。特别的，发射器，接收器，和/或收发器结构的时序模块(timingmodules)的潜在随机初始状态可以在多个切片射频模块中被同步，由此降低电流损耗，并且不会影响可获得的潜在RF输出功率。
在本发明实施例中，术语“基带信号”包括：可以含有基带频率上数据的任何信号，例如基带正交信号(baseband quadraturesignal)。在本发明实施例中，术语“时钟信号”或者“本地振荡信号”包含在高射频上的任何时钟。在本发明实施例中，术语射频信号包括：含有射频域中数据的任何信号。
后续将根据二分频模块来描述本发明实施例，然而，在其他实施例中，分频模块可以包含任何的N分频设置。
首先请参阅图2，图2是本发明实施例示出的一种无线通信单元(有时指依据第三代合作伙伴计划(3rd generation partnershipproject，3GPPTM)通信系统，在蜂窝通信上下文中的移动用户(mobile subscriber,MS)单元或者用户设备(user equipment，UE))的框图。该无线通信单元以标号200示出。该无线通信单元200包含天线202，该天线202与双工滤波器(duplex filter)或者天线开关204耦接，该天线开关204提供移动用户200中的接收链路以及发射链路之间的隔离。
如本领域技术人员所知，接收链路包括接收器前端电路206(有效的提供接收，滤波以及中频或者基带频率转换)。该接收器前端电路206以串联方式与信号处理器208耦接。该信号处理器208的输出被提供给合适的用户界面，比如屏幕(screen)或者平板显示器(flat panel display)。该接收链路也包括控制器214，该控制器214维持全部用户单元的控制。该控制器214也被耦接到该接收器前端电路206以及信号处理器208(可以由数字信号处理器(digital signal processor，DSP)实现)。该控制器214也耦接到存储器设备(memory device)216，该存储器设备216选择性的存储操作机制(operating regimes)，比如，解码/编码功能，同步模型，编码序列等等。
而且，定时器218可操作的耦接到该控制器214，以控制移动用户200中的操作(发射或者接收随时间变化的信号)时序。
关于发射链路，该发射链路基本的包括输入设备220，比如键盘(keypad)，该键盘通过发射/调制电路222以及功率放大器(poweramplifier)224与天线202串行耦接。该发射/调制电路222以及功率放大器224可操作的响应控制器214。
在发射链路中的信号处理器208可以与接收链路中的处理器采用不同的方式实现。可选的，可以使用单一的信号处理器208来执行发射以及接收信号的处理，如图2所示。显而易见的，在移动用户200中的各种元件能以分离或者集成元件的形式来实现，所具有的最终结构仅仅是依据一种特定应用或者设计选择。
请参阅图3A以及图3B，图3A示出本发明实施例提供的本地振荡器300的简化实施例，图3B示出该本地振荡器300的信号的波形图。该本地振荡器操作300的简化实施例包括本地振荡输入302，第一IC切片308以及第二IC切片310。其中，第一IC切片308包括多个元件(未示出)，二分频模块304，以及DIV2A输出信号305，其中，DIV2A输出信号305可操作的耦接到至少一个逻辑模块(未示出)。第二集成电路(IC)切片310可以包括多个元件(未示出)，二分频模块306以及DIV2B输出信号307，其中，DIV2B输出信号307可操作的耦接到至少另一个逻辑模块(未示出)。在该实施例中，仅仅为了清楚的目的，示出该两个切片308，310。然而，本领域技术人员应该理解的是根据应用和/或实施的考虑，也可以使用其他的切片。
在该实施例中，切片308以及310每一个包含独立的二分频模块304，306。因此，在该实施例中，当切片308以及310选择性的启用或者禁用时，对应的二分频模块304，306可以选择性的启用或者禁用。所以，与图1A的排布相比，既然当处于静态模式中的CMOS逻辑不汲取(draw)电流，仅仅被选择性启用的切片308，310汲取(draw)电流，所以在一些实施中，图3A中的电流损耗可以被进一步的降低。
因此，在一些实施例中，射频切片可以独立的以及选择性的启用或者禁用，例如，使用一个或者多个开关(未示出)，该一个或者多个开关被控制器或者处理器触发，比如，被图2中的控制器214或者信号处理器208触发。
在一些实施例中，通过使用供电电压到本地振荡器300，切片308，310可以被选择性的启用。在一些其他实施例中，切片308，310可以通过复用器(multiplexer)来选择性的启用，以避免切片308，310在状态之间切换。所以，在一些实施例中，当与类似的公知设备相比，选择性的启用切片可以使得设备节省功率。
选择性的启用切片308，310的挑战是对于既定输入，对每一个二分频模块304，306存在两种可能状态314，316(如图3B所示)，其中，两种可能状态314，316中的仅仅一个可能状态是正确的。所以，在一个实施例中，需要二分频模块304，306相对于彼此同步，以便提供同步的初始状态。然而，这可能会影响本地振荡器300的鲁棒性和功率损耗，潜在的增加了复杂性并牺牲了使用本地振荡器300的整个系统性能。
因此，在一些实施例中，由于输出功率可以与启用的切片数目成比例，当以发射器电路实现时，可以使用多个切片来产生较高输出功率，例如，图7所示出的发射器单元730。然而，由于应用到二分频模块304，306的时序信号通常具有随机初始状态，所以公知电路/安排的输出功率可能与启用的切片数目不能比例。例如，多个切片的第一启用部分(例如，该第一启用部分与切片308相关)可以接收DIV2A305输出信号，该DIV2A305输出信号可以处于第一DIV2状态314，如图所示。该多个切片的第二启用部分(例如该第二启用部分可以与切片310相关)可以接收DIV2B307输出信号，该DIV2B307输出信号可以处于第二DIV2状态316。所以，当第一DIV2状态314与第二DIV2状态316不同步，一些启用的切片可以在一个或者多个逻辑模块(未示出)的输出上引起可变的占空比，该可变的占空比导致可变的以及无法预期的输出功率。所以，在一些其他实施例中，需要依据本地振荡波形同步各个切片，如以下描述所示。
相应的，提供一通信单元，该通信单元包括至少一个分频器模块以及多个切片的射频模块，其中，该至少一个分频器模块用于接收射频信号以及输出射频信号的分频代表信号。多个切片的射频模块中的每一个包括：用于接收时钟信号的输入，以及时序同步模块。该时序同步模块用于接收该射频信号的分频代表信号，以及在多个切片的射频模块中，将该射频信号的分频代表信号与时钟信号同步。至少一个逻辑模块可操作的耦接到时序同步模块，以用于接收时钟信号以及来自时序同步模块的同步输出。合并端口用于与来自多个逻辑模块的多个输出耦接。以这种方式，描述了节省电流以及增加可获得的输出功率的机制。
请参考图4A，本发明实施例提供一种改进的本地振荡器400，相应的，图4B示出了该本地振荡器400的信号波形。在该实施例中，改进的本地振荡器400包括8个切片，为了清楚简洁的目的，仅详细示出一个切片402。而且，在该实施例中，8个切片被控制器模块407选择性的启用。显而易见的，该实施例中仅仅使用了一个二分频模块404，该二分频模块404用于提供相同的时序同步本地振荡信号(time synchronized LO signal)到每一个切片，其中，该二分频模块404被放置在8个切片的外部。
在这个实施例中，切片402包括D型触发器(flip-flop)406以及至少一个逻辑与(AND)模块408。其中，在一种实施方式中，该逻辑与(AND)模块可以是与逻辑门。该D型触发器(flip-flop)406接收来自二分频模块404的DIV2信号410，以及接收来自本地振荡输入414的时钟信号412。由于D型触发器(flip-flop)406可以通过时钟信号412与其他切片上的其他D型触发器同步，所以根据时钟信号412，来自D型触发器的输出信号416也被同步。因此，逻辑与模块408可以接收时钟信号412以及从D型触发器406接收同步输出信号416。其中，时钟信号412可以提供主/从配置，二分频模块404是主配置，D型触发器406是从配置。所以，在该实施例中，根据时钟信号412以及D型触发器的同步输出信号416，LOBUF输出信号418可以对应25％的占空比。该LOBUF输出信号418也可以被一个或者多个混频器(mixer)(未示出)使用，以提供输出RF信号。
虽然本发明实施例以使用与逻辑门(AND logic gate)或者逻辑与模块示出，本领域技术人员可以理解的是在其他实施例中，可以使用可替换的逻辑门/模块，以及在一些实施例中，也可以使用通用(generic)的逻辑门/模块，例如，使用同步模块产生任意波形。
虽然通过使用25％的占空比示出本发明的一些实施例，本领域技术人员可以理解的是，在其他实施例中可以使用其他的占空比，例如50％，33％，或者可以使用波形，例如锯齿波形(saw-toothwaveform)。其中，具体的占空比和波形类型可以基于所使用的逻辑电路和同步模块。
为了清楚的目的，该实施例示出了仅仅一个切片402的结构以及操作。应当理解的是，在该实施例中，剩余的7个切片可以与切片402具有基本上相同的结构以及操作。所以，剩余切片中的每一个切片也包括D型触发器406，该D型触发器406可以与相同的时钟信号412同步。所以，因为基于时钟信号412，来自剩余7个切片中的D型触发器406的每一个输出数据416可以被同步，所以来自逻辑与模块408的LOBUF输出信号418也可以被同步。所以，通过时钟信号412，来自8个切片的每一个LOBUF输出信号418可以同相(in phase)且相对彼此同步。在该实施例中，射频信号(未示出)的输出功率可以与启用的切片的数目成比例。
在这种方式中，D型触发器406用作时序同步模块，以及用于输出随时间变化的射频信号的分频代表信号。当和与逻辑门耦接时，通过使用降低的/最小化的汲取电流，来自每一个启用的射频切片的每一个与逻辑门的输出提供了理想的射频输出信号。
改进的本地振荡操作400的优点是：图3A中驱动8个切片的8个二分频模块的潜在随机初始状态，可能不会影响可获得的潜在的RF输出功率。这是因为被输入到每一个D型触发器406的DIV2信号410可以被时钟信号412同步，因此，能够提供D型触发器406的同步输出信号416到逻辑与模块408。
改进的本地振荡器操作的另一个优点是获得的电流节省量超过了现有技术(如图1A、图1B对应的实施例所示)提供的电流节省量。在该实施例中，由于二分频模块(例如，二分频模块404)不是直接的驱动逻辑与模块，例如，逻辑与模块408，所以不需要二分频模块404来汲取大电流。
在该实施例中，仅仅需要二分频模块404提供足够的电流来驱动D型触发器406，该二分频模块404所需要的驱动D型触发器406的电流量小于驱动逻辑与模块408所需的电流。所以，由于用于8个D型触发器的每一个D型触发器的合并电流开销比较低，所以消耗的总电流也被降低。
在一些实施例中，可以仅仅需要二分频模块404来驱动D型触发器406的噪声不敏感节点，该噪声不敏感节点常常是高阻抗的，因此，可以只需要低的驱动电流。
而且，在该实施例中，D型触发器406负责驱动逻辑与模块408。因此，在该实施例中，在每一个切片中，D型触发器406需要高电流来驱动逻辑与模块408。然而，在该实施例中，D型触发器是位于对应的切片上的，因为仅仅被“启用”的切片汲取高电流来驱动逻辑与模块408，被禁用的切片不需要汲取高电流，所以，与图1A的设备相比，该实施例的电流损耗可以进一步被减少。
在一些可选实施例中，8个切片中的每一个可以包括独立的二分频模块404，该二分频模块404可操作的提供DIV2输出信号410到对应的切片中的元件，例如切片402。在其他的实施例中，独立的的二分频模块可以提供DIV2输出信号410到多个切片402。所以，在该实施例中，二分频模块404的数目可以少于切片402的数目。在又一些实施例中，存在单个二分频模块404，该单个二分频模块404可操作的提供DIV2输出信号410到所有切片。
请参考图5A，本发明实施例示出又一个改进的本地振荡器500，相应的图5B示出了该本地振荡器500的信号的波形图。该又一个改进的本地振荡器500的排布以及操作与图4A中的改进的本地振荡器400相近。所以，为了清楚的目的，后续仅仅详细描述新的功能。
在该实施例中，切片502(为了清楚的目的，以一个切片详细示出)被启用电路509选择性的启用。例如，启用电路509可以包括开关模块。启用电路509可操作的耦接到每一个切片，以及启用电路509用于启用一个或者多个被选择的切片，该一个或者多个被选择的切片可以由控制器407确定。
而且，在该实施例中，每一个切片包括二分频模块504，D型触发器506以及至少一个逻辑与模块508。在该实施例中，二分频模块504被放置在每一个切片502中。在该实施例中，该改进的本地振荡器500包括8个切片，其中，每一个切片可以包括与切片502相似的元件。
在该实施例中，二分频模块504可以接收时钟信号510以及输出DIV2信号512到D型触发器506。该D型触发器506可以接收DIV2信号以及时钟信号510，其中，该DIV2信号来自位于第一切片502上的二分频模块504。由于D型触发器506可以被时钟信号510同步，所以来自D型触发器506的输出信号514可以与来自本地振荡器500中来自其他切片的其他D型触发器输出信号同步以及同相。所以，来自逻辑与模块508的LOBUF输出信号516可以与本地振荡器操作500中来自其他切片的其他LOBUF输出信号同步以及同相。
在一些实施例中，二分频模块504可以与其他切片的其他二分频模块同步。这可以允许所有相关的切片使用相似信号，因此，允许相关的多个切片上存在相似的多个LOBUF输出信号。
所以，本发明实施例可以包括多个时序同步模块，该时序同步模块位于多个切片射频模块中相应的切片射频模块上，其中，多个时序同步模块用于在多个切片射频模块上同步至少一个分频器模块的随机初始状态。
另一改进的本地振荡器500的优点是获得的电流节省量超过图1A所提供的电流节省量。在一些实施例中，由于二分频模块504位于切片502上，且仅仅位于启用的切片上的二分频模块504汲取电流，不位于启用的切片上的二分频模块504不会汲取电流，因此电流开销很小。
在图4A、图4B以及图5A、图5B的实施例中，需要二分频模块(例如二分频模块404以及504)提供DIV2输出信号，例如，DIV2输出信号410以及512，与时钟信号412，510相比，该DIV2输出信号410以及512具有较低的频率。这可能是因为，在一些实施例中，如果时钟信号412，510具有低于或者相同于DIV2输出信号410,512的频率，触发器就不能正确的操作。
现在请参考图6A，本发明实施例示出又一改进的本地振荡器600，相应的，图6B示出该改进的本地振荡器的信号波形。在该实施例中，该改进的本地振荡器600包括8个切片，其中以一个切片602详细示出。
在该实施例中，控制模块(例如控制模块407)选择性的启用每一个切片602。在一些实施例中，并不限于图6A所示实施例，可以联合控制模组407使用与图5A中开启电路509相似的开启电路。
每一个切片从LO输入606接收时钟信号604，其可以是本地振荡信号，以及接收二分频模块610提供的DIV2输出信号608。在该实施例中，驱动器模块620可以接收DIV2输出信号608，例如，该驱动器模块620可以是低噪声放大器，该低噪声放大器可操作的驱动电流敏感的逻辑与模块612。在该实施例中，由于采用的只是一个二分频模块610，所以在切片之间没有同步的问题。所以，来自逻辑与模块612的所有LOBUF输出信号614应该在所有切片中被同步。
在某一种实施方式中，可以通过开关启用或者禁用驱动器模块620。只要控制驱动器模块620在正确的时间打开就可以实现同步的目的。因此，该驱动器模块620也可以作为一时序同步模块。
所有，本发明实施例可以包括多个时序同步模块，该时序同步模块位于多个切片射频模块中相应的切片射频模块上，其中，多个时序同步模块用于在多个切片射频模块上同步至少一个分频器模块的随机初始状态。
改进的本地振荡器600的优点是获得电流节省量超过图1A所提供的电流节省量。在该实施例中，由于二分频模块610不是直接的驱动噪声敏感的逻辑与模块612，所以所使用的电流比较小，且该电流足以驱动该驱动器模块620。该驱动器模块620位于相应的切片上，所以，如果对应的切片被启用，仅仅需要所启用的切片上的高电流值来为噪声敏感的逻辑与模块612供电。
在上述提及的一些实施例中，当与使用相同数目的切片的现有技术(例如，图1A所示出的现有技术装置)相比，根据本发明的一些方面，使用部分可用的切片可以降低电流损耗。
请参阅图7，图7示出通信单元700的简化实施例，该通信单元700包括发射器单元730以及改进的本地振荡器760。在该实施例中，示出的通信单元700具有8个切片，其中，为了清楚的目的，仅仅详细示出一个切片702。在一些实施例中，控制器模块可以选择性的启用8个切片。在一些其他实施例中，依赖用户的需求可以使用任何数目的切片。
在该实施例中，使用图4A的改进的本地振荡器。然而，也可以使用上面示出的任何改进的本地振荡器来代替改进的本地振荡器760。
对每一个切片702，发射器单元730可以包括：基带同相(baseband in-phase，BBI)输入704，基带正交(basebandquadrature，BBQ)输入706，该基带同相输入704以及基带正交输入706通过正交混频器708与本地振荡器760耦接。放大器(AMP)710从正交混频器708接收输出信号，接着放大该输出信号并输出放大后的信号到射频输出(radio frequency output，RFO)712，该射频输出712可以是一个合并端口。在这个实施例中，每一个切片702可以包括相同的功能。
对于每一个切片，改进的本地振荡器760包括：D型触发器762以及至少一个逻辑与模块764。该D型触发器762可以从二分频模块766接收信号，例如DIV2信号。然而，可以想象此处可以使用任何的N分频模块。在该实施例中，仅仅使用一个二分频模块766，该二分频模块766被放置在通信单元700的切片702的外部，以及用于提供基本相似的时序同步LO信号到每一个切片，例如切片702。
D型触发器762可以从二分频模块766接收DIV2信号以及从LO输入768接收时钟信号。在该实施例中，由于接收时钟信号768，该D型触发器762可以与其他切片上的其他装置同步。所以，依据时钟信号768，来自D型触发器762的输出信号也可以被同步。所以，逻辑与模块764可以接收时钟信号768，以及从D型触发器762接收同步输出信号。其中，该时钟信号768可以提供主/从配置，二分频模块766作为主设备，D型触发器762作为从设备。所以，在该实施例中，根据时钟信号768和D型触发器同步输出信号，来自逻辑与模块764的LOBUF输出信号770可以对应25％占空比。在通信单元700的操作期间，正交混频器708使用该LOBUF输出信号770。
在该实施例中，通信单元700包括多个平行的切片702，多个平行的切片702可以被选择性的启用或者禁用。所以，总的输出712可以与被启用的平行切片的数目成正比。所以，通过启用可用数目的平行切片702的子集，获得电流节省量。
在一些实施例中，前面提及的图中所示出的本地振荡器是以8个切片示出。应该理解的是，此仅仅是为了说明的目的，依赖于用户的需求和设备的限制，可以使用任何数目的切片。
而且，在一些实施例中，前面提及的图中所示出的本地振荡器以分离的模块示出。本领域技术人员应该理解的是，此仅仅是为了说明的目的，实际上，本发明的各方面可以被结合到任何合适的设备中，例如，发射器类型设备，接收器类型设备或者收发器类型设备，以及结合到独立的本地振荡器电路中。
虽然示出的本发明的多个方面具有至少一个逻辑与模块，此仅仅是为了说明的目的，可以使用与逻辑与模块具有相同或者相似功能的任何逻辑模块或者多个逻辑模块。而且，在一些实施例中，应该可以理解的是本发明的多个方面可以在每个切片上使用其他多个模块或者多个电路，而不是每个切片一个逻辑模块。
而且，虽然所示出的本发明的多个方面具有D型触发器。然而，本领域技术人员应该可以理解的是D型触发器的使用不是关键的，可以使用用于执行与D型触发器相同或者相似功能的任何触发器设备。
例如，上升沿触发的D型触发器，主从边沿触发的D型触发器，锁存器或其他类型的触发器可以同样适用。此外，也可以使用与上述提及的触发器或锁存器等效的任何逻辑模块。例如，在D型触发器的情况下，可用使用多个与非门(NAND gate)以及非门(NOTgate)来获得上述提及的实施例中所示出的D型触发器的功能。在一些其他实施例中，在本发明的一些实施例中所示出的D型触发器可以被与时钟信号同步的任何电路或者设备替换，其中，该时钟信号可以是时钟信号412，510。
而且，虽然本发明的一些方面以25％的占空比示出，本领域技术人员应该理解的是，此仅仅是为了说明的目的，任何比例的占空比都可以被使用。同步模块可以从一个基准的低噪声驱动器(reference low noise driver)(例如本地振荡器)获得输入。
在一些实施例中，前述的切片概念可以被应用到任何低噪声切片设计中，例如，低噪声同步模块从(a)一个基准低噪声驱动器(例如，本地振荡器)获得输入以及从(b)多个基准元件获得输入，该多个基准元件对噪声不敏感但是由于他们驻留在多个状态中的一个状态的能力而不能切片。在一些实施例中，在一个或者多个切片中的一个或者多个或者全部电路输出与理想的电流消耗水平成比例的功率以及噪声。在一些实施例中，可以通过软件的可编程，使得输出的功率以及噪声与理想的电流消耗水平成比例。
虽然参考了对3GPP系统的适用性来描述本发明的一些实施例，应该理解的是本发明并不限于此特定蜂窝通信系统。本领域技术人员可以理解的是以上描述的概念可以被应用到任何射频通信系统，例如，长期演进(long term evolution,LTE)蜂窝通信标准，有时被称为4GPP(4th generation)系统。
特别的，本领域技术人员应该可以理解的是，半导体厂家可以将前述的本发明概念应用到任何集成电路上，该集成电路包括射频和/或同步时钟应用。而且能够被理解的是，例如，半导体厂家可以在独立的设备上，或者特定应用的集成电路(application-specificintegrated circuit，ASIC)，和/或任何其他子系统元件的设计上使用该发明概念。
可以以适当的形式(包括硬件、软件、固件或者前者的任意组合)来实现本发明的一些概念。本发明可以部分的(至少部分的)以计算机软件来执行，该计算机软件可以运行在一个或者多个数据处理器和/或数字信号处理器或者可配置的模块元件(比如，现场可编程门阵列(Field-Programmable Gate Array,FPGA)设备)。可以以物理的，功能的以及逻辑的任何适当的方式来执行本发明实施例的元件以及组成。实际上，本发明实施例所提及的功能可以在单个单元上实现，也可以在多个单元上实现，或者作为其他功能单元的一部分。
虽然本发明以一些实施例的方式被描述，但是本发明并不限于前述提及的特定形式。而且，本发明的范围仅仅由所附权利要求所限制。除此之外，虽然联合一些特定实施例来描述某个特征(feature)，本领域技术人员应用理解的是，根据本发明所描述实施例的各种特性可以被结合使用。在申请文件中，术语“包括”不排除其他元件或者步骤的存在。
而且，虽然多个装置、元件或者方法步骤被独立的列出，但是该多个装置、元件或者方法步骤可以被单个单元或者处理器所执行。
此外，单个参考元件并不排除多个，关于“第一”、“第二”等等的描述也不排除多个。
所以，以上描述了改进的通信单元以及切片的射频模块，减轻了现有技术结构的前述缺点。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。

Claims (19)

1.一种通信单元，其特征在于，包括：
至少一个分频器模块，用于接收射频信号以及输出该射频信号的分频代表信号；
多个切片的射频模块，其中，该多个切片的射频模块中的每一个包括：
用于接收时钟信号的输入；
时序同步模块，用于接收该射频信号的分频代表信号，以及在该多个切片的射频模块中，将该射频信号的分频代表信号与该时钟信号同步；
至少一个逻辑模块，与该时序同步模块耦接，用于接收该时钟信号以及来自该时序同步模块的同步输出；
其中，该至少一个逻辑模块的输出与合并端口耦接，该合并端口用于耦接来自该多个切片的射频模块的多个逻辑模块的输出。
2.根据权利要求1所述的通信单元，其特征在于，该时序同步模块用于输出随时间变化的该分频代表信号。
3.根据权利要求1所述的通信单元，其特征在于，该时序同步模块包括至少一个触发器模块。
4.根据权利要求3所述的通信单元，其特征在于，该至少一个触发器模块是D型触发器。
5.根据权利要求1所述的通信单元，其特征在于，该时序同步模块是驱动器模块。
6.根据权利要求1所述的通信单元，其特征在于，该每一个切片的射频模块包括该至少一个分频器模块。
7.根据权利要求1所述的通信单元，其特征在于，该至少一个逻辑模块包括逻辑与模块。
8.根据权利要求1所述的通信单元，其特征在于，该射频信号是本地振荡信号，以及该至少一个分频器模块包括二分频模块。
9.根据权利要求1所述的通信单元，其特征在于，该通信单元进一步包括控制器，用于选择性的启用一个或者多个切片的射频模块。
10.一种切片的射频模块，其特征在于，包括：
第一输入端口，用于从至少一个分频器模块接收射频信号的分频代表信号；
第二输入端口，用于接收时钟信号；
时序同步模块，用于接收该射频信号的分频代表信号，以及将该射频信号的分频代表信号与该时钟信号同步；
至少一个逻辑模块，耦接到该时序同步模块，用于接收该时钟信号以及来自该时序同步模块的同步输出；以及
输出端口，用于输出该至少一个逻辑模块的输出信号。
11.根据权利要求10所述的切片的射频模块，其特征在于，该时序同步模块用于输出随时间变化的该分频代表信号。
12.根据权利要求10所述的切片的射频模块，其特征在于，该时序同步模块包括至少一个触发器模块；或者该时序同步模块是驱动器模块。
13.根据权利要求12所述的切片的射频模块，其特征在于，在该时序同步模块包括至少一个触发器模块时，该至少一个触发器模块是D型触发器。
14.根据权利要求10所述的切片的射频模块，其特征在于，该切片的射频模块还包括该至少一个分频器模块。
15.根据权利要求10所述的切片的射频模块，其特征在于，该至少一个逻辑模块包括逻辑与模块。
16.根据权利要求10或者14所述的切片的射频模块，其特征在于，该射频信号是本地振荡信号，以及该至少一个分频器模块包括二分频模块。
17.根据权利要求10所述的切片的射频模块，其特征在于，该切片的射频模块包括启用电路，该启用电路用于选择性的启用该切片的射频模块。
18.根据权利要求10所述的切片的射频模块，其特征在于，该输出端口，用于输出该至少一个逻辑模块的输出信号到合并端口，该合并端口可操作的与至少一个其他的切片的射频模块耦接。
19.一种切片的射频模块，其特征在于，包括：第一输入端口、第二输入端口、驱动器模块以及输出端口，其中
该第一输入端口，用于从至少一个分频器模块接收射频信号的分频代表信号；
该第二输入端口，用于接收时钟信号；
该驱动器模块，用于接收该射频信号的分频代表信号，并驱动该至少一个逻辑模块；
该至少一个逻辑模块，耦接到该驱动器模块，以及用于接收该时钟信号以及来自该驱动器模块的输出信号；以及
该输出端口，用于输出该至少一个逻辑模块的输出信号。
CN201410444535.8A 2013-09-03 2014-09-03 通信单元以及切片的射频模块 Active CN104601193B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361872948P 2013-09-03 2013-09-03
US61/872,948 2013-09-03
US14/274,759 US9425949B2 (en) 2013-09-03 2014-05-11 Communication unit and sliced radio frequency module therefor
US14/274,759 2014-05-11

Publications (2)

Publication Number Publication Date
CN104601193A true CN104601193A (zh) 2015-05-06
CN104601193B CN104601193B (zh) 2018-05-01

Family

ID=52583272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410444535.8A Active CN104601193B (zh) 2013-09-03 2014-09-03 通信单元以及切片的射频模块

Country Status (2)

Country Link
US (1) US9425949B2 (zh)
CN (1) CN104601193B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114660549A (zh) * 2021-10-29 2022-06-24 南京长峰航天电子科技有限公司 一种提高天线隔离度的方法、系统和装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108241399B (zh) * 2016-12-27 2021-02-02 上海华虹集成电路有限责任公司 功耗阶跃抑制电路
US20200091949A1 (en) * 2018-09-17 2020-03-19 Atmosic Technologies Inc. Sliding intermediate-frequency receiver

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886582A (en) * 1996-08-07 1999-03-23 Cypress Semiconductor Corp. Enabling clock signals with a phase locked loop (PLL) lock detect circuit
US6438187B1 (en) * 1999-02-23 2002-08-20 Rockwell Collins, Inc. Phase processor for data pattern correlator
US6265948B1 (en) * 1999-12-20 2001-07-24 Agere Systems Guardian Corp. Image rejection in logic-based architecture for FSK modulation and demodulation
US7570712B2 (en) * 2003-02-28 2009-08-04 Freescale Semiconductor, Inc. System and method for transmitting ultrawide bandwidth signals
US7894490B2 (en) * 2005-12-07 2011-02-22 Nippon Telegraph And Telephone Corporation Signal separating circuit, signal separating method, signal multiplexing circuit and signal multiplexing method
US8058913B2 (en) * 2008-07-17 2011-11-15 Korea University Industrial & Academic Collaboration Foundation DLL-based multiphase clock generator
US7961054B2 (en) * 2008-10-28 2011-06-14 Menara Networks, Inc. Timing recovery for partial-response maximum likelihood sequence detector
WO2011089731A1 (en) * 2010-01-20 2011-07-28 Nec Corporation Apparatus for pseudo-return-to-zero modulation
CN102170277A (zh) * 2011-01-20 2011-08-31 中国科学院半导体研究所 基于移相相与获取皮秒精度窄脉宽ttl信号的方法
WO2012117565A1 (en) * 2011-02-28 2012-09-07 Nec Corporation Optical communication system with monitor functions and monitoring method therefor
US8971455B2 (en) * 2011-12-12 2015-03-03 Texas Instruments Incorporated Near-integer channel spur mitigation in a phase-locked loop
US8804889B2 (en) * 2013-01-10 2014-08-12 Lsi Corporation Receiver with dual clock recovery circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114660549A (zh) * 2021-10-29 2022-06-24 南京长峰航天电子科技有限公司 一种提高天线隔离度的方法、系统和装置

Also Published As

Publication number Publication date
US20150063510A1 (en) 2015-03-05
US9425949B2 (en) 2016-08-23
CN104601193B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CN101496284B (zh) 多模除法器重定时电路
CN105191142B (zh) 具有多相分频器和锁相环的本地振荡器(lo)生成器
CN105634569A (zh) 实现载波聚合和wifi双频mimo的控制电路、终端
CN107078693A (zh) 为混频器提供谐波响应抑制的电路
CN103762979B (zh) 一种应用于lte信道模拟器的宽带频率源
CN105223558A (zh) 一种超宽带任意波形信号产生方法
KR101797695B1 (ko) 모듈식 주파수 분할기 및 혼합기 구성
CN104601193A (zh) 通信单元以及切片的射频模块
Zhu et al. Enabling software-defined PHY for backscatter networks
CN107005230B (zh) 用于从单端晶体振荡器生成四倍参考时钟的装置和方法
US9755872B1 (en) Pulse generation using digital-to-time converter
US9312816B2 (en) Frequency and phase conversion circuit, wireless communication unit, integrated circuit and method therefor
US9136825B2 (en) Method and device for implementing tracking filters and RF front end of software defined radios
JP2004266332A (ja) 無線通信装置
US20200042031A1 (en) Multi-phase signal generation
CN106416078B (zh) 可重配置的分频器
US9059714B2 (en) Inductor-less 50% duty cycle wide-range divide-by-3 circuit
CN109478889A (zh) 电平移位器
CN113632395B (zh) 一种信号处理装置及信号处理方法
CN112910552B (zh) LiFi通信装置及电子设备
EP2945296A1 (en) Spectrum spread communication apparatus
Hu et al. Design of a low-power low-phase-noise multi-mode divider with 25%-duty-cycle outputs in 0.13 µm CMOS
CN203775418U (zh) 增益值设置装置及gsm基站放大系统
WO2014188362A2 (en) Modular frequency divider with switch configuration to reduce parasitic capacitance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant