CN104583995A

CN104583995A - 跨处理系统的桥接和集成装置

Info

Publication number: CN104583995A
Application number: CN201280075596.0A
Authority: CN
Inventors: 罗赛; 周鑫; 林春晓; 沈英哲; 尚笠
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2012-10-03
Filing date: 2012-10-03
Publication date: 2015-04-29
Also published as: DE112012006743T5; WO2014053071A1; US10037284B2; US20140250253A1

Abstract

本文中描述的特定实施例能够提供用于处理系统的电子结构(electronic？fabric)，电子结构包括结构适配器以耦合到与第一系统相关联的第一结构以及耦合到与第二系统相关联的第二结构。结构适配器配置成在第一系统与第二系统之间传递双向通信。电子结构还能够包括配置成将在第一系统的第一地址空间中的第一物理地址映射到在第二系统的第二地址空间中的第二物理地址的地址转换代理。

Description

跨处理系统的桥接和集成装置

技术领域

本文中所述实施例一般涉及跨处理系统桥接和集成装置。

背景技术

芯片上系统或片上系统（SoC或SOC）反映将计算机（或任何其它电子系统）的组件合并到单个芯片中的集成电路(IC)。SoC可包含数字、模拟、混合信号和/或射频功能：所有这些功能可驻留在单芯片衬底上。典型的SoC应用是在嵌入式系统领域。SoC技术代表大的金融市场。另外，在此空间中的公司能够面临在短的时间期限内设计高度多样的SoC芯片的相当大挑战。

与这些设计相关联的一个障碍涉及在某些架构生态系统（例如，Intel架构(IA)生态系统）中的兼容性。相反，非IA生态系统包括大量的可用装置、核、结构、固件、软件（例如，驱动程序）、工具等。由于其高可用性和丰富性，新SoC产品能够得以快速设计和制造以满足动态市场需要。然而，IA生态系统无法匹配此级别的丰富性。因此，应部署智能集成策略以无缝合并各种类型的非IA装置到各种生态系统中。

附图说明

在附图中，实施例以示例方式而不是限制方式示出，图中，相似的标号指示类似的元素，并且其中：

图1是示出与本公开内容相关联的智能结构系统架构的一示例实施例的简化框图；

图2是示出与本公开内容相关联的智能结构适配器架构的一个可能实现的简化框图；

图3是示出根据与本公开内容相关联的一个示例实现的一种可能地址映射配置的简化框图；

图4是示出用于与本公开内容相关联的启动的事务的活动的一个可能集合的简化流程图；

图5是示出用于与本公开内容相关联的系统初始化序列的活动的一个可能集合的另一简化流程图；以及

图6是与本公开内容的示例ARM生态系统SOC相关联的简化框图。

附图的图形不必按比例画出，这是因为其尺寸、布置和规范能够大幅改变而不脱离本公开内容的范围。

具体实施方式

下面的详细描述陈述涉及跨处理系统桥接和集成装置的设备、方法和系统的示例实施例。为方便起见，诸如结构、功能和/或特性的特征例如参照一个实施例进行描述；各种实施例可通过所述特征中的任何适合的一个或更多个特征实现。

通常，几种技术能够用于再使用不同生态系统中的知识产权(IP)装置。不同生态系统能够具有不同中央处理单元(CPU)核/存储器/中断架构、不同结构/总线架构和/或不同装置枚举模型等。如果结构已更改，则解决此集成问题的最简单方式是将IP装置的遗留总线接口替换为新接口。这有效地中断了在此类情形中的IP装置。作为备选，一些技术添加薄包装层以使旧接口适应新接口。然而，此类方法关注于硬件再使用，其中，由于存储器/中断架构不同等原因，应广泛地修改软件（例如，驱动程序）。另外，某些解决方案能够强加不合需要的硅面积牺牲和成本。另一有缺陷的方案使用某种非IA结构，并且还在非IA结构与IA结构之间添加适配器。非IA装置将仍连接到其原总线接口。然而，此类方案未能支持在要求高性能时重要的双向事务。更重要的是，此类解决方案限于硬件设计考虑，使软件开发人员处于实现和/或移植驱动程序的困难情况。

本文中描述的特定实施例能够提供用于处理系统的电子结构(fabric)，电子结构包括结构适配器以耦合到与第一系统相关联的第一结构和耦合到与第二系统相关联的第二结构。结构适配器配置成在第一系统与第二系统之间传递（任何各类的）双向通信。电子结构还能够包括配置成将在第一系统的第一地址空间中的第一物理地址映射到在第二系统的第二地址空间中的第二物理地址的地址转换代理。

要注意的是，处理系统能够是晶体管、处理器、微处理器、放大器、现场可编程门阵列(FPGA)、任何其它类型的集成电路等。另外，处理系统能够是任何类型的笔记本计算机、膝上型计算机、个人计算机、移动装置、平板计算机/装置（例如，i-Pad）、个人数字助理(PDA)、智能电话等的一部分。

在更具体的实施例中，电子结构可包括配置成和与第一结构相关联的第一接口进行通信以及和与第二结构相关联的第二接口进行通信的配置代理。配置代理能够配置成支持标准格式的来自外设组件快速互连(PCIe)的枚举命令。枚举命令也能够是自定义格式的。配置代理能够配置成将信息返回到涉及与第二系统相关联的一个或更多个安装的装置的操作系统。

在仍有的其它示例实现中，电子结构可包括配置成将始发自第二系统的中断请求转换成第一系统识别的格式的中断转换代理。配置代理能够配置成接受配置命令并且设置用于地址转换代理和中断转换代理的一个或更多个参数。通过与配置代理交互，能够枚举与第二系统相关联的一个或更多个装置。在配置地址转换代理后，能够加载第二系统的装置的对应驱动程序。通过写入配置代理，能够配置地址转换代理。

下面参照附图和描述，讨论与这些能力相关联的许多细节以及与本公开内容相关联的各种其它特征和功能。

跨多种处理环境集成装置

图1是示出用于提供根据本公开内容的一个实施例的智能结构(iFabric)架构的系统10的简化框图。在一个特定实现中，系统10能够配置成桥接非IA装置到IA系统。系统10可包括IA环境12和非IA环境14。IA环境12和非IA环境14能够被视为在其中共享知识产权(IP)装置具挑战性的单独领域。通过本公开内容的架构，能够打破此间隙，例如，通过使用智能结构适配器(iFA)及现有结构的一些可能的增强。在典型的IA环境中，存在中央处理单元(CPU)、存储器和由IA结构(IAF)连接的IA装置(IAD)。通过再使用来自传统非IA环境的能够由非IA结构(NIF)连接的非IA装置(NID) IP装置，能够扩展此环境。

在图1的特定示例中，IA环境12可包括CPU 16、存储器18、IAF IA结构20、IAD IA装置28及IAD 30。另外，非IA环境14可包括NIF非IA结构24、NID非IA装置32和NID 34。在操作中，iFabric架构尝试再使用来自非IA生态系统的硬件、固件、软件和工具等。例如，一种类型的非IA生态系统是ARM生态系统，但必要的是注意，本公开内容同样适用于任何其它非IA系统。由于iFabric能力的原因，架构能够合并非IA IP装置到IA系统而没有（或极小）对硬件/固件的配置更改，并且还没有（或极小）对驱动程序的软件更改。也能够利用非IA IP生成和集成工具，使得非IA领域的设计人员能够继续其设计工作，好象他们在开发用于非IA系统的技术一样。这能够通过设计实际结构以策略性填充在两个形成对比的系统之间的语义间隙来实现。除再使用性特征外，如下所述，iFabric架构能够提供高级特征单元。

系统10配置成支持从非IA侧启动的跨边界直接存储器存取(DMA)传送。DMA允许计算机内的某些硬件子系统独立于CPU访问系统存储器。在无DMA的情况下，当CPU在使用编程的输入/输出时，它一般情况下在读或写操作的整个持续时间内被完全占用，并且因此不可用于执行其它工作。通过DMA，CPU启动传送，在传送进行的同时进行其它操作，并且在操作完成时接收来自DMA控制器的中断。

用于系统10的特定DMA能力可称为智能DMA (iDMA)特征。就性能顾虑而言，复杂的IP装置通常包括嵌入式DMA引擎，其中能够写入驱动程序，从而使用此引擎。此外，iDMA特征允许此引擎在IA环境中可使用，并且软件驱动程序能够保持不修改。另外，系统10能够提供智能对等(IP2P)能力。这允许装置直接访问在另一侧的装置（例如，IA装置能够容易地访问非IA装置，且反之亦然）。另外，此类特征允许智能操作而没有来自CPU的干预，并且因此实现超低功耗和高性能。

系统10也能够提供用于智能存储器/IO映射(iMEM)和智能中断输送(iINT)。在典型的布置中，非IA系统具有不同于IA系统的其自己的存储器/IO/中断方案惯例。对于iMEM和iINT特征，本公开内容的架构能够支持两个选项。如果两个环境使用兼容IP装置，则第一选项（IA优先级）允许系统将非IA惯例映射到IA惯例。在本说明书中使用时，广义术语“IP装置”意在涵盖能够是本文中讨论的处理系统的一部分的任何类型的固件、软件、硬件、驱动程序、核、结构、工具等。

考虑涉及说明本公开内容的能力的ARM SoC的一个示例。在ARM SoC解决方案中，UART中断向量能够是0x14，该向量然后能够重新映射到在IA环境中COM2端口的0x0b。存储器I/O地址也被重新映射，并且因此IA驱动程序能够用于实际上来自非IA环境（其中，IP装置规范是兼容的）的装置。第二选项（非IA优先级）仍能够使用非IA惯例。架构能够在IA空间中留下孔洞，以便不占用对应存储器/IO/中断空间。由于外设组件快速互连(PCIe)允许由操作系统（OS）任意指派这些空间，因此，这在当代IA系统中是可行的。在此选项中，能够再使用非IA驱动程序（如果以高级语言编写）而无需修改。要注意的是，上述所有设计特征有助于改进再使用性、性能以及甚至功耗。更一般地说，架构能够提供更加集成和交互的异构系统。

转到图2，图2是示出与本公开内容的一个实施例相关联的iFA架构40的简化框图。此特定实施例包括IAF接口42、枚举和配置代理(ECA) 46、地址转换代理(ATA) 48、中断转换代理(ITA) 50及NIF接口44。作为一般提议，iFA能够被视为核心组件，其中，其它四个组件能够依赖iFA提供的功能性。要注意的是，iFA的左侧和右侧是与IA结构和非IA结构进行通信的接口。ECA 46支持来自IA系统（特别是来自PCI Express总线）的枚举命令，并且随后将有关安装的NID的信息返回到操作系统。它也能够接受配置命令并且设置用于ATA 48和ITA 50的任何适合参数（例如，与计算任务、处理、用于工作量的指派/责任等相关联）。

（返回的）一个重要的信息涉及某个任务所需的大存储器/IO地址空间以及生成的中断信号的数量和优选的地址空间/中断向量。此信息能够在设计时由IP和结构集成工具生成，并且如果工具缺失，则还能够手动收集。要注意的是，对于IA优先级情况，偏好与IA系统兼容。对于非IA优先级情况，偏好能够是与原非IA系统兼容的偏好。

ATA 48支持在配置后的双向转换。来自IAF的存储器请求能够重新映射到在NIF侧的不同地址，并且因此不干扰非IA硬件设计。如果NIF不支持IO转换，则来自IAF的IO请求也能够转换成在NIF侧的不同存储器请求。相反，来自NIF的请求也能够转换成在IAF侧的不同请求。这样，能够完全支持向前和向后事务（例如，如iDMA/iMEM/iP2P所需要的）。

ITA 50配置成将始发自NIE侧的中断请求转换成IA中断消息或中断信号。在IA优先级情况下，新中断向量能够是相同的，好象中断是从具有与NID完全相同功能的IAD发出的一样。在非IA优先级情况下，中断向量能够与在NIF侧的向量相同。

要注意的是，能够有关于各种NID的逻辑视图的两个选项。第一选项是超级装置模型，其中，NID被视为单个逻辑超级装置。ECA能够从每个单独NID返回要求的超级集合，并且NID能够配置成一个整体。在适当配置地址和中断后，能够再使用软件驱动程序。然而，NID的每个不同组合（对应于特定SoC模型)使用不同超级装置身份（例如，pci_id），以便能够在OS中加载适当的NID驱动程序。这对ID管理添加了小负担。在一个意义上，此情形比传统IA环境的情形更差，但它将不一定比非IA环境更差（例如，ARM生态系统已经具有此广泛的多样性，并且另外，软件代码已经在选择适当的驱动程序代码方面展现许多分支）。第二选项是透明装置模型。在此情况下，iFA向OS单独显露每个NID，并且OS能够加载每个单独的NID驱动程序。软件驱动程序将具有最大灵活性，但这对硬件添加了负担（例如，因为它将需要更多只读存储器(ROM)以记录在iFA后的元素）。在某些情况下，iFA能够组合特定信息以确保最小ROM参与。

转到图3，图3是示出与本公开内容相关联的示例地址映射60的简化框图。通常，图3示出在IA地址空间与非IA地址空间之间的地址映射。示出的此特定配置包括IA地址空间62、系统随机存取存储器(RAM) 64和以75一般示出的若干IA装置，IA地址空间62包括（但不限于）高级可编程中断控制器(APIC)（其通常占用x86存储器空间的末尾）。另外，此特定配置包括非IA地址空间66，该地址空间可包括若干非IA装置70、72、74。在此特定布置中，IA物理地址(IAPA)表示为IAPA1、IAPA2和IAPA3，它们具有到对应非IA装置70、72、74的逻辑连接。非IA物理地址(NIPA)对应于每个非IA装置70、72、74。IAPA在IA结构上使用，并且NIPA在非IA结构上使用。在操作中，如果假设非IA装置1使用NIPA1，则它映射到IA地址空间IAPA1。类似地，NID2能够使用NIPA2，并且它映射到IAPA2；NID3能够使用NIPA3，并且它映射到IAPA3。ATA能够执行从IAPA到NIPA的适当转换。

图4是示出根据本公开内容的一个实施例的示例IA启动的转换的简化流程图400。此特定流程可在402开始，其中，CPU或IA DMA控制器（或IA装置）启动针对非IA装置的读或写单个或突发事务（具有IAPA）。在404，此事件通过IA结构路由到iFA。在406,iFA将IA事务（具有IAPA）转换成非IA事务（具有NIPA）。地址转换（从IAPA到NIPA）能够由ATA执行。在408，事务能够通过非IA结构路由到非IA装置。在410，非IA装置接收事务，并且做出关于响应是否将是必需的确定（一般在412示出）。如果无响应是必需的，则流程可适当地结束。如果响应是适当的，则在414，非IA装置能够发送响应包。这能够在416通过非IA结构路由到iFA。在418，iFA能够转换和构建针对原启动器的响应包。在420，响应能够通过IA结构路由到原启动器。

图5是示出与用于本公开内容的系统初始化序列相关联的示例活动的简化流程图500。此特定流程可在502开始，其中，通过从ECA检索数据来枚举非IA装置。在504，计算地址映射和中断映射。在506，通过写入到ECA来配置ATA和ITA。在508，加载非IA装置的对应驱动程序。

图6是与本公开内容的示例ARM生态系统SOC 1000相关联的简化框图。本公开内容的一个可能实现包括IA和ARM组件的集成。例如，图6的特定实现能够与任何ARM核（例如，A-9，A-15等）相关联。此外，架构能够是任何类型的平板、智能电话（包括Android电话、i-Phone）、i-Pad、个人计算机、服务器、视频处理组件、膝上型计算机（包括任何类型的笔记本）、任何类型的触摸启用的输入装置等的一部分。

在图6的此示例中，ARM生态系统SOC 1000可包括多个核1006-1007、L2高速缓存控制1008、总线接口单元1009、L2高速缓存1010、图形处理单元(GPU) 1015、互连1010、视频编解码器1020及可与耦合到LDC的移动行业处理器接口(MIPI)/高清晰多媒体接口(HDMI)链路相关联的液晶显示器(LCD) I/F 1025。

ARM生态系统SOC 1000也可包括订户身份模块(SIM) I/F 1030、引导只读存储器(ROM) 1035、同步动态随机存取存储器(SDRAM)控制器1040、闪存控制器1045、串行外设接口(SPI)主控1050、适合的功率控制1055、动态RAM (DRAM) 1060及闪存1065。另外，此特定示例可包括多个通信能力、接口和特征，如蓝牙1070、3G调制解调器1075、全球定位系统(GPS) 1080及802.11 WiFi 1085的实例。

在操作中，图6的示例能够提供处理能力及相对低的功耗以允许各种类型的计算（例如，移动计算、高端数字家庭、服务器、无线基础设施等）。另外，此类架构能够允许任何数量的软件应用（例如，Android?、Adobe? Flash?播放器、Java平台标准版本(Java SE)、JavaFX、Linux、Microsoft Windows Embedded、Symbian和Ubuntu等）。在一个特定示例中，核心处理器可实现具有耦合低等待时间的2级高速缓存的无序超标量管道。

要注意的是，在某些示例实现中，本文中概述的功能可结合在一个或更多个有形、非暂时性媒体中编码的逻辑（例如，在专用集成电路(ASIC)中、在数字信号处理器(DSP)指令、要由处理器或其它类似机器等执行的软件[可能包括目标码和源代码]中提供的嵌入式逻辑）实现。在这些实例的一些实例中，存储器元素能够存储用于本文中描述的操作的数据。这包括能够存储经执行以执行本文中所述活动的软件、逻辑、代码或处理器指令的存储器元素。处理器能够执行与数据相关联的任何类型的指令以实现本文中详细描述的操作。在一个示例中，处理器能够将元素或物品（例如，数据）从一种状态或事物变换成另一状态或事物。在另一示例中，本文中概述的活动可通过固定逻辑或可编程逻辑（例如，处理器执行的软件/计算机指令）实现，并且本文中识别的元素能够是某个类型的可编程处理器、可编程数字逻辑（例如，现场可编程门阵列(FPGA)、DSP、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)或包括数字逻辑、软件、代码、电子指令或其任何适合组合的ASIC。

要注意的是，通过上面提供的示例及本文中提供的许多其它示例，可根据成对的非IA和IA装置、地址空间、生态系统和更一般的环境描述交互。然而，这只是为了清晰和示例。在某些情况下，通过只参照有限数量的组件，可更容易描述流程的给定集合的一个或更多个功能性。应领会的是，本文中讨论的架构（及其教导）容易可缩放，并且能够适应大量的组件及更复杂/高级的布置和配置。相应地，如可能应用到很多其它架构的，提供的示例不应限制本公开内容的范围或抑制其广义的教导。

还重要的是要注意流程中的步骤只示出可由本文中讨论的电路执行或在其内执行的一些可能的信令情形和模式。在适当之处，可删除或移除这些步骤的一些步骤，或者可大幅修改或更改这些步骤而不脱离本文中提供的教导的范围。另外，多个这些操作已描述为与一个或更多个另外的操作同时或并行执行。然而，可大幅改变这些操作的定时。为了示例和讨论的目的，提供了前面的操作流程。本公开内容提供了相当大的灵活性，表现在可提供任何适合的布置、时序、配置和定时机制，而不脱离本文中提供的教导。

还必要的是注意，仅为了示例和教导的目的，提供了本文中概述的所有规范、尺寸和关系（例如，特定命令值、存储器分配、支持的辅助组件等）。可大幅改变这些数据中的每个而不脱离本公开内容的精神或随附权利要求的范围。说明书只应用于一个非限制性示例，并且相应地，它们应如此理解。在前面的描述中，描述了示例实施例。此类实施例可进行各种修改和更改而不脱离随附权利要求的范围。相应地，描述和附图要视为是说明性而不是限制性意义。

本领域技术人员可弄清多种其它更改、替代、变化、改变和修改，并且预期本公开内容包括落在随附权利要求的范围内的所有此类更改、替代、变化、改变和修改。为帮助美国专利和商标局(USPTO)和另外帮助在本申请上发布的任何专利的任何读者理解其随附的权利要求，申请人想提醒的是，申请人：(a)无意使随附权利要求的任一项援引35 U.S.C.第112部分的第六(6)段（这是因为它在其提交之日已存在），除非在特定权利要求中明确使用了“用于...的部件”或“用于...步骤”；以及(b)无意通过说明书中的任何陈述以未另外在随附权利要求中反映的任何方式限制本公开内容。

示例实施例实现

一个特定示例实现可包括用于为电子装置执行一个或更多个测试的系统，系统包括用于接收与涉及第一系统的事务相关联的消息的部件。结构适配器耦合到与第一系统相关联的第一结构和与消息预期发送到的第二系统相关联的第二结构。系统也可包括用于将在第一系统的第一地址空间中的第一物理地址映射到在第二系统的第二地址空间中的第二物理地址的部件，以及用于接收来自第二系统的对消息的响应的部件。在更多特定实施例中，系统可包括用于接收来自外围组件快速互连(PCI)总线的枚举命令的部件。其它示例实现可包括用于将信息返回到涉及与第二系统相关联的一个或更多个安装的装置的操作系统的部件。仍有的其它示例实施例可包括用于将始发自第二系统的中断请求转换成第一系统识别的格式的部件。要注意的是，上述“用于...的部件”能够由任何适合的软件、逻辑、代码、非暂时性媒体、电路、处理器、集成电路、计算机指令、计算装置等提供。

Claims

1. 一种用于处理系统的电子结构，包括：

结构适配器，耦合到与第一系统相关联的第一结构以及耦合到与第二系统相关联的第二结构，其中所述结构适配器配置成在所述第一系统与所述第二系统之间传递双向通信；以及

地址转换代理，配置成将在所述第一系统的第一地址空间中的第一物理地址映射到在所述第二系统的第二地址空间中的第二物理地址。

2. 如权利要求1所述的电子结构，还包括：

配置代理，配置成和与所述第一结构相关联的第一接口进行通信以及和与所述第二结构相关联的第二接口进行通信。

3. 如权利要求2所述的电子结构，其中所述配置代理配置成支持来自外设组件快速互连(PCIe)总线的枚举命令。

4. 如权利要求2所述的电子结构，其中所述配置代理配置成将信息返回到涉及与所述第二系统相关联的一个或更多个安装的装置的操作系统。

5. 如权利要求2所述的电子结构，还包括：

中断转换代理，配置成将始发自所述第二系统的中断请求转换成所述第一系统识别的格式。

6. 如权利要求5所述的电子结构，其中所述配置代理配置成接受配置命令并且设置用于所述地址转换代理和所述中断转换代理的一个或更多个参数。

7. 如权利要求2所述的电子结构，其中通过与所述配置代理交互来枚举与所述第二系统相关联的一个或更多个装置。

8. 如权利要求7所述的电子结构，其中在配置所述地址转换代理后，加载与所述第二系统相关联的所述一个或更多个装置的对应驱动程序。

9. 如权利要求2所述的电子结构，其中通过写入所述配置代理来配置所述地址转换代理。

10. 如权利要求1所述的电子结构，其中所述地址转换代理配置成支持用于与所述第一系统和所述第二系统相关联的一个或更多个地址的双向转换。

11. 一种用于在系统之间对接的方法，包括：

接收与涉及第一系统的事务相关联的消息，其中结构适配器耦合到与所述第一系统相关联的第一结构以及与所述消息预期发送到的第二系统相关联的第二结构；

将在所述第一系统的第一地址空间中的第一物理地址映射到在所述第二系统的第二地址空间中的第二物理地址；以及

接收来自所述第二系统对所述消息的响应。

12. 如权利要求11所述的方法，还包括：

接收来自外围组件快速互连(PCI)总线的枚举命令。

13. 如权利要求11所述的方法，还包括：

将信息返回到涉及与所述第二系统相关联的一个或更多个安装的装置的操作系统。

14. 如权利要求11所述的方法，还包括：

将始发自所述第二系统的中断请求转换成所述第一系统识别的格式。

15. 如权利要求11所述的方法，还包括：

接收配置命令；以及

设置用于执行了所述映射的地址转换代理的一个或更多个参数。

16. 如权利要求15所述的方法，其中在配置所述地址转换代理后，加载所述第二系统的装置的对应驱动程序。

17. 如权利要求16所述的方法，其中通过与配置代理交互来枚举与所述第二系统相关联的所述装置。

18. 如权利要求17所述的方法，其中通过写入所述配置代理来配置所述地址转换代理。

19. 如权利要求11所述的方法，其中执行了所述映射的地址转换代理配置成支持用于与所述第一系统和所述第二系统相关联的一个或更多个地址的双向转换。

20. 一种用于在系统之间对接的系统，包括：

用于接收与涉及第一系统的事务相关联的消息的部件，其中结构适配器耦合到与所述第一系统相关联的第一结构以及与所述消息预期发送到的第二系统相关联的第二结构；

用于将在所述第一系统的第一地址空间中的第一物理地址映射到在所述第二系统的第二地址空间中的第二物理地址的部件；以及

用于接收来自所述第二系统对所述消息的响应的部件。

21. 如权利要求20所述的系统，还包括：

用于接收来自外围组件快速互连(PCI)总线的枚举命令的部件。

22. 如权利要求20所述的系统，还包括：

用于将信息返回到涉及与所述第二系统相关联的一个或更多个安装的装置的操作系统的部件。

23. 如权利要求20所述的系统，还包括：

用于将始发自所述第二系统的中断请求转换成所述第一系统识别的格式的部件。

24. 如权利要求20所述的系统，还包括：

用于接收配置命令的部件；以及

用于设置用于执行了所述映射的地址转换代理的一个或更多个参数的部件。