CN104576586A - 单层基板封装结构 - Google Patents

单层基板封装结构 Download PDF

Info

Publication number
CN104576586A
CN104576586A CN201410785166.9A CN201410785166A CN104576586A CN 104576586 A CN104576586 A CN 104576586A CN 201410785166 A CN201410785166 A CN 201410785166A CN 104576586 A CN104576586 A CN 104576586A
Authority
CN
China
Prior art keywords
pad
single layer
encapsulating structure
layer substrate
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410785166.9A
Other languages
English (en)
Inventor
黄超
王洪辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410785166.9A priority Critical patent/CN104576586A/zh
Publication of CN104576586A publication Critical patent/CN104576586A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种单层基板封装结构，包括焊盘、铜柱和第一玻璃纤维层。焊盘包括同轴上下叠置的焊盘上部和焊盘下部。焊盘下部的截面积小于焊盘上部的截面积；第一玻璃纤维层压合于铜柱上的多个焊盘的焊盘下部之间，用于使焊盘与铜柱的相对位置固定。采用本发明的单层基板封装结构，增加了焊盘在受到锡球传递来的拉力或推力时的阻力，可有效地防止焊盘脱落。

Description

单层基板封装结构
技术领域
本发明涉及一种半导体生产中的加工结构，特别是一种单层基板封装结构。
背景技术
传统的单层基板制造过程中，如图1所示，焊盘1直接电镀在铜箔2’上，然后在焊盘1周围压合玻璃纤维3。这种结构，焊盘1底部在封装蚀刻工艺(腐蚀掉铜箔层)之后，会全部露出，只有焊盘1两侧的铜柱与玻璃纤维3结合。当焊盘1受到外力撞击时，焊盘1极容易连带着焊球4脱落(如图2、图3所示)。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明的一个主要目的在于提供一种单层基板封装结构，可以至少一定程度上避免焊球脱落时，焊盘随之脱落的情况发生。
根据本发明的一方面，一种单层基板封装结构，包括焊盘、铜柱和第一玻璃纤维层。
所述焊盘包括同轴上下叠置的焊盘上部和焊盘下部；
所述焊盘下部的截面积小于所述焊盘上部的截面积；
所述第一玻璃纤维层压合于所述铜柱上的多个所述焊盘的焊盘下部之间，用于使所述焊盘与所述铜柱的相对位置固定。
采用本发明的单层基板封装结构，增加了焊盘在受到焊球传递来的拉力或推力时的阻力，可有效地防止焊盘脱落。
附图说明
参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1为现有的单层基板封装结构的示意图；
图2、图3为现有的单层基板封装结构焊盘脱落过程的示意图；
图4为本发明的单层基板封装结构的一种实施方式的示意图；
图5形成本发明的单层基板封装结构的一种实施方式的单层基板封装工艺的流程图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
图4为本发明的单层基板封装结构的一种实施方式的示意图。
在本实施方式中，单层基板封装结构包括焊盘1、铜柱和第一玻璃纤维层3’。
焊盘1包括同轴上下叠置的焊盘上部和焊盘下部。焊盘下部的截面积小于焊盘上部的截面积。
第一玻璃纤维层3’压合于铜柱上的多个焊盘的焊盘下部之间，用于使焊盘与所述铜柱的相对位置固定。在多个焊盘1的焊盘下部之间压合形成第一玻璃纤维层3’，可以使得相邻焊盘1的焊盘下部之间形成类似“过盈配合”的配合效果。这样一来，当焊盘受到外力作用时，第一玻璃纤维层3’可以在一定范围内保证焊盘1和铜柱的相对位置固定。
与图1所示的现有技术相似，铜柱为压合铜箔2’蚀刻所得。焊盘1形成于压合铜箔2’的上表面，且焊盘1的下表面与压合铜箔2’的上表面紧密接合。
铜柱为蚀刻压合铜箔2’使得焊盘1下表面完全外露之后的剩余部分。
作为一种优选方案，单层基板封装结构还包括第二玻璃纤维层3。第二玻璃纤维层3压合于与焊盘1的下表面相对的焊盘1的上表面周围以及多个相邻焊盘的焊盘上部之间。
第二玻璃纤维层3可以对整个单层基板起到支撑和加强作用，使得单层基板有更好的一体性。此外，由于第二玻璃纤维层3与焊盘1紧密接合，当压合铜箔2’蚀刻后，焊盘1仍然能保持在原有位置而不发生偏离或脱落。
在一种实施方式中，单层基板封装结构还包括锡球7。锡球7焊接于焊盘1的下表面。
优选地，焊盘1上还可以设置有用于与外部装置5(例如芯片等)连接的连接部6。在一种实施方式中，该连接部6可以是通孔。
图5为形成本发明的单层基板封装结构的封装工艺的的一种实施方式的流程图
结合图4、图5进行详细描述。
在本实施方式中，单层基板封装工艺可以包括：
S10:在压合铜箔2’的上表面形成焊盘下部。
S20:在相邻的焊盘下部之间压合第一玻璃纤维层3’。
S30:在焊盘下部上同轴形成焊盘上部，焊盘上部的截面积大于焊盘下部的截面积。例如，可以在焊盘下部的上表面焊接或电镀形成焊盘上部。
S40:将压合铜箔2’蚀刻露出铜柱，使得焊盘下表面完全外露。
在一种实施方式中，步骤S20可以具体包括：
S21:将第一玻璃纤维层3’压合在相邻焊盘的焊盘下部之间。
优选地，单层基板封装工艺还可以包括：
S50:在与焊盘1下表面相对的焊盘1上表面周围与相邻焊盘1的焊盘上部之间压合玻璃纤维3。
作为一种实施方式，在步骤S30之后还可以包括：
S60:在焊盘1下表面植入锡球(图中未示出)。
作为一种实施方式，单层基板封装工艺还可以包括：
S70:在焊盘1上表面设置用于与外部装置连接的连接部5。例如，可以在焊盘上开设用于与芯片6连接的通孔。
采用本发明的单层基板封装结构，增加了焊盘在受到锡球传递来的拉力或推力时的阻力，可有效地防止焊盘脱落。
在本发明的设备和方法中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。还需要指出的是，执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行，但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
虽然已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (7)

1.一种单层基板封装结构，其特征在于，包括焊盘、铜柱和第一玻璃纤维层；
所述焊盘包括同轴上下叠置的焊盘上部和焊盘下部；
所述焊盘下部的截面积小于所述焊盘上部的截面积；
所述第一玻璃纤维层压合于所述铜柱上的多个所述焊盘的焊盘下部之间，用于使所述焊盘与所述铜柱的相对位置固定。
2.根据权利要求1所述的单层基板封装结构，其特征在于：
所述铜柱为压合铜箔蚀刻所得；
所述焊盘形成于所述压合铜箔的上表面，且所述焊盘的下表面与所述压合铜箔的上表面紧密接合；
所述铜柱为将所述压合铜箔蚀刻使得所述焊盘下表面完全外露之后的剩余部分。
3.根据权利要求1或2所述的单层基板封装结构，其特征在于：
每个焊盘的焊盘上部和焊盘下部焊接或电镀连接。
4.根据权利要求1或2所述的单层基板封装结构，其特征在于，还包括第二玻璃纤维层；
所述第二玻璃纤维层压合于与所述焊盘下表面相对的焊盘上表面周围以及多个相邻焊盘的焊盘上部之间。
5.根据权利要求1或2所述的单层基板封装结构，其特征在于，还包括锡球；
所述锡球焊接于所述焊盘的下表面。
6.根据权利要求1或2所述的单层基板封装结构，其特征在于：
所述焊盘上表面设置有用于与外部装置连接的连接部。
7.根据权利要求6所述的单层基板封装结构，其特征在于：
所述连接部包括通孔。
CN201410785166.9A 2014-12-16 2014-12-16 单层基板封装结构 Pending CN104576586A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410785166.9A CN104576586A (zh) 2014-12-16 2014-12-16 单层基板封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410785166.9A CN104576586A (zh) 2014-12-16 2014-12-16 单层基板封装结构

Publications (1)

Publication Number Publication Date
CN104576586A true CN104576586A (zh) 2015-04-29

Family

ID=53092288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410785166.9A Pending CN104576586A (zh) 2014-12-16 2014-12-16 单层基板封装结构

Country Status (1)

Country Link
CN (1) CN104576586A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114600A (zh) * 2006-07-27 2008-01-30 联华电子股份有限公司 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
US20080308308A1 (en) * 2007-03-29 2008-12-18 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
US20100096744A1 (en) * 2008-10-21 2010-04-22 International Business Machines Corporation Printed wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114600A (zh) * 2006-07-27 2008-01-30 联华电子股份有限公司 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
US20080308308A1 (en) * 2007-03-29 2008-12-18 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
US20100096744A1 (en) * 2008-10-21 2010-04-22 International Business Machines Corporation Printed wiring board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
WO2009071982A3 (en) Under bump routing layer method and apparatus
TW200633089A (en) Conductive bump structure of circuit board and method for fabricating the same
TWI517269B (zh) 層疊式封裝結構及其製法
US20130170148A1 (en) Package carrier and manufacturing method thereof
US20150069605A1 (en) Semiconductor device and fabrication method thereof and semiconductor structure
CN102386105B (zh) 四边扁平无接脚封装方法及其制成的结构
CN104517911A (zh) 半导体封装件及其制法
CN101930956B (zh) 芯片封装结构及其制造方法
JP2017212271A (ja) 配線基板及びその製造方法と電子部品装置
CN103400845A (zh) 影像传感器封装方法
CN104576586A (zh) 单层基板封装结构
JP2012174484A5 (zh)
CN102779767B (zh) 半导体封装结构及其制造方法
CN104576425A (zh) 单层基板封装工艺
TW200605304A (en) Flip-chip semiconductor package with lead frame and method for fabricating the same
US9935066B2 (en) Semiconductor package having a substrate structure with selective surface finishes
TW200743166A (en) Stack bump structure and manufacturing method thereof
CN104576405A (zh) 单层基板封装工艺
CN104538369A (zh) 单层基板封装结构
CN201829490U (zh) 芯片区打孔集成电路引线框架
CN204391087U (zh) 半导体再布线封装结构
CN104183509A (zh) 半导体封装件的制法
CN103337504B (zh) 影像传感器封装方法
CN104681452A (zh) 晶圆级封装的制造方法
CN104617001A (zh) 半导体再布线封装工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150429