CN104569020A - 光电子能谱仪信号源 - Google Patents

Abstract

本发明公开了一种光电子能谱仪信号源，涉及一种信号源，由FPGA控制系统、大容量的SDRAM存储器和FLASH存储器、带触摸屏的显示屏、四路大功率的功率放大器以及一套电源转换和控制装置组成。通过在FPGA内部嵌入NIOS？II软核处理器，并运行uC/OS-II操作系统控制个信号源。使用一个电源适配器供电，输出四路调制信号，其中三路为3-5VTTL电平输出，一路为28V高压电平输出，输出功率高达12W。每路信号源频率调节范围为1Hz-100Hz；相位调节范围为1μs-50ms，以0相位为基准；脉宽调节范围为1μs-10ms，以0.1％占空比计算。频率、相位、脉宽调节精度分别为1Hz、1μs、1μs。可以提供光电子能谱仪所需的四路信号源。

Description

光电子能谱仪信号源

技术领域

本发明涉及一种光电子能谱仪信号源，属于仪器仪表技术领域。

背景技术

光电子能谱仪(photoelectron spectrograph)利用光电效应测出光电子的动能及其数量的关系，由此来判断样品表面各种元素含量的仪器。可分析固、液、气样品中除氢以外的一切元素。还可研究原子的状态、原子周围的状况及分子结构，在表面化学分析、分子结构、催化剂、新材料等研究领域中已得到应用。

由于光电子能谱仪正常工作还需要额外的四路信号源，其中三路3-5V TTL电平输出用于控制内部加速器的开关，一路28V输出用于控制后级阀门的开关。并且所需信号要求很高，信号频率、相位、脉宽都要可调，通道间的匹配十分严格，各通道的相位差在几十纳秒级别，并且脉冲阀所需的信号功率非常大，最高达12W。现有的仪器需要从国外进口，价格十分昂贵，本发明可以解决现有的技术以及成本问题。

发明内容

本发明的目的在于，提供一种光电子能谱仪所需要的信号源。提供四路输出，其中三路3-5V TTL电平输出和一路28V高压输出，并且每一路信号的频率、相位、脉宽和脉冲数均独立可调，调节精度在十纳秒级别。

为解决上述技术问题，本发明采用如下的技术方案：一种信号源，包括：SDRAM存储器、FLASH存储器、显示屏、FPGA芯片、电源功率放大器、红外接收头以及uC／OS II操作系统。

上述信号源中，所述的FPGA芯片包括：红外接收头接口，FLASH控制器接口，两个PLL时钟倍频模块，一个液晶屏控制接口，一个NIOS II处理器，一个4通道64位的SPI接收器，4个信号发生器，4个输出计数器。两个PLL时钟倍频模块分别为NIOS II处理器和4个信号发生器提供高频时钟，NIOS II处理器与SPI接收器相连控制信号发生器，信号发生器与输出计数器相连控制输出脉冲个数。

上述信号源中，还包括：一个SDRAM存储器和一个FLASH存储器，SDRAM为NIOS II处理器提供内存，保证系统高速稳定运行。FLASH用于存储用户设定好的数据。

上述信号源中，所述的显示屏采用TFT彩色显示器，TFT(Thin Film Transistor)LCD即薄膜场效应晶体管LCD，是有源矩阵类型液晶显示器中的一种，价格便宜，性能好，色彩多样。

上述信号源中，还包括：液晶屏背光驱动电路，液晶屏背光驱动电路与液晶屏相连，液晶屏背光驱动电路为升压电路。由于液晶屏背光需要20V以上的电压驱动，采用液晶屏背光驱动电路后，从而可以克服电源电压小，无法驱动液晶屏的缺点。

上述信号源中，还包括液晶屏控制器，由一片CPLD和2片SRAM构成。CPLD用于构建液晶屏所需的驱动模块，采用标准的8／16位8080总线接口方式，超高的30MHz无等待总线读写速度，单点读写周期高达50ns，可以和任何高速系统连接。SRAM作为CPLD的缓存，采用两片SRAM可以实现双层显示，读写任意一层不会影响其它层内容，大大降低软件工作量。

上述信号源中，还包括：一个触摸屏和一个触摸屏控制器，采用高分辨率的触摸屏控制器控制四线电阻屏，该触摸屏控制器具有12位分辨率，对于大部分显示屏完全可以精确到每个像素点。

上述信号源中，还包括：四路功率放大器，其中三路为3-5V TTL电平输出，一路为28V电压输出。功率放大器均采用缓冲器和MOSFET驱动器构成。每路缓冲器包含两个同相缓冲门，其中一个作为信号缓冲，另外一个用于控制MOSFET的驱动器的使能端，兼有隔离的作用。MOSFET驱动器采用互补的大电流场管，输出电流大，带负载能力强，可以使信号的跳变沿时间变得很短。

上述信号源中，还包括：一个红外接收头，红外接收头作为辅助输入设备，可以搭配红外遥控器实现遥控功能。

上述信号源中，所述电源采用32V适配器输入，经过电源稳压器后产生五路不同的输出电压。其中28V电源为28V功率放大器供电，最大电流可达3A，一路5V电源为TTL功率放大器和液晶屏供电，还有3.3V、2.5V和1.2V各一路，分别为FPGA、SDRAM、FLASH等外围设备供电。

上述信号源中，还包括：一个NIOS II处理器，NIOS II为32位RSIC嵌入式处理器。NIOS II系列软核处理器是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS。本系统中在NIOS II处理器里面集成了6个GPIO，两路SPI控制器，两路PWM发生器，一个8080总线接口的液晶屏控制器，一个遥控接收端口，一个EPCS控制器和一个SDRAM控制器。

附图说明

图1是信号源的系统结构示意图；

图2是信号源中的显示屏结构示意图；

图3是FPGA内部硬件架构示意图；

图4是NIOS II处理器内部总线架构示意图。

实施方式

FPGA采用ALTERA公司的低成本Cyclone IV系列FPGA作为核心，在其内部建立信号发生器单元以及NIOS II处理器。信号输出采用FPGA的端口模拟，外接功率放大器增加信号的输出功率。

采用大容量的SDRAM提供NIOS II的运行空间，虽然用FPGA内部的存储器也可以构建内部RAM，但是存储器容量有限，不能运行较大的程序。因此外接大容量的SDRAM以保证系统稳定运行。

功率放大器采用一个缓冲器和一个大电流MOS驱动器构成，每个缓冲器包含两个缓冲门，其中一个缓冲门作为信号通道，其输出端连接MOSFET驱动器的信号输入端，另外一个缓冲门作为使能端缓冲，连接到MOSFET的使能端。

显示屏采用高分辨率的真彩LCD，接口为数字VGA接口，因此需要构建VGA驱动器。VGA驱动器采用CPLD，在其内部构建VGA驱动模块，外接2片SRAM作为缓存，可以双层显示。驱动器采用标准的8为或者16为8080接口，最高总线速度30MHz。触摸屏贴在显示上面，控制器集成在显示屏背面。触摸屏和显示屏一起接在NIOS II的液晶屏控制器接口上。

一个电源转换系统，由于所需电压种类较多，所以采用两片单通道降压式开关稳压芯片产生提供5V和28V电源，分别给3-5V功率放大器和28V功率放大器供电。另外一片三通道降压式开关电源产生3.3V、2.5V和1.2V三中电压，为FPGA的IO口和外设、VCCA、PLL供电。

信号发生器模块设定三个输入参数，分别控制信号的频率、相位和脉冲宽度，频率调节范围为1Hz-100Hz；相位调节范围为1us-50ms，以0相位为基准；脉宽调节范围为1us-10ms。输出计数器模块设定一个计数参数，计数范围为0-50000。频率、相位、脉宽和计数器的宽度分别8位、16位、16位、16位，因此每一路信号源的控制字为56位。由于FPGA引脚数有限，因此再构建一个SPI接收器，SPI接收器采用Motorola的SPI协议，数据宽度设为64bit，使用四个片选端分别控制四个信号发生器。

一个NIOS II处理器，根据外设需求在其内部集成了6个GPIO，两路SPI控制器，两路PWM发生器，一个8080总线接口的液晶屏控制器，一个遥控接收端口，一个EPCS控制器和一个SDRAM控制器。GPIO用于控制信号发生器的复位和使能，SPI控制器分两种模式，其中一种是8位单通道主设备，用于控制FLASH存储器，另外一种是16位四通道，用于控制信号发生器，连续发四个字就可以控制一路信号发生器。两路PWM分别用于液晶屏背光调节和驱动蜂鸣器。液晶屏控制用于控制液晶屏的显示内容以及读取触摸屏的信息，EPCS和SDRAM控制器是系统必备设备，用于读取程序存储器数据和控制程序运行空间。

采用uC／OS II实时操作系统，该系统属于一种基于优先级的可抢占式的硬实时内核，他属于一个完整、可移植、可固话、可裁剪的抢占式多任务内核，包含了任务调度、任务管理、时间管理、内存管理和任务间的通信和同步等基本功能。

Claims (8)

1.一种光电子能谱仪信号源，包括：一个FPGA控制器、一个SDRAM存储器、一个FLASH存储器、一个带触摸屏的显示屏、四个功率放大器、一个红外接收头、一个电源接头、四个信号输出、一个红外接收头以及一个电源控制系统。本发明通过利用FPGA芯片控制外部的四路功率放大器产生四路频率、相位、脉宽、以及脉冲数均可调的信号，用来驱动光电子能谱仪。每路信号源频率调节范围为1Hz-100Hz；相位调节范围为1us-50ms，以0相位为基准；脉宽调节范围为1us-10ms，以0.1％占空比计算。频率、相位、脉宽调节精度分别为1Hz、1us、1us。另外在FPGA内部嵌入NIOS II处理器作为核心控制整个信号源。

2.根据权利要求1所述的信号源，其特征在于，所述的FPGA芯片包括：红外接收头接口、FLASH控制器接口、两个PLL时钟倍频模块、一个液晶屏控制接口、一个NIOS II处理器、一个4通道64位的SPI接收器、4个信号发生器、4个输出计数器。两个PLL时钟倍频模块分别为NIOS II处理器和4个信号发生器提供高频时钟，NIOS II处理器与SPI接收器相连控制信号发生器，信号发生器与输出计数器相连控制输出脉冲个数。

3.根据权利要求1所述的信号源，其特征在于，还包括：大容量的SDRAM和串行FLASH与NIOS II处理器相连，SDRAM用于提供程序运行空间，FLASH用于存储程序。

4.根据权利要求1所述的信号源，其特征在于，所述的显示屏由液晶屏驱动器、液晶屏背光电路、液晶屏偏压电路和触摸屏控制器构成。

5.根据权利要求1或4所述的信号源，其特征在于，还包括：由CPLD和SRAM构成的液晶屏驱动电路、由升压电源芯片构成的液晶屏背光和偏压驱动电路以及由AD转换器构成的触摸屏控制电路，CPLD与NIOS II处理器相连，AD转换器与CPLD相连。

6.根据权利要求1所述的信号源，其特征在于，还包括：一个红外线接收头与NIOS II处理器相连用于作为辅助输入设备。

7.根据权利要求1所述的信号源，其特征在于，所述的四路功率放大器，其中三路由缓冲器和低压MOSFET驱动器构成，用于输出3-5VTTL信号，另外一路由缓冲器和高压MOSFET驱动器构成，缓冲器和FPGA内部的信号发生器相连。MOSFET的输出接光电子能谱仪。

8.根据权利要求1所述的电源，其特征在于，所述的电源由两片单通道降压开关电源和一片三通道降压开关电源构成。其中一片单通道降压开关电源为28V功率放大器提供28V电源，另外一片单通道降压开关电源为TTL功率放大器以及显示屏提供5V电源，三通道降压开关电源产生3.3V、2.5V和1.2V电源，3.3V为FPGA的IO口、SDRAM、FLASH供电，2.5V为FPGA的VCCA供电，1.2V为FPGA内核和PLL供电。