CN104541173A - 用于对集成电路的功率消耗建模的方法和装置 - Google Patents
用于对集成电路的功率消耗建模的方法和装置 Download PDFInfo
- Publication number
- CN104541173A CN104541173A CN201380042239.9A CN201380042239A CN104541173A CN 104541173 A CN104541173 A CN 104541173A CN 201380042239 A CN201380042239 A CN 201380042239A CN 104541173 A CN104541173 A CN 104541173A
- Authority
- CN
- China
- Prior art keywords
- modeling
- clock gating
- enable signal
- power
- power rating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
提供了对集成电路的功率消耗建模的方法以及支持该方法的装置。对集成电路的功率消耗建模的方法包括:了解关于集成电路的时钟选通使能信号的信息;利用时钟选通使能信号的数量的变化率确定建模级别;以及根据建模级别和时钟选通使能信号的数量提取功率状态并且对功率状态中的功率消耗建模。从而,因为可以仅利用时钟选通使能信号的数量来定义功率状态,所以可以快速且精确地估计动态功率消耗量。
Description
技术领域
本公开涉及集成电路,并且更具体地,涉及估计集成电路器件的功率消耗的方法以及支持该方法的装置。
背景技术
现今,随着与移动设备相关的技术发展,移动设备被形成为小尺寸和轻重量。为了形成小尺寸的这种移动设备,以下是有必要的:电池具有大容量并且形成移动设备的集成电路设备消耗低功率。
为了使集成电路器件消耗低功率,在驱动集成电路时,需要通过了解浪费功率的元件而最小化浪费的功率。通过找到浪费(功率)的元件,为了使集成电路设备消耗低功率,在先进行根据用户情形估计功率消耗量的过程。
为了描述集成电路器件的功率消耗量估计过程,对集成电路开发操作进行粗略地描述。集成电路是经由集成电路的体系结构设计、以块为基础细分体系结构的寄存器传送级(register transfer level,RTL)设计、门设计和逻辑电路设计、块布置设计、布局设计以及执行定时的和功率布线仿真的仿真过程来设计的。在这种情况下,当在体系结构设计操作(其是集成电路开发的初始操作)通过精确功率消耗分析,可得到低功率设计,可以期待以最低成本获得最大效果。
为了描述集成电路器件的功率消耗量估计过程,对构成集成电路器件的模块进行粗略地描述。集成电路器件可以被定义为基于门级、寄存器传送级或者电子系统级的模块。在这种情况下,在系统级中,从仿真速度观点执行功率消耗分析是有效的。然而,存在以下问题:在传统系统级中分析功率消耗的技术在取决于开发者的经验和对集成电路操作的理解时精确度恶化并且延长了建模生成时间。
发明内容
技术问题
鉴于以上问题已经做出本公开,并且本公开可以提供利用集成电路的动态功率在短时间内以高精确度估计动态功率消耗量的方法。
技术方案
根据本公开一方面,一种对集成电路的功率消耗建模的方法包括:了解关于集成电路的时钟选通使能信号的信息;利用时钟选通使能信号的数量的变化率确定建模级别;以及根据建模级别和时钟选通使能信号的数量提取功率状态并且对功率状态中的功率消耗建模。
根据本公开另一方面,一种集成电路的功率消耗建模装置包括:信号提取单元,其了解关于集成电路的时钟选通使能信号的信息;建模单元,其利用时钟选通使能信号的数量的变化率确定建模级别并且对由功率状态定义单元提取的功率状态中的功率消耗建模;以及功率状态定义单元,其根据建模级别和时钟选通使能信号的数量提取功率状态。
有益技术效果
根据本公开,因为可以仅利用时钟选通使能信号的数量来定义功率状态,所以可以快速且精确地估计动态功率消耗量。此外,根据本公开,因为可以根据情形在先确定所请求的建模级别,所以可以提供根据情况的准确度。
附图说明
图1是图示数字系统中的时钟选通结构的示图;
图2是图示根据本公开的示例性实施例的集成电路的功率消耗建模装置的配置的方框图;
图3是图示根据本公开的示例性实施例的集成电路的功率消耗建模方法的流程图;
图4是图示图3的获得时钟选通使能(clock gating enable,CGEN)信息的操作310的流程图;
图5是图示图4的操作420的流程图;
图6是图示提取构成时钟选通(clock gating,CG)单元的使能信号的逻辑锥的示例性实施例的示图;
图7是图示当利用CGEN信号的情况的数量的集合定义功率状态时的问题的表格;
图8是图示图3的确定建模级别的操作320的流程图;
图9是图示生成快速功率模型的示例性实施例的流程图;
图10是图示快速功率模型的仿真结果的图;
图11是图示图3的根据CGEN数量定义功率状态的操作330的方框图;
图12是图示根据本公开的示例性实施例的通过给出权重值来定义功率状态的方法的示图;
图13是图示生成利用表征功率状态(第一功率状态)的未表征功率状态(第二功率状态)中的功率模型的方法的方框图;
图14是比较根据本公开的示例性实施例生成功率模型的结果和利用传统使用工具生成功率模型的结果的图;以及
图15是比较根据本公开的示例性实施例通过利用CGEN的数量定义功率状态来生成功率模型的结果和传统技术中通过CGEN的信号的情况的数量的组合定义功率状态来生成功率模型的结果的图。
具体实施方式
下文中,参照附图详细描述本公开的示例性实施例。贯穿附图,使用相同的参考数字来指代相同或相似的部件。图中的视图仅是示意性视图,而并不期望定标或正确地按比例绘制。为避免模糊本公开的主题,可能省略对本文包括的公知功能和结构的详细描述。
集成电路的功率消耗由静态功率和动态功率组成,并且当供给的功率未被选通时,其特征在于静态功率消耗量几乎不改变。因此,当在系统级中估计功率消耗时,动态功率消耗估计可变成最重要的变量。
大多数动态功率消耗可被提供的时钟消耗。这是因为在现代数字系统中,50%或更多的功率被时钟缓冲消耗。在这种情况下,为了减少无用地损耗的时钟的消耗功率,可普遍使用时钟选通技术。因此,动态功率消耗可与时钟选通信号的操作具有密切相关性。
为了帮助理解本公开,对时钟选通操作进行简单地描述。时钟选通是这样的技术:其通过控制供给时钟的门停止输出值不变的逻辑电路的时钟供给来最小化损耗的功率。因此,例如,在电子设备不使用相机模块的情形下,通过截取与相机模块有关的CPU块的时钟供给,在不使用的CPU块中生成的功率损耗可以被减少。
图1是图示数字系统中的时钟选通结构的示图。这里,时钟选通单元110可以输出选通的时钟(gclk)。
时钟选通单元110可以逻辑上组合时钟信号(CLK)和时钟选通使能信号(EN),在其中EN被激活的分段(segment)处激活gclk,并且将使能的gclk供给给时钟选通域(domain)120。因此,时钟选通域120可由gclk驱动。
虽然图1中未示出,但是EN可以在时钟选通单元110的前端部分的逻辑锥(cone)中生成。这里,逻辑锥可以执行响应于输入信号而控制时钟选通使能信号的功能。
时钟选通单元110可以执行响应于由逻辑锥生成的使能信号而停止或恢复时钟选通域120的时钟供给的功能。
换句话说,时钟选通单元110可以选通CLK和EN,向时钟选通域120供给CLK和EN,并且按照需要使能或禁用时钟,从而调整时钟选通域120的操作。因此,通过消除在空闲单元中消耗的不必要的功率,可以节省整个系统的能量。
例如,当时钟选通单元110停止选通的时钟的输出时,时钟选通域120可以停止操作从而可以防止动态功率消耗。当时钟选通单元110恢复gclk的输出时,时钟选通域120可以恢复操作并且在内部寄存器之间执行数据传输从而可以发生动态功率消耗。
在此方法中,时钟选通信号可以执行控制动态功率消耗的功能,并且集成电路器件的功率消耗可以根据时钟选通信号的使能或禁用状态而改变。这里,本公开可以提供利用时钟选通使能信号估计功率消耗的方法。
图2是图示根据本公开的示例性实施例的集成电路的功率消耗建模装置的配置的方框图。
参照图2,根据本公开的示例性实施例的消耗建模估计装置可以包括时钟选通使能(CGEN)信号提取单元210、CGEN信号转换器220、功率状态定义单元240和建模单元250。
CGEN信号提取单元210可以在连线表(netlist)中找到时钟选通单元,提取CGEN信号,并且执行重新配置利用布尔法生成CGEN信号的逻辑锥的功能。更具体地说,CGEN信号提取单元210可以检测其中在门级的连线表中定义时钟选通单元的部分并且跟踪时钟选通单元的输出信号,从而生成关于时钟选通使能信号的信息。
CGEN信号转换器220可以执行通过将CGEN信号提取单元210中生成的CGEN信息添加到RTL而仅利用输出信号来使用户能够查看电路内的CGEN信号的功能。此外,CGEN信号转换器220可以执行将添加了CGEN信息的RTL转换成C模型以在系统级中使用的功能。
功率状态定义单元240可以使用CGEN信号定义功率状态并提取功率值。具体地,根据本示例性实施例,其特征在于,功率状态定义单元240可以使用CGEN信号的数量作为变量代替CGEN信号的情况的数量的集合来定义功率状态。
建模单元250可以通过将从CGEN信号转换器220提取的C模型连接到功率状态定义单元240提取的功率值来执行建模。更具体地说,建模单元250可以根据CGEN数量的变化来确定建模的准确度级别,将准确度级别传送到功率状态定义单元240,并且定义可包括除了功率状态定义单元240所定义的第一功率状态之外的未表征功率状态的第二功率状态。
图3是图示根据本公开的示例性实施例的集成电路的功率消耗建模方法的流程图。
CGEN信号提取单元210和CGEN信号转换器220可以获得CGEN信息并生成数据库(310)。操作310的图示在图4到图6中示出。
图4是图示图3的获得CGEN信息的操作310的流程图。
CGEN信号提取单元210可以生成用于RTL中的连线表组成的单元库的单元信息作为DB(410)。
DB可以包括关于单元名、单元的输入和输入端口和单元的功能的信息。
CGEN信号提取单元210可以分析连线表并且在模块单元中生成DB形式的单元之间的连接信息,具体地,可以提取利用布尔法控制CGEN信号的逻辑锥信息(420)。
CGEN信号转换器220可以在结构上分析连线表上的模块信息(430)。
CGEN信号转换器220可以通过RTL文件分析执行映射工作(440到450)。
更具体地说,CGEN信号转换器220可以连接连线表和模块单元中的RTLDB信息,并且将从连线表提取的构成模块单元的CGEN信号的逻辑锥添加到RTL中(460),并且将逻辑锥连接到输出端口,从而执行映射工作。
图5是图示图4的操作420的流程图。
根据本公开的示例性实施例,可以通过图5中所示的方法提供CGEN信号和连线表上的控制CGEN信号的逻辑锥的信息。
参照图5,CGEN信号提取单元210通过在模块单元中找到时钟选通(CG)单元来提取构成使能信号的逻辑锥,直到找到触发器或初级输入端口的输出信号,并且用连线表上的信号替换并重新配置成在RTL上存在的信号。
图6是图示提取构成CG单元的使能信号的逻辑锥的示例性实施例的示图。
在图6中,存在于每个模块单元中的CG单元的数量确定CGEN的尺寸,并且生成CGEN信号的组合电路利用输入信号来形成单元单位的布尔方程。因此,重新配置的CGEN信号的组合电路利用存在于RTL处的信号和新生成的信息来形成,从而可以像在连线表中形成的信息那样被添加到RTL。
再次参照图3,建模单元250可以确定建模准确度级别(320)并且其详细描述在图8中示出。此外,功率状态定义单元240可以利用CGEN数量定义第一功率状态(330),并且建模单元250和功率状态定义单元240可以定义包括在第一功率状态中未定义的功率状态的第二功率状态(340)。
如上所述,在本公开中,其特征在于,功率状态是利用CGEN信号的数量而非CGEN信号的情况的数量的集合作为变量而定义的。
为了帮助理解本公开,与本公开不同,利用CGEN信号的情况的数量的集合定义功率状态的方法的问题被描述。
图7是图示当利用CGEN信号的情况的数量的集合定义功率状态时的问题的示图。
如图7中所示,当四个CGEN信号存在时,每个信号的情况的数量可以是24,并且16种功率状态可以存在。此外,对于数量为n的CGEN信号,应当考虑2n的数量的功率状态。在这种情况下,以下问题可能发生:生成建模所消耗的时间可能大于SoC开发时间。
例如,在包括500,000-1千万个门的集成电路中,当应用80-90%的时钟选通时,可以生成1,000-2,000个时钟选通使能信号。在这种情况下,因为理论上存在21000或更多种功率状态,所以对于建模消耗很多时间的问题可能发生。
现今,因为SoC的尺寸持续增加,所以SoC通常可支持1千万或更多个门,并且当考虑到移动AP支持1亿个门到2亿个门时,利用CGEN信号的情况的数量的集合定义功率状态的方法可能具有没有工业适用性的问题。
然而,根据本公开的示例性实施例,可以仅利用CGEN信号的数量来定义功率状态。在图7的图示中,当(en1,en2,en3,en4)是(0,0,0,0)时,CGEN信号根据本公开是0并且可以被定义为功率状态0。此外,当(en1,en2,en3,en4)是(0,0,0,1)、(0,0,1,0)、(0,1,0,0)以及(1,0,0,0)时,CGEN信号根据本公开可以是1并且被定义为功率状态1。
类似地,当(en1,en2,en3,en4)是(1,1,0,0)、(1,0,1,0)、(1,0,0,1)、(0,1,1,0)、(0,1,0,1)以及(0,0,1,1)时,CGEN信号根据本公开可以是2并且被定义为功率状态2。此外,当(en1,en2,en3,en4)是(1,1,1,0)、(1,1,0,1)、(1,0,1,1)以及(0,1,1,1)时,CGEN信号根据本公开可以是3并且被定义为功率状态3,并且当(en1,en2,en3,en4)是(1,1,1,1)时,CGEN信号根据本公开可以是4并且被定义为功率状态4。
换句话说,在传统方法中,因为功率状态是利用CGEN信号的情况的数量的集合来定义的,所以当时钟选通信号的数量N增加时,功率状态可以按几何级数2N增加,从而对于建模生成消耗很多时间的问题可能发生。
然而,根据本公开,因为功率状态是仅利用CGEN信号的数量定义的,所以建模时间可以显著减少。此外,根据本公开,因为所请求的建模级别可以是根据情形在先前确定的,所以可以根据情况来提供准确度。
图8是图3的确定建模级别的操作320的流程图。
当建模级别是在先前确定的并且功率模型被生成时,不必要的建模时间可以被缩减。在本公开中,可以建议利用时钟选通信号中的使能信号的变化量来确定建模级别的方法。
根据本公开,随着时钟选通信号中的使能信号的数量增加,甚至可利用消耗功率增加的特性来以低精确度生成可缩短建模时间的快速功率模型。当要求具有高精度的功率模型时,即使建模时间被延长,也可以生成精确的功率模型。
当时钟选通信号的使能数量的变化在仿真中不大时,即使在空闲状态和活动状态中定义功率消耗,准确度也没有大的影响,并且当在操作中几乎没有使能数量的变化时,则功率模型可不要求精确功率模型。
因此,可通过图8的方法来确定功率模型的级别。
建模单元250基于在操作310生成的CGEN信息确定时钟使能信号中的使能信号的数量(810)。
建模单元250通过分析在预定时间单位中的时钟选通使能信号的数量来确定变化量是大于还是小于用户先前定义的基准(820)。
如果变化量小于用户先前定义的基准,则可生成快速功率模型(830),而如果变化量大于用户先前定义的基准,则可生成精确功率模型(840)。
图9是图示当建模单元250将建模级别确定为快速功率模型(830)时功率状态定义单元240生成快速功率模型的示例性实施例的示图。
功率状态定义单元240以分段为基础仿真CGEN数量(910)。
图10A是图示操作910的仿真结果的图。
如图10A中所示,根据本公开,可以基于每个周期来了解(X轴)CGEN的数量。
为了了解时钟选通信号的使能数量的变化,在仿真结果中,功率状态定义单元240可以在使能时钟选通信号中设定具有许多使能数量的分段和具有较小使能数量的分段(920)。
这样的划分例如可以被设定为最大分段1010和最小分段1020,如图10A中所示。在图10A的最大分段1010处,因为CGEN信号的数量的变化不大,所以假定在活动状态中执行功率消耗,而在最小分段1020处,因为CGEN信号的数量的变化不大,所以假定在空闲状态中执行功率消耗。
功率状态定义单元240可以计算在两个预设分段处的CGEN信号的数量的平均值(930)。
功率状态定义单元240可以计算在两个预设分段处的平均功率消耗值(940)并且可以形成线性功率模型(950)。
操作930和950的示例性实施例在图10B中示出。如图10B中所示,最大分段的CGEN信号的数量的平均值和最大分段的平均功率消耗值在1030中示出。最小分段的CGEN信号的数量的平均值和最小分段的平均功率消耗值在1040中示出。
当利用1030和1040线性计算其余分段的功率值时,可以生成具有低精确度的可以更加缩短建模时间的快速功率模型。在这种情况下,当形成快速功率模型所需要的两个分段的测量值集合被完全形成时,通过利用下列等式形成线性功率模型,可以简要地形成相对精确的功率模型。
然而,生成精确功率模型的方法可以通过测量利用CGEN信号的使能数量定义的每个功率状态的功率值来形成功率模型。
再次参照图3,功率状态定义单元240可以利用CGEN数量定义第一功率状态(330)。具体地,当建模单元250在操作320将建模级别设定为精确功率模型时,功率状态定义单元240可以利用CGEN信号的使能数量定义功率状态(330)。
图11是图3的根据CGEN数量定义功率状态的操作330的方框图。
可以通过权重值的给出、选择(过滤)和分组来图示利用CGEN信息定义功率状态的方法,如图11中所示。可以通过这样的方法来提高功率状态的准确度,并且具体地,之后参照图12进行描述给出权重值的方法。
首先,可以通过分析CG单元驱动的电路的尺寸、根据电路的尺寸给出权重值来具体实现给出权重值的方法。当根据本公开利用CGEN的使能数量定义功率状态时,当每个CG单元通过给出权重值而被使能时消耗的电能可以被补偿以对应于电路尺寸。
可以以仅利用CGEN信号之中由用户确定的基准所选择的信号的方法来具体实现选择(过滤)方法。在使用选择(过滤)方法的情况下,例如,只有当CG单元驱动的电路的尺寸大于定义的基准时,才在定义功率状态时可以设定使用选择(过滤)方法。
最后,分组方法可以具体实现为通过经由电路分析对CGEN信号进行分组或对类似的CGEN信号进行分组来在用户定义的子模块单元中进行分组而定义功率状态。
根据本公开,通过独立地或复合地应用这三种方法,CGEN信息可以被处理,从而可以定义高效的功率状态。
图12是图示根据本公开的示例性实施例的通过给出权重值来定义功率状态的方法的示图。
通常,可供给时钟选通单元中的时钟的寄存器的数量由于扇出问题被限制为32个或更少。此外,为了通过添加时钟选通单元获得对抗额外的消耗功率的功率减少效果,应当控制三个或更多个寄存器。也就是说,一个时钟选通单元可以向至少3个到32个寄存器供给时钟。
消耗功率的权重可以根据时钟选通单元控制的寄存器的数量和之后连接的电路的尺寸而改变。因此,可以考虑到CGEN信号驱动的电路的尺寸来给出权重值。
图12a图示了以下情况:在CGEN 0处的驱动FF的数量是8,在CGEN1处的驱动FF的数量是16,在CGEN 2处的驱动FF的数量是24,在CGEN3处的驱动FF的数量是32。
在这种情况下,在给出权重值之前,如1230中所示,CGEN数量仅为2,并且其可以用相同功率状态来定义。
然而,当驱动FF的数量是16或更多时,如果权重值被设定为2,如1240中所示,则CGEN的数量可以被分开为2、3、4并且被定义为三种功率状态。图12b是通过分开到级2中来对功率状态建模的图示。
此外,当驱动FF的数量是16或更多时,权重值被设定为2,当驱动FF的数量是24或更多时,权重值被设定为4,并且如1250中所示,CGEN的数量可以被分开为3、4、5、6和7并且被定义为五种功率状态。
当通过给出权重值,功率级被划分成2/4级时,获得具有提高的准确度的结果,如下表中所示。
无权重 | 2级的权重 | 4级的权重 | |
功率状态数 | 10 | 13 | 18 |
误差率的平均值 | 17.0% | 15.5% | 8.1% |
-5%的数量 | 12 | 11 | 23 |
-10%的数量 | 17 | 19 | 26 |
-20%的数量 | 25 | 26 | 30 |
再次参考图3,操作340考虑到从功率状态定义单元240定义的第一功率状态到未定义建模单元250的功率状态的状态来生成第二功率状态。在图13中示出操作340的详细图示。
根据本示例性实施例,当仅利用CGEN数量而非CGEN信号的情况的数量的组合来定义功率状态时,可以仅以在基于先前定义的用户情形的相应情形处存在的功率状态来形成功率模型。因此,不能覆盖其中添加或改变用户情形的所有情况。
图13是图示生成利用表征功率状态(第一功率状态)的未表征功率状态(第二功率状态)的功率模型的方法的方框图。
这可以遵循利用两个相邻功率状态的值估计的方法以及利用表征功率状态提取功率模型方程的方法。更具体地说,根据本示例性实施例,可以利用趋势线的功率模型数学化或者利用使用第一功率状态的信息的内插/外插的方法来提取第二功率状态。
当以上方法不适当时,通过添加新的情形并且额外地提取功率状态,可以补偿功率模型。
再次参考图3,通过在操作350测量提取的功率状态的功率消耗值,可以估计功率。
图14是比较根据本公开的示例性实施例生成功率模型的结果和利用传统使用工具生成功率模型的结果的图。如图13中所示,可见两者都以在5%内的误差生成类似的图形。
图15是比较根据本公开的示例性实施例通过利用CGEN的数量定义功率状态来生成功率模型的结果和传统技术中通过CGEN的信号的情况的数量的组合定义功率状态来生成功率模型的结果的图。
如图15中所示,两者都以在平均5%内的误差生成类似的图形。然而,如上所述,根据本公开,建模时间可以被大大缩短。
虽然在上文中已经详细描述了本公开的示例性实施例,但是应当清楚地理解,对本领域技术人员可显现出来的对本文描述的基本发明构思的许多变动和修改仍将落入如权利要求所定义的本公开的示例性实施例的精神和范围内。
Claims (16)
1.一种对集成电路的功率消耗建模的方法,所述方法包括:
了解关于所述集成电路的时钟选通使能信号的信息;
利用所述时钟选通使能信号的数量的变化率确定建模级别;以及
根据所述建模级别和所述时钟选通使能信号的数量提取功率状态并且对所述功率状态中的功率消耗建模。
2.如权利要求1所述的方法,其中,对所述功率状态中的功率消耗建模包括:根据所述时钟选通使能信号驱动的电路的尺寸向所述时钟选通使能信号的数量给出权重值。
3.如权利要求2所述的方法,其中,对所述功率状态中的功率消耗建模包括:如果所述时钟选通使能信号驱动的电路的尺寸小于预设基准,则进行过滤。
4.如权利要求3所述的方法,其中,对所述功率状态中的功率消耗建模包括:对预设模块单元中的所述时钟选通使能信号进行分组并且根据组号提取功率状态。
5.如权利要求4所述的方法,其中,利用所述时钟选通使能信号的数量的变化率确定建模级别包括:
如果所述时钟选通使能信号的数量的变化率小于预设值,则将所述建模级别设定为快速模型;以及
如果所述时钟选通使能信号的数量的变化率大于预设值,则将所述建模级别设定为精确模型。
6.如权利要求5所述的方法,其中,对所述功率状态中的功率消耗建模包括:
当所述建模级别是所述快速模型时,划分出其中所述时钟选通使能信号的数量是最大值的最大分段以及其中所述时钟选通使能信号的数量是最小值的最小分段;
计算所述时钟选通使能信号的数量的平均值并计算在所述最大分段和所述最小分段中的每一个处的功率消耗的平均值;以及
利用所述平均值生成在除了所述最大分段或所述最小分段之外的分段处的功率消耗值。
7.如权利要求6所述的方法,其中,对所述功率状态中的功率消耗建模包括:
当所述建模级别是精确模型时,根据所述时钟选通使能信号的数量提取所述功率状态并且通过测量每个功率状态中的功率值来对功率消耗建模。
8.如权利要求6所述的方法,其中,对所述功率状态中的功率消耗建模包括:
根据所述时钟选通使能信号的数量提取第一功率状态;
利用所述第一功率状态生成未定义的第二功率状态;以及
对所述第一功率状态和所述第二功率状态中的功率消耗建模。
9.一种集成电路的功率消耗建模装置,包括:
信号提取单元,其了解关于所述集成电路的时钟选通使能信号的信息;
建模单元,其利用所述时钟选通使能信号的数量的变化率确定建模级别并且对由功率状态定义单元提取的功率状态中的功率消耗建模;以及
所述功率状态定义单元,其根据所述建模级别和所述时钟选通使能信号的数量提取功率状态。
10.如权利要求9所述的功率消耗建模装置,其中,所述功率状态定义单元根据所述时钟选通使能信号驱动的电路的尺寸向所述时钟选通使能信号的数量给出权重值。
11.如权利要求10所述的功率消耗建模装置,其中,如果所述时钟选通使能信号驱动的电路的尺寸小于预设基准,则所述功率状态定义单元执行过滤。
12.如权利要求11所述的功率消耗建模装置,其中,所述功率状态定义单元对预设模块单元中的所述时钟选通使能信号进行分组并且根据组号提取功率状态。
13.如权利要求12所述的功率消耗建模装置,其中,如果所述时钟选通使能信号的数量的变化率小于预设值,则所述建模单元将建模级别设定为快速模型,而如果所述时钟选通使能信号的数量的变化率大于预设值,则所述建模单元将建模级别设定为精确模型。
14.如权利要求13所述的功率消耗建模装置,其中,当所述建模级别是所述快速模型时,划分出其中所述时钟选通使能信号的数量是最大值的最大分段以及其中所述时钟选通使能信号的数量是最小值的最小分段,计算所述时钟选通使能信号的数量的平均值并计算在所述最大分段和所述最小分段中的每一个处的功率消耗的平均值,并且利用所述平均值生成在除了所述最大分段或所述最小分段之外的分段处的功率消耗值。
15.如权利要求14所述的功率消耗建模装置,其中,当所述建模级别是精确模型时,所述建模单元根据所述时钟选通使能信号的数量提取所述功率状态并且通过测量每个功率状态中的功率值来对功率消耗建模。
16.如权利要求15所述的功率消耗模型装置,其中,所述功率状态提取单元根据所述时钟选通使能信号的数量提取第一功率状态,并利用所述第一功率状态生成未定义的第二功率状态,并且
所述建模单元对所述第一功率状态和所述第二功率状态中的功率消耗建模。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120086647A KR20140020404A (ko) | 2012-08-08 | 2012-08-08 | 집적 회로의 소비 전력 모델링 방법 및 장치 |
KR10-2012-0086647 | 2012-08-08 | ||
PCT/KR2013/007150 WO2014025212A1 (en) | 2012-08-08 | 2013-08-08 | Method and apparatus for modelling power consumption of integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104541173A true CN104541173A (zh) | 2015-04-22 |
CN104541173B CN104541173B (zh) | 2018-01-26 |
Family
ID=50068375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380042239.9A Expired - Fee Related CN104541173B (zh) | 2012-08-08 | 2013-08-08 | 用于对集成电路的功率消耗建模的方法和装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10409936B2 (zh) |
EP (1) | EP2883065A4 (zh) |
KR (1) | KR20140020404A (zh) |
CN (1) | CN104541173B (zh) |
WO (1) | WO2014025212A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9672305B1 (en) * | 2015-01-28 | 2017-06-06 | Apple Inc. | Method for gating clock signals using late arriving enable signals |
KR101927233B1 (ko) | 2015-03-16 | 2018-12-12 | 한국전자통신연구원 | 이기종 멀티-코어 시스템의 gpu 전력 측정 방법 |
US10345882B2 (en) * | 2015-03-30 | 2019-07-09 | Mediatek Inc. | Dynamic power meter with improved accuracy and single cycle resolution |
US10386395B1 (en) * | 2015-06-03 | 2019-08-20 | University Of Southern California | Subcircuit physical level power monitoring technology for real-time hardware systems and simulators |
US11023025B2 (en) * | 2016-11-16 | 2021-06-01 | Cypress Semiconductor Corporation | Microcontroller energy profiler |
US11258446B2 (en) | 2020-04-29 | 2022-02-22 | Apple Inc. | No-enable setup clock gater based on pulse |
KR102408222B1 (ko) * | 2020-11-19 | 2022-06-13 | 주식회사 바움디자인시스템즈 | 전력 모델 증분 학습 방법 및 장치 |
US20220164504A1 (en) * | 2020-11-20 | 2022-05-26 | Intel Corporation | Technologies for circuit design |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090114773A (ko) * | 2008-04-30 | 2009-11-04 | 김희석 | Odc 클록 게이팅을 이용한 저전력 레지스터 블록 |
KR20110113551A (ko) * | 2010-08-24 | 2011-10-17 | 광운대학교 산학협력단 | 클럭 게이팅 집적 회로 장치의 소비 전력 예측 방법 |
CN102272735A (zh) * | 2008-04-11 | 2011-12-07 | 先进微装置公司 | 用于实时功率估算的采样芯片活动 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
EP1886240A2 (en) | 2005-06-03 | 2008-02-13 | Quickturn Design Systems, Inc. | System and method for analyzing power consumption of electronic design undergoing emulation or hardware based on simulation acceleration |
US7323909B2 (en) | 2005-07-29 | 2008-01-29 | Sequence Design, Inc. | Automatic extension of clock gating technique to fine-grained power gating |
US7594200B2 (en) | 2005-12-19 | 2009-09-22 | International Business Machines Corporation | Method for finding multi-cycle clock gating |
JP4696051B2 (ja) * | 2006-11-28 | 2011-06-08 | 富士通株式会社 | 消費電力解析方法及びプログラム |
US7458050B1 (en) * | 2008-03-21 | 2008-11-25 | International Business Machines Corporation | Methods to cluster boolean functions for clock gating |
-
2012
- 2012-08-08 KR KR1020120086647A patent/KR20140020404A/ko not_active Application Discontinuation
-
2013
- 2013-08-08 US US14/420,303 patent/US10409936B2/en active Active
- 2013-08-08 EP EP13828003.7A patent/EP2883065A4/en not_active Withdrawn
- 2013-08-08 CN CN201380042239.9A patent/CN104541173B/zh not_active Expired - Fee Related
- 2013-08-08 WO PCT/KR2013/007150 patent/WO2014025212A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102272735A (zh) * | 2008-04-11 | 2011-12-07 | 先进微装置公司 | 用于实时功率估算的采样芯片活动 |
KR20090114773A (ko) * | 2008-04-30 | 2009-11-04 | 김희석 | Odc 클록 게이팅을 이용한 저전력 레지스터 블록 |
KR20110113551A (ko) * | 2010-08-24 | 2011-10-17 | 광운대학교 산학협력단 | 클럭 게이팅 집적 회로 장치의 소비 전력 예측 방법 |
Also Published As
Publication number | Publication date |
---|---|
US10409936B2 (en) | 2019-09-10 |
WO2014025212A1 (en) | 2014-02-13 |
EP2883065A4 (en) | 2016-05-11 |
CN104541173B (zh) | 2018-01-26 |
EP2883065A1 (en) | 2015-06-17 |
US20150220672A1 (en) | 2015-08-06 |
KR20140020404A (ko) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104541173A (zh) | 用于对集成电路的功率消耗建模的方法和装置 | |
Yeap | Practical low power digital VLSI design | |
Landman | High-level power estimation | |
US7551985B1 (en) | Method and apparatus for power consumption optimization for integrated circuits | |
US9141736B2 (en) | Method for power estimation for virtual prototyping models for semiconductors | |
US20080027664A1 (en) | Architectural Level Throughput Based Power Modeling Methodology and Apparatus for Pervasively Clock-Gated Processor Cores | |
US10789406B1 (en) | Characterizing electronic component parameters including on-chip variations and moments | |
US20080021692A1 (en) | Method for performing power simulations on complex designs running complex software applications | |
Bachmann et al. | Automated power characterization for run-time power emulation of soc designs | |
US11636246B2 (en) | Systems and methods for predicting and managing power and energy use of semiconductor devices | |
US20130191054A1 (en) | Digital circuit power measurements using numerical analysis | |
CN111581899A (zh) | 良率参数文件和门级网表的生成方法以及芯片的开发流程 | |
Verma et al. | More precise FPGA power estimation and validation tool (FPEV_Tool) for low power applications | |
US8516424B2 (en) | Timing signoff system and method that takes static and dynamic voltage drop into account | |
US8667442B1 (en) | Circuit simulation methodology to calculate leakage current during any mode of circuit operation | |
Genser et al. | An emulation-based real-time power profiling unit for embedded software | |
US20180088645A1 (en) | Digital signal transition counters for digital integrated circuits | |
Darwish et al. | Transaction level power modeling (TLPM) methodology | |
US9443045B2 (en) | Power estimation in an integrated circuit design flow | |
Ahuja et al. | System level simulation guided approach to improve the efficacy of clock-gating | |
Onnebrink et al. | Black box power estimation for digital signal processors using virtual platforms | |
Arshak et al. | Power testing of an FPGA based system using modelsim code coverage capability | |
US20050159907A1 (en) | Method and apparatus for VLSI clock gated power estimation using LCB counts | |
Vyagrheswarudu et al. | PowerAdviser: An RTL power platform for interactive sequential optimizations | |
Ishihara et al. | Experimental analysis of power estimation models of CMOS VLSI circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180126 Termination date: 20190808 |