KR102408222B1 - 전력 모델 증분 학습 방법 및 장치 - Google Patents

전력 모델 증분 학습 방법 및 장치 Download PDF

Info

Publication number
KR102408222B1
KR102408222B1 KR1020200155940A KR20200155940A KR102408222B1 KR 102408222 B1 KR102408222 B1 KR 102408222B1 KR 1020200155940 A KR1020200155940 A KR 1020200155940A KR 20200155940 A KR20200155940 A KR 20200155940A KR 102408222 B1 KR102408222 B1 KR 102408222B1
Authority
KR
South Korea
Prior art keywords
power
time slots
power model
model
value
Prior art date
Application number
KR1020200155940A
Other languages
English (en)
Other versions
KR20220068785A (ko
Inventor
이준환
김종규
Original Assignee
주식회사 바움디자인시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바움디자인시스템즈 filed Critical 주식회사 바움디자인시스템즈
Priority to KR1020200155940A priority Critical patent/KR102408222B1/ko
Priority to US17/471,172 priority patent/US11836025B2/en
Publication of KR20220068785A publication Critical patent/KR20220068785A/ko
Application granted granted Critical
Publication of KR102408222B1 publication Critical patent/KR102408222B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

본 개시는 적어도 하나의 프로세서에 의해 수행되는 적어도 하나의 프로세서에 의해 수행되는 반도체 회로의 소비 전력 분석을 위한 RTL(Register Transfer Level) 전력 모델(power model)을 업데이트하는 방법에 관한 것이다. 전력 모델을 업데이트하는 방법은, 복수의 타임 슬롯(time slot)을 포함하는 테스트 시나리오를 수신하는 단계, 테스트 시나리오를 초기 전력 모델에 입력하여, 복수의 타임 슬롯 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯을 식별하는 단계, 제1 세트의 타임 슬롯의 서브세트(subset)인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하는 단계 및 특정 전력 상태 및 결정된 전력 값에 기초하여, 초기 전력 모델을 업데이트하는 단계를 포함하고, 복수의 타임 슬롯 각각은 하나의 전력 상태(power state)와 연관된다.

Description

전력 모델 증분 학습 방법 및 장치{METHOD AND APPARATUS FOR INCREMENTAL TRAINING POWER MODEL}
본 개시는 반도체 회로의 소비 전력 분석을 위한 RTL 전력 모델을 업데이트하는 방법에 관한 것으로, 구체적으로 전력 분석 시나리오 중 일부의 전력 상태에 대한 전력 값을 결정하고, 전력 분석 시나리오 중 일부의 전력 상태 및 결정된 전력 값에 기초하여 RTL 전력 모델을 업데이트하는 방법 및 장치에 관한 것이다.
전력 분석은 저전력 반도체 설계에 필수적이나 디자인 단계에서 넓은 영역에 대한 전력 분석 및 예측을 여러 번 수행하는 것에는 어려움이 있다. 기존의 상용 하위 수준(예를 들어, 게이트 수준) 전력 모델은 시스템 내부의 모든 전기 신호 변화에 따른 전력 소모량을 계산할 수 있으나, 분석 속도가 매우 느리다는 문제가 있다. 반면, 상용 상위 수준(예를 들어, RTL) 전력 모델은 상용 하위 수준(예를 들어, 게이트 수준) 전력 모델과 비교하여 분석 속도를 향상시킬 수 있으나, 자동생성이 불가능하고 정확도가 낮다는 문제가 있다.
기존의 전력 모델이 특정 시나리오에 대하여 품질이 낮은 경우, 전력 모델을 변경해야 한다. 종래의 기술에 따르면, 기존의 전력 모델을 생성하는데 사용한 트레이닝 데이터와 전력 모델의 품질이 낮게 나타나는 특정 시나리오를 모두 이용하여 새로운 전력 모델을 생성해야 한다. 즉, 전력 모델이 특정 시나리오에 대하여 품질이 낮은 경우, 추가된 데이터를 이용하여 전력 모델을 다시 생성해야 하므로 많은 시간과 비용이 요구된다. 또한, 전력 모델의 품질이 낮은 시나리오가 추가적으로 발생하는 경우, 전력 모델을 반복적으로 재생성해야 하므로 사용자의 피로도 및 부담이 증가한다는 문제가 있다.
본 개시는 반도체 회로의 소비 전력 분석을 위한 RTL 전력 모델을 업데이트하는 방법, 장치 및 기록 매체에 저장된 컴퓨터 프로그램을 제공한다.
본 개시는 방법, 장치 또는 판독 가능 저장 매체에 저장된 컴퓨터 프로그램을 포함한 다양한 방식으로 구현될 수 있다.
본 개시의 일 실시예에 따르면, 적어도 하나의 프로세서에 의해 수행되는 반도체 회로의 소비 전력 분석을 위한 RTL(Register Transfer Level) 전력 모델(power model)을 업데이트하는 방법은, 복수의 타임 슬롯(time slot)을 포함하는 테스트 시나리오를 수신하는 단계, 테스트 시나리오를 초기 전력 모델에 입력하여, 복수의 타임 슬롯 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯을 식별하는 단계, 제1 세트의 타임 슬롯의 서브세트(subset)인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하는 단계 및 특정 전력 상태 및 결정된 전력 값에 기초하여, 초기 전력 모델을 업데이트하는 단계를 포함하고, 복수의 타임 슬롯 각각은 하나의 전력 상태(power state)와 연관된다.
일 실시예에 따르면, 복수의 전력 상태 및 복수의 전력 상태 각각에 대한 전력 값을 포함하는 트레이닝 벡터를 수신하는 단계 및 트레이닝 벡터에 기초하여 초기 전력 모델을 생성하는 단계를 더 포함한다.
일 실시예에 따르면, 특정 전력 상태에 대한 전력 값은 반도체 회로의 게이트 레벨(Gate Level) 시뮬레이션을 통해 결정된다.
일 실시예에 따르면, 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하는 단계는, 반도체 회로의 게이트 레벨 시뮬레이션을 통해 제2 세트의 타임 슬롯 각각에서의 전력 값을 결정하는 단계 및 제2 세트의 타임 슬롯 각각에서의 전력 값의 평균을 특정 전력 상태에 대한 전력 값으로 결정하는 단계를 포함한다.
일 실시예에 따르면, 반도체 회로가 n개(n은 자연수)의 주요 입력 신호를 가지는 경우, 반도체 회로와 연관된
Figure 112020124553927-pat00001
개의 전력 상태들이 존재하고,
Figure 112020124553927-pat00002
개의 전력 상태들은 서로 미리 정해진 임계치 이상의 차이가 나는 전력 값들과 연관된다.
일 실시예에 따르면, 테스트 시나리오를 초기 전력 모델에 입력하여, 복수의 타임 슬롯 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯을 식별하는 단계는, 복수의 타임 슬롯 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들이 미리 결정된 비율 이상 포함된 특정 타임 슬롯 구간을 식별하는 단계 및 특정 타임 슬롯 구간 내의 타임 슬롯들 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들을 제1 세트의 타임 슬롯으로 식별하는 단계를 포함한다.
일 실시예에 따르면, 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하는 단계는, 특정 타임 슬롯 구간에 대해 반도체 회로의 게이트 레벨 시뮬레이션을 수행함으로써, 제2 세트의 타임 슬롯 각각에서의 전력 값을 결정하는 단계 및 제2 세트의 타임 슬롯 각각에서의 전력 값의 평균을 특정 전력 상태에 대한 전력 값으로 결정하는 단계를 포함한다.
본 개시의 일 실시예에 따른 전력 모델을 업데이트 하는 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램을 제공한다.
본 개시의 일 실시예에 따르면, 장치로서, 메모리 및 메모리와 연결되고, 메모리에 포함된 컴퓨터 판독 가능한 적어도 하나의 프로그램을 실행하도록 구성된 적어도 하나의 프로세서를 포함한다. 적어도 하나의 프로그램은, 복수의 타임 슬롯을 포함하는 테스트 시나리오를 수신하고, 테스트 시나리오를 초기 전력 모델에 입력하여, 복수의 타임 슬롯 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯을 식별하고, 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하고, 특정 전력 상태 및 결정된 전력 값에 기초하여, 초기 전력 모델을 업데이트하기 위한 명령어들을 포함하고, 복수의 타임 슬롯 각각은 하나의 전력 상태와 연관된다.
본 개시의 다양한 실시예에서, 사용자 회로 정보만으로도 상위수준의 전력 모델을 자동으로 생성할 수 있으며, 기존의 상위수준 전력 모델과 비교하여 전력 모델 생성 속도가 빠르다. 또한, 전력 소모에 영향이 큰 주요 입력 신호만으로 구성된 전력 모델을 생성할 수 있으므로, 전력 모델에서 사용되는 입력 신호의 개수가 기존의 전력 모델 대비 1% 내외로 매우 적다.
본 개시의 다양한 실시예에서, 기존의 게이트 수준 전력 모델 대비 100배 이상 빠르면서 90% 이상의 정확도를 갖는 전력 모델을 생성할 수 있다. 즉, 사용자의 전력 분석 시간을 100배 이상 단축시킬 수 있으며, 기존에 약 3개월이 소요되는 전력 분석 작업을 하루만에 수행 완료할 수 있다.
본 개시의 다양한 실시예에서, 평균 전력 소모 값뿐만 아니라 시간에 따른 전력 소모 값을 제공할 수 있다. 회로의 입력 및 상태에 따른 전력 소모를 분석할 수 있다.
본 개시의 다양한 실시예에서, 전력 분석 시나리오(또는 테스트 시나리오)에서 전력 모델의 품질이 낮은 주요 구간을 추출할 수 있다. 즉, 전력 분석 시나리오에 포함된 복수의 타임 슬롯에서 전력 모델 업데이트에 필요한 구간을 추출하여, 전력 모델을 업데이트할 수 있다.
본 개시의 다양한 실시예에서, 업데이트가 거듭될수록 전력 모델의 정확도가 지속적으로 향상될 수 있으며, 전력 모델의 재사용으로 인한 재생성 시간이 감소될 수 있다. 따라서, 사용자는 다양한 시나리오에 대하여 고속으로 정확한 전력 분석을 수행할 수 있고, 전력 분석 결과는 전력 소모를 고려한 시스템 구조 최적화 등에 이용될 수 있다.
본 개시의 다양한 실시예에서, 전력 모델 생성 속도, 전력 분석 속도 및/또는 전력 모델의 정확도를 향상시킬 수 있고, 사용성을 제고할 수 있다.
본 개시의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 다른 효과들은 청구범위의 기재로부터 본 개시에 속하는 기술 분야에서 통상의 지식을 가진 자(이하, '통상의 기술자'라 함)에게 명확하게 이해될 수 있을 것이다.
본 개시의 실시예들은, 이하 설명하는 첨부 도면들을 참조하여 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타내지만, 이에 한정되지는 않는다.
도 1은 본 개시의 일 실시예에 따른 RTL(Register Transfer Level) 시뮬레이터가 RTL, 전력 모델 및 테스트 시나리오를 수신하여, 전력 보고서를 출력하는 예시를 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 전력 모델 생성 및 업데이트를 수행하기 위하여, 정보 처리 시스템이 복수의 사용자 단말과 통신 가능하도록 연결된 구성을 나타내는 개요도이다.
도 3은 본 개시의 일 실시예에 따른 정보 처리 시스템의 내부 구성을 나타내는 블록도이다.
도 4는 본 개시의 일 실시예에 따른 3개의 입력 신호(I1, I2 및 I3)를 갖는 대상 회로의 전력 상태 및 전력 상태에 대한 전력 값을 결정하는 예시를 나타내는 도면이다.
도 5는 본 개시의 일 실시예에 따른 트레이닝 벡터에 기초하여 초기 전력 모델을 생성하는 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따른 테스트 시나리오에서 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯을 식별하는 예시를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 전력 모델을 업데이트하는 예시를 나타내는 도면이다.
도 8은 본 개시의 일 실시예에 따른 초기 전력 모델 생성 방법을 나타내는 흐름도이다.
도 9는 본 개시의 일 실시예에 따른 전력 모델 업데이트 방법을 나타내는 흐름도이다.
도 10은 본 개시의 일 실시예에 따른 복수의 전력 모델에 테스트 시나리오를 입력하여, 전력 모델들에 의해 정의되지 않은 전력 상태와 타임 슬롯을 식별하는 예시를 나타내는 도면이다.
이하, 본 개시의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 상세히 설명한다. 다만, 이하의 설명에서는 본 개시의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.
첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응되는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
본 개시에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 개시에서, 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한, 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다.
본 개시에서, 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 통상의 기술자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 개시에서, '전력 값이 정의된 전력 상태' 및/또는 '전력 모델에 의해 정의된 정의되는 전력 상태'는 전력 모델을 생성 및/또는 업데이트할 때 사용된 데이터(예를 들어, 트레이닝 시나리오, 트레이닝 벡터 또는 업데이트 벡터)에 포함된 전력 상태를 지칭할 수 있다. 예를 들어, '전력 값이 정의된 전력 상태' 및/또는 '전력 모델에 의해 정의된 정의되는 전력 상태'는 게이트 수준의 시뮬레이션을 통해 전력 값이 계산되거나 결정된 전력 상태를 포함할 수 있다.
본 개시에서, '정의되지 않은 전력 상태'는 전력 모델을 생성 및/또는 업데이트할 때 사용된 데이터(예를 들어, 트레이닝 시나리오 또는 트레이닝 벡터)에 포함되지 않은 전력 상태를 지칭할 수 있다. 예를 들어, '정의되지 않은 전력 상태'는 특정되지 않은 전력 상태(Uncharacterized Power State; UPS)일 수 있다. 여기서, '정의되지 않은 전력 상태'의 전력 값은 다른 전력 상태 및 다른 전력 상태에 대한 전력 값에 기초하여 예측/추정될 수 있다.
본 개시에서, '시나리오(scenario)'는 전력 모델에 대한 다양한 환경 및/또는 입력 값 등이 반영된 데이터/정보를 포함할 수 있다. 시나리오에 포함된 데이터/정보는 시간에 따라 변화하는 것일 수 있으며, 시나리오는 이러한 데이터/정보와 연관된 복수의 타임 슬롯을 포함할 수 있다. 예를 들어, 전력 모델에 시나리오를 입력하는 경우, 해당 시나리오에 포함된 타임 슬롯들의 순서대로 타임 슬롯에 대응하는 입력 신호 값을 전력 모델에 입력할 수 있다. 트레이닝 시나리오는 전력 모델을 생성하기 위한 데이터(예를 들어, 전력 상태 및 전력 값)를 포함할 수 있다. 전력 분석 시나리오 및/또는 테스트 시나리오는 전력 모델을 분석하기 위한 데이터를 포함할 수 있다. 전력 분석 시나리오 및/또는 테스트 시나리오는 트레이닝 시나리오와 비교하여 수백에서 수천 배 긴 시나리오일 수 있다.
본 개시에서, '타임 슬롯'은 디지털 회로(예를 들어, 전력 모델)에 대한 클럭(Clock) 신호의 사이클을 지칭할 수 있다. 여기서, 타임 슬롯 각각은 동일한 간격의 시간 구간을 나타낼 수 있다. 예를 들어, 시나리오에 포함된 하나의 타임 슬롯은 클럭 신호의 하나의 사이클과 대응될 수 있다. 이 경우, 타임 슬롯 하나가 나타내는 시간 구간의 간격은 클럭 주기에 해당할 수 있다. 대안적으로, 시나리오에 포함된 하나의 타임 슬롯은 클럭 신호의 n개의 사이클과 대응될 수 있다. 이 경우, 타임 슬롯 하나가 나타내는 시간 구간의 간격은 클럭 주기의 n배 시간에 해당할 수 있다. 시나리오에 포함된 타임 슬롯 각각은 하나의 입력 신호 값 및/또는 하나의 전력 상태와 연관될 수 있다.
도 1은 본 개시의 일 실시예에 따른 RTL(Register Transfer Level)시뮬레이터(110)가 RTL(120), 전력 모델(130) 및 테스트 시나리오(140)를 수신하여, 전력 보고서(150)를 출력하는 예시를 나타내는 도면이다. 저전력 반도체 설계에 있어서, 전력 모델(power model)을 통한 소비 전력 분석은 필수적이다. 여기서, 전력 모델(130)은 대상 회로의 주요 입력 신호를 기초로 결정되는 전력 상태에 따른 전력 값을 예측/추정하도록 구성될 수 있다. 전력 모델(130)의 복잡도는 대상 회로의 크기가 증가함에 따라 지수적으로 증가할 수 있다. 전력 모델(130)의 복잡도를 감소시키기 위해, 수백만 게이트 크기의 대상 회로에서 전체 입력 신호 대비 1% 내외의 입력 신호만으로 전력 모델(130)을 구성할 수 있다. 그러나, 주요 입력 신호가 n개일 때, 전력 상태의 수는
Figure 112020124553927-pat00003
개이므로, 전체 입력 신호 대비 1% 내외의 입력 신호를 주요 입력 신호(예를 들어, 수천 또는 수만 개의 주요 입력 신호)로 이용하더라도, 전력 상태가 매우 많게 된다. 따라서, 전력 모델(130)을 생성할 때, 모든 전력 상태에 대한 전력 값을 게이트 수준(gate level)의 시뮬레이션을 통해 정의하는 것은 시간적으로나 비용적으로 어려움이 있을 수 있다. 이를 보완하기 위해, 복수의 전력 상태 중 일부의 전력 상태에 대해서만 전력 값을 정의하고, 나머지 전력 상태에 대해서는 다른 전력 상태로부터 전력 값을 예측할 수 있다. 예를 들어, 전력 값이 정의되지 않은 전력 상태는 수치 해석 등을 통해 산출되는 근사값으로 전력 값이 대체될 수 있다.
전력 모델(130)을 이용하여 소비 전력을 분석하는데 있어서, 매우 다양한 시나리오가 존재할 수 있다. 전력 값이 정의되지 않은 전력 상태에 대해서는 예측된 전력 값이 사용되므로, 전력 값이 정의되지 않은 전력 상태가 다수 발생하는 시나리오에 대해서는 해당 전력 모델(130)의 전력 분석 결과의 신뢰도가 하락할 수 있다. 반도체 설계 특성상 전력 분석 결과의 신뢰도가 일정 수준 이상으로 보장되지 않으면 상용화하기 어렵다는 문제가 있다. 따라서, 이러한 전력 분석 결과의 신뢰도를 향상시키기 위해 전력 모델(130)의 품질을 측정하고, 측정 결과에 따라 전력 모델(130)의 품질을 개선하는 것이 중요하다.
특정 시나리오에 대한 전력 모델(130)의 품질이 낮은 경우, 기존의 전력 모델(130)을 생성하는데 사용한 트레이닝 시나리오(또는 트레이닝 벡터)와 전력 모델(130)의 품질이 낮은 시나리오 전체를 이용하여 전력 모델(130)을 재생성하거나 업데이트할 수 있다. 전력 모델링에서는 하위 수준(예를 들어, 게이트 수준)의 정보들이 사용되기 때문에, 전력 모델(130)을 재생성하거나 업데이트하는 데에는 많은 시간과 비용이 요구될 수 있다. 또한, 전력 모델(130)의 품질이 낮은 시나리오가 추가적으로 발생하는 경우, 전력 모델(130)을 반복적으로 재생산하거나 변경해야 하므로, 이러한 과정에서 사용자의 피로도 및 부담이 증가할 수 있다. 이러한 문제를 해결하기 위해, 전력 모델(130)의 품질이 낮은 시나리오의 일부만을 이용하여 전력 모델을 업데이트함으로써 전력 모델(130)의 품질을 효율적으로 개선할 수 있다. 즉, 전력 모델(130)의 품질이 낮은 시나리오의 일부를 이용하여 전력 모델(130)을 업데이트하는 경우, 전력 모델(130)의 품질 개선 속도, 정확도가 향상될 수 있으며, 전력 모델(130)의 사용성이 향상될 수 있다.
이를 위해, 도 1의 RTL 시뮬레이터(110)는 RTL(120), 전력 모델(130) 및 테스트 시나리오(140)를 수신하여, 테스트 시나리오(140)에 대한 전력 모델(130)의 소비 전력 정보를 포함하는 전력 보고서(150)를 생성하고 출력할 수 있다. 여기서, RTL(120)은 전력 모델(130)을 이용하여 소비 전력을 분석하고자 하는 회로 설계도를 포함할 수 있다. 또한, 테스트 시나리오(140)는 복수의 타임 슬롯(time slot)을 포함할 수 있고, 복수의 타임 슬롯 각각은 하나의 전력 상태와 연관된 될 수 있다. 복수의 타임 슬롯 각각과 연관된 전력 상태는 전력 모델에 의해 전력 값이 정의된 전력 상태이거나, 전력 값이 정의되지 않은 전력 상태일 수 있다. 일 실시예에서, RTL 시뮬레이터(110)는 수신된 전력 모델(130)에 입력하여, 테스트 시나리오(140)에 대한 전력 모델(130)의 소비 전력을 추정하고, 추정된 소비 전력에 대한 정보를 포함하는 전력 보고서(150)를 출력할 수 있다. 여기서, 전력 보고서(150)는 테스트 시나리오(140)에 대한 소비 전력의 파형, 평균 소비 전력 값, 시간에 따른 전력 소모 정보 등을 포함할 수 있다.
일 실시예에서, RTL 시뮬레이터(110)는 RTL(120), 전력 모델(130), 테스트 시나리오(140)를 이용하여, 테스트 시나리오(140) 내의 복수의 타임 슬롯 중 전력 모델(130)에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯을 식별할 수 있다. 이 후, RTL 시뮬레이터(110)는 수신한 테스트 시나리오(140)에 대한 전력 모델(130)의 품질을 측정하고, 측정된 품질에 대한 정보 및/또는 품질을 개선하기 위한 정보를 포함하는 전력 보고서(150)를 출력할 수 있다. 예를 들어, RTL 시뮬레이터(110)는 테스트 시나리오(140)에 대한 전력 모델(130)의 적중률 및/또는 부적중률을 산출함으로써 전력 모델(130)의 품질을 측정할 수 있다. 여기서, 테스트 시나리오(140)에 대한 전력 모델(130)의 적중률은 예를 들어, 아래의 수식에 의해 결정될 수 있다.
Figure 112020124553927-pat00004
추가적으로, RTL 시뮬레이터(110)는 측정된 전력 모델(130)의 품질에 따라, 전력 모델(130)의 업그레이드 필요 여부를 판정하고, 전력 모델(130)에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯 중 일부 또는 전부를 선별할 수 있다. 예를 들어, RTL 시뮬레이터(110)는 테스트 시나리오(140)에 대한 전력 모델(130)의 적중률이 미리 결정된 임계치(예를 들어, 80%) 이하인 경우, 전력 모델(130)을 업그레이드할 필요가 있다고 판정할 수 있다.
일 실시예에서, RTL 시뮬레이터(110)로부터 출력되는 전력 보고서(150)는 복수의 타임 슬롯 중 전력 모델(130)에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯에 대한 정보, 전력 모델(130)의 품질, 전력 모델(130)의 업그레이드 필요 여부 등을 포함할 수 있다.
도 2는 본 개시의 일 실시예에 따른 전력 모델 생성 및 업데이트를 수행하기 위하여, 정보 처리 시스템(230)이 복수의 사용자 단말(210_1, 210_2, 210_3)과 통신 가능하도록 연결된 구성을 나타내는 개요도이다. 정보 처리 시스템(230)은 전력 모델 생성 및 업데이트를 제공할 수 있는 시스템(들)을 포함할 수 있다. 일 실시예에서, 정보 처리 시스템(230)은 전력 모델 업데이트와 관련된 컴퓨터 실행 가능한 프로그램(예를 들어, 다운로드 가능한 어플리케이션) 및 데이터를 저장, 제공 및 실행할 수 있는 하나 이상의 서버 장치 및/또는 데이터베이스, 또는 클라우드 컴퓨팅 서비스 기반의 하나 이상의 분산 컴퓨팅 장치 및/또는 분산 데이터베이스를 포함할 수 있다. 예를 들어, 정보 처리 시스템(230)은 전력 모델 생성 및 업데이트를 제공하기 위한 별도의 시스템(예를 들어, 서버)들을 포함할 수 있다.
정보 처리 시스템(230)에 의해 제공되는 전력 모델 생성 및 업데이트는 복수의 사용자 단말(210_1, 210_2, 210_3)의 각각에 설치된 전력 모델 업데이트를 위한 어플리케이션 등을 통해 사용자에게 제공될 수 있다. 대안적으로, 사용자 단말(210_1, 210_2, 210_3)은 내부에 저장된 전력 모델 생성 및 업데이트 프로그램/알고리즘을 이용하여 초기 전력 모델 생성, 타임 슬롯 식별, 전력 값 결정, 전력 모델 업데이트 등의 작업을 처리할 수 있다. 이 경우, 사용자 단말(210_1, 210_2, 210_3)은 정보 처리 시스템(230)과 통신하지 않고 초기 전력 모델 생성, 타임 슬롯 식별, 전력 값 결정, 전력 모델 업데이트 등의 작업을 직접 처리할 수 있다.
복수의 사용자 단말(210_1, 210_2, 210_3)은 네트워크(220)를 통해 정보 처리 시스템(230)과 통신할 수 있다. 네트워크(220)는 복수의 사용자 단말(210_1, 210_2, 210_3)과 정보 처리 시스템(230) 사이의 통신이 가능하도록 구성될 수 있다. 네트워크(220)는 설치 환경에 따라, 예를 들어, 이더넷(Ethernet), 유선 홈 네트워크(Power Line Communication), 전화선 통신 장치 및 RS-serial 통신 등의 유선 네트워크, 이동통신망, WLAN(Wireless LAN), Wi-Fi, Bluetooth 및 ZigBee 등과 같은 무선 네트워크 또는 그 조합으로 구성될 수 있다. 통신 방식은 제한되지 않으며, 네트워크(220)가 포함할 수 있는 통신망(일례로, 이동통신망, 유선 인터넷, 무선 인터넷, 방송망, 위성망 등)을 활용하는 통신 방식뿐 아니라 사용자 단말(210_1, 210_2, 210_3) 사이의 근거리 무선 통신 역시 포함될 수 있다.
도 2에서 휴대폰 단말(210_1), 태블릿 단말(210_2) 및 PC 단말 (210_3)이 사용자 단말의 예로서 도시되었으나, 이에 한정되지 않으며, 사용자 단말(210_1, 210_2, 210_3)은 유선 및/또는 무선 통신이 가능한 임의의 컴퓨팅 장치일 수 있다. 예를 들어, 사용자 단말은, 스마트폰, 휴대폰, 컴퓨터, 노트북, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 태블릿 PC 등을 포함할 수 있다. 또한, 도 2에는 3개의 사용자 단말(210_1, 210_2, 210_3)이 네트워크(220)를 통해 정보 처리 시스템(230)과 통신하는 것으로 도시되어 있으나, 이에 한정되지 않으며, 상이한 수의 사용자 단말이 네트워크(220)를 통해 정보 처리 시스템(230)과 통신하도록 구성될 수도 있다.
일 실시예에서, 정보 처리 시스템(230)은 사용자 단말(210_1, 210_2, 210_3)에서 동작하는 전력 모델 생성 및 업데이트를 위한 어플리케이션 등을 통해 사용자 단말(210_1, 210_2, 210_3)로부터 데이터(예를 들어, 트레이닝 벡터, 테스트 시나리오, RTL 등)를 수신할 수 있다. 정보 처리 시스템(230)은 수신한 데이터에 기초하여, 초기 전력 모델을 생성하고, 생성된 초기 전력 모델을 사용자 단말(210_1, 210_2, 210_3)로 전송할 수 있다. 대안적으로 또는 추가적으로, 정보 처리 시스템(230)은 수신한 데이터에 기초하여, 초기 전력 모델을 업데이트하고, 업데이트된 전력 모델을 사용자 단말(210_1, 210_2, 210_3)로 전송할 수 있다. 대안적으로, 전력 모델 생성 및 업데이트 작업이 정보 처리 시스템(230)에서 수행되지 않고, 사용자 단말(210_1, 210_2, 210_3)에서 모두 수행될 수 있다.
도 3은 본 개시의 일 실시예에 따른 정보 처리 시스템(230)의 내부 구성을 나타내는 블록도이다. 정보 처리 시스템(230)은 메모리(310), 프로세서(320), 통신 모듈(330) 및 입출력 인터페이스(340)를 포함할 수 있다. 도 3에 도시된 바와 같이, 정보 처리 시스템(230)은 통신 모듈(330)을 이용하여 네트워크를 통해 정보 및/또는 데이터를 통신할 수 있도록 구성될 수 있다.
메모리(310)는 비-일시적인 임의의 컴퓨터 판독 가능한 기록매체를 포함할 수 있다. 일 실시예에 따르면, 메모리(310)는 RAM(random access memory), ROM(read only memory), 디스크 드라이브, SSD(solid state drive), 플래시 메모리(flash memory) 등과 같은 비소멸성 대용량 저장 장치(permanent mass storage device)를 포함할 수 있다. 다른 예로서, ROM, SSD, 플래시 메모리, 디스크 드라이브 등과 같은 비소멸성 대용량 저장 장치는 메모리와는 구분되는 별도의 영구 저장 장치로서 정보 처리 시스템(230)에 포함될 수 있다. 또한, 메모리(310)에는 운영체제와 적어도 하나의 프로그램 코드(예를 들어, 정보 처리 시스템(230)에 설치되어 구동되는 전력 모델 업데이트를 위한 어플리케이션, 전력 값 결정 프로그램, 초기 전력 모델 생성 프로그램, 전력 모델 업데이트 프로그램 등을 위한 코드)가 저장될 수 있다.
이러한 소프트웨어 구성요소들은 메모리(310)와는 별도의 컴퓨터에서 판독 가능한 기록매체로부터 로딩될 수 있다. 이러한 별도의 컴퓨터에서 판독 가능한 기록매체는 이러한 정보 처리 시스템(230)에 직접 연결가능한 기록 매체를 포함할 수 있는데, 예를 들어, 플로피 드라이브, 디스크, 테이프, DVD/CD-ROM 드라이브, 메모리 카드 등의 컴퓨터에서 판독 가능한 기록매체를 포함할 수 있다. 다른 예로서, 소프트웨어 구성요소들은 컴퓨터에서 판독 가능한 기록매체가 아닌 통신 모듈(330)을 통해 메모리(310)에 로딩될 수도 있다. 예를 들어, 적어도 하나의 프로그램은 개발자들 또는 어플리케이션의 설치 파일을 배포하는 파일 배포 시스템이 통신 모듈(330)을 통해 제공하는 파일들에 의해 설치되는 컴퓨터 프로그램(예를 들어, 전력 모델 업데이트를 위한 어플리케이션, 전력 값 결정 프로그램, 초기 전력 모델 생성 프로그램, 전력 모델 업데이트 프로그램 등)에 기반하여 메모리(310)에 로딩될 수 있다.
프로세서(320)는 기본적인 산술, 로직 및 입출력 연산을 수행함으로써, 컴퓨터 프로그램의 명령을 처리하도록 구성될 수 있다. 명령은 메모리(310) 또는 통신 모듈(330)에 의해 프로세서(320)로 제공될 수 있다. 예를 들어, 프로세서(320)는 메모리(310)와 같은 기록 장치에 저장된 프로그램 코드에 따라 수신되는 명령을 실행하도록 구성될 수 있다.
통신 모듈(330)은 네트워크를 통해 사용자 단말(미도시)과 정보 처리 시스템(230)이 서로 통신하기 위한 구성 또는 기능을 제공할 수 있으며, 정보 처리 시스템(230)이 다른 시스템(일례로 별도의 클라우드 시스템 등)과 통신하기 위한 구성 또는 기능을 제공할 수 있다. 일례로, 정보 처리 시스템(230)의 프로세서(320)의 제어에 따라 제공되는 제어 신호, 명령, 데이터 등이 통신 모듈(330)과 네트워크를 거쳐 사용자 단말의 통신 모듈을 통해 사용자 단말에 수신될 수 있다. 예를 들어, 사용자 단말은 정보 처리 시스템(230)으로부터 생성된 초기 전력 모델, 업데이트된 전력 모델, 전력 보고서 등을 전달받을 수 있다.
또한, 정보 처리 시스템(230)의 입출력 인터페이스(340)는 정보 처리 시스템(230)과 연결되거나 정보 처리 시스템(230)이 포함할 수 있는 입력 또는 출력을 위한 장치(미도시)와의 인터페이스를 위한 수단일 수 있다. 도 3에서는 입출력 인터페이스(340)가 프로세서(320)와 별도로 구성된 요소로서 도시되었으나, 이에 한정되지 않으며, 입출력 인터페이스(340)가 프로세서(320)에 포함되도록 구성될 수 있다. 정보 처리 시스템(230)은 도 3의 구성요소들보다 더 많은 구성요소들을 포함할 수 있다. 그러나, 대부분의 종래기술적 구성요소들을 명확하게 도시할 필요성은 없다.
정보 처리 시스템(230)의 프로세서(320)는 복수의 사용자 단말 및/또는 복수의 외부 시스템으로부터 수신된 정보 및/또는 데이터를 관리, 처리 및/또는 저장하도록 구성될 수 있다. 일 실시예에서, 프로세서(320)는 사용자 단말로부터 수신한 트레이닝 벡터, 테스트 시나리오 등을 저장, 처리 및 전송할 수 있다. 예를 들어, 프로세서(320)는 사용자 단말로부터 수신된 트레이닝 벡터에 기초하여, 초기 전력 모델을 생성할 수 있다. 추가적으로, 프로세서(320)는 수신된 테스트 시나리오에 포함된 복수의 타임 슬롯 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트 타임 슬롯을 식별하고, 제1 세트의 타임 슬롯의 서브세트(subset)인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하고, 특정 전력 상태 및 결정된 전력 값에 기초하여 초기 전력 모델을 업그레이드할 수 있다.
도 4는 본 개시의 일 실시예에 따른 3개의 입력 신호(I1, I2 및 I3)를 갖는 대상 회로의 전력 상태 및 전력 상태에 대한 전력 값을 결정하는 예시를 나타내는 도면이다. 프로세서는 대상 회로의 수많은 입력 신호들 중 일부 입력 신호를 전력 모델을 구성하는 입력 신호로 결정할 수 있다. 전력 모델을 구성하는 입력 신호의 수에 따라 대상 회로와 연관된 전력 상태의 수가 결정될 수 있다. 전력 모델을 구성하는 입력 신호가 n개(n은 자연수)인 경우, 대상 회로와 연관된
Figure 112020124553927-pat00005
개의 전력 상태들이 존재할 수 있다. 즉, 전력 모델을 구성하는 입력 신호 수가 증가할수록 대상 회로와 연관된 전력 상태의 수가 지수적으로 증가하므로, 전력 모델의 품질이 향상될 수 있으나, 전력 모델의 생성 및 전력 분석에 있어서 많은 시간과 비용이 요구될 수 있다. 따라서, 프로세서는 대상 회로의 입력 신호들 중 전력 분석의 효율을 유지하면서, 전력 분석 정확도를 보장할 수 있는 입력 신호를 전력 모델을 구성하는 입력 신호로 결정할 수 있다. 예를 들어, 프로세서는 대상 회로의 입력 신호들 중 회로의 전력 소모에 영향을 크게 미치는 주요 입력 신호(또는 민감 신호)를 전력 모델을 구성하는 입력 신호로 결정할 수 있다. 반도체 회로의 m개의 입력 신호들 중 회로의 전력 소모에 큰 영향을 미치는 n개의 주요 입력 신호가 전력 모델을 구성하는 입력 신호에 해당하는 경우, 전력 모델은
Figure 112020124553927-pat00006
개의 전력 상태로 구성될 수 있고,
Figure 112020124553927-pat00007
개의 전력 상태들은 서로 미리 정해진 임계치 이상의 차이가 나는 전력 값들과 연관된 것일 수 있다.
예를 들어, 표(400)는 대상 회로가 I1, I2 및 I3의 3개의 입력 신호를 포함하고, I1 및 I2가 주요 입력 신호로서 전력 모델을 구성하는 입력 신호인 경우의 예시이다. 이 경우, 대상 회로에 대한 I1 또는 I2에 대한 입력 값이 상이하면 회로에서 소모되는 전력 값에서 미리 정해진 임계치 이상의 차이가 나타난다. 반면, 다른 입력 신호(I1 및 I2)가 동일하다면 I3에 대한 입력 값이 상이하더라도 회로에서 소모되는 전력 값에서 미리 정해진 임계치 이상의 차이가 나타나지 않는다. 도시된 예시의 경우, 주요 입력 신호가 2개이므로, 대상 회로와 연관된 전력 상태는
Figure 112020124553927-pat00008
개(PS1, PS2, PS3, 및 PS4)일 수 있다. 이 경우, 대상 회로에 대한 입력 신호 값 (I1=0, I2=0, I3=0)과 (0, 0, 1)은 주요 입력 신호 값이 (0, 0)으로 동일하므로, 동일한 PS1 전력 상태에 해당하고, 입력 신호 값 (0, 1, 0)과 (0, 1, 1)은 주요 입력 신호 값이 (0, 1)로 동일하므로 동일한 PS2 전력 상태에 해당하고, 입력 신호 값 (1, 0, 0)과 (1, 0, 1)은 주요 입력 신호 값이 (1, 0)으로 동일하므로 동일한 PS3 전력 상태에 해당하고, 입력 신호 값 (1, 1, 0)과 (1, 1, 1)은 주요 입력 신호 값이 (1, 1)로 동일하므로 동일한 PS4 전력 상태에 해당할 수 있다.
일반적으로 전력 모델을 구성하는 전력 상태의 수가 매우 많기 때문에, 전력 모델링 시 모든 전력 상태에 대한 전력 값을 계산하기 어렵다. 따라서, 프로세서는 전력 모델링을 위해 복수의 전력 상태들 중 일부에 대한 전력 값을 계산할 수 있다. 일 실시예에서, 게이트 레벨 시뮬레이션을 통해 복수의 전력 상태들 중 일부에 대한 전력 값을 결정할 수 있다. 예를 들어, 프로세서는 특정 전력 상태에 대응하는 입력 신호 값들을 각각 게이트 레벨 시뮬레이션에 입력하고, 출력되는 전력 값들의 평균을 특정 전력 상태에 대한 전력 값으로 결정할 수 있다. 이렇게 전력 값이 결정된 전력 상태(즉, 전력 값이 정의된 전력 상태)와 그 전력 값은 초기 전력 모델을 생성하는데 사용되는 트레이닝 벡터를 구성할 수 있다. 또한, 전력 값이 결정되지 않은 전력 상태(즉, 전력 값이 정의되지 않은 전력 상태)에 대한 전력 값은 다른 전력 상태 및 다른 전력 상태에 대한 전력 값에 기초하여 예측/추정될 수 있다. 예를 들어, 프로세서는 전력 값이 정의되지 않은 전력 상태에 대한 전력 값을 수치 해석 등을 통해 산출되는 근사값으로 대체할 수 있다.
표(400)에 도시된 바와 같이, 프로세서는 전력 모델을 구성하는 전력 상태 중 일부인 PS1 과 PS2 전력 상태에 대한 전력 값을 시뮬레이션을 통해 결정할 수 있다. 구체적으로, 프로세서는 게이트 레벨 시뮬레이션을 통해 PS1 전력 상태에 해당하는 입력 신호 값 (0,0,0)에 대한 전력 값을 P11으로 결정하고, PS1 전력 상태에 해당하는 입력 신호 값 (0,0,1)에 대한 전력 값을 P12로 결정할 수 있다. 이 경우, 프로세서는 PS1 전력 상태에 대한 전력 값을 P11과 P12의 평균인 P1으로 결정할 수 있다.
또한, 프로세서는 게이트 레벨 시뮬레이션을 통해 PS2 전력 상태에 해당하는 입력 신호 값 (0,1,0)에 대한 전력 값을 P21으로 결정하고, PS2 전력 상태에 해당하는 입력 신호 값 (0,1,1)에 대한 전력 값을 P22로 결정할 수 있다. 이 경우, 프로세서는 PS2 전력 상태에 대한 전력 값을 P21과 P22의 평균인 P2로 결정할 수 있다. 이 후, 프로세서는 PS1-P1과 PS2-P2의 쌍을 포함하는 트레이닝 벡터를 이용하여 전력 모델을 생성할 수 있다.
추가적으로, 프로세서는 생성된 전력 모델을 이용하여 나머지 PS3 과 PS4 전력 상태에 대한 전력 값을 P3' 및 P4'로 예측할 수 있다. P3' 및 P4'의 값은 P1 및 P2에 비해 부정확하므로, 전력 모델의 신뢰도 및 품질 하락이 발생할 수 있다.
도 4는 간단한 설명을 위해 대상 회로의 입력 신호가 3개이고, 주요 입력 신호가 2개인 예시를 도시하고 있으나, 이에 한정되지 않는다. 예를 들어, 대상 회로의 입력 신호가 수백만 개의 신호이고, 주요 입력 신호가 수천 또는 수만 개의 신호일 수 있다. 도 4에 도시된 대상 회로의 전력 상태 및 전력 상태에 대한 전력 값은 아래 도 5내지 도 7에서도 적용될 수 있다.
도 5는 본 개시의 일 실시예에 따른 트레이닝 벡터(510)에 기초하여 초기 전력 모델(520)을 생성하는 예시를 나타내는 도면이다. 상술한 바와 같이, 일반적으로 전력 모델링 시에 모든 전력 상태에 대한 전력 값을 정의하기는 어려우므로, 프로세서는 초기 전력 모델(520)을 생성하기 위해 전체 전력 상태들 중 일부 전력 상태에 대한 전력 값을 시뮬레이션을 통해 미리 정의할 수 있다. 프로세서는 전력 값이 정의된 전력 상태 및 그 전력 값을 이용하여 초기 전력 모델(520)을 생성할 수 있다.
일 실시예에서, 프로세서는 복수의 전력 상태 및 복수의 전력 상태 각각에 대한 전력 값을 포함하는 트레이닝 벡터(510)를 수신하고, 수신된 트레이닝 벡터(510)에 기초하여 초기 전력 모델(520)을 생성할 수 있다. 여기서, 트레이닝 벡터(510)에 포함된 복수의 전력 상태는 전력 모델의 전체 전력 상태들 중 일부에 해당할 수 있다. 또한, 복수의 전력 상태 각각에 대한 전력 값은 게이트 레벨 시뮬레이션을 통해 결정된 것일 수 있다. 대안적으로, 프로세서는 하나 이상의 트레이닝 시나리오를 수신하고, 수신된 하나 이상의 트레이닝 시나리오에 기초하여 초기 전력 모델(520)을 생성할 수 있다. 여기서, 트레이닝 시나리오는 전력 값이 정의된 전력 상태와 연관된 복수의 타임 슬롯을 포함할 수 있다. 트레이닝 시나리오는 전력 모델 분석 및/또는 품질 평가에서 사용되는 테스트 시나리오와 비교하여 상대적으로 짧은 시나리오에 해당할 수 있다.
도시된 바와 같이, 프로세서는 PS1 및 PS2 전력 상태와 각각의 전력 상태에 대한 전력 값 P1 및 P2를 포함하는 트레이닝 벡터(510)를 수신하여 초기 전력 모델(520)을 생성할 수 있다. 도 5는 간단한 설명을 위해 트레이닝 벡터(510)가 2개의 전력 상태와 그에 대응하는 전력 값을 포함하고 있으나, 이에 한정되지 않는다. 예를 들어, 트레이닝 벡터(510)는 전체 전력 상태 중 미리 결정된 비율에 해당하는 수의 전력 상태 및 전략 값의 쌍을 포함할 수 있다.
도 6은 본 개시의 일 실시예에 따른 테스트 시나리오(600)에서 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯(650, 660)을 식별하는 예시를 나타내는 도면이다. 일 실시예에서, 프로세서는 복수의 타임 슬롯(610, 620, 630, 640, 650, 660)을 포함하는 테스트 시나리오(600)를 수신할 수 있다. 여기서, 복수의 타임 슬롯(또는 사이클) 각각은 하나의 전력 상태와 연관될 수 있으며, 동일한 시간 길이를 가질 수 있다. 프로세서는 초기 전력 모델을 이용하여 수신된 테스트 시나리오(600) 내의 복수의 타임 슬롯(610, 620, 630, 640, 650, 660) 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯(650, 660)을 식별할 수 있다.
프로세서는 테스트 시나리오(600)에 대한 초기 전력 모델의 품질을 측정할 수 있다. 예를 들어, 프로세서는 전력 분석 시간 중 초기 전력 모델에 의해 정의된 전력 값을 갖는 전력 상태의 비율, 즉, 복수의 타임 슬롯(610, 620, 630, 640, 650, 660) 중 초기 전력 모델에 의해 정의된 전력 상태(known power state)와 연관된 타임 슬롯(610, 620, 630, 640)의 비율(즉, 전력 모델의 적중률)을 산출할 수 있다. 반대로, 프로세서는 전력 분석 시간 중 초기 전력 모델을 이용하여 전력 값을 추정해야 하는 전력 상태(unknown power state)의 비율, 즉, 복수의 타임 슬롯(610, 620, 630, 640, 650, 660) 중 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯(650, 660)의 비율(즉, 전력 모델의 부적중률)을 산출할 수 있다. 이 경우, 적중률이 높고 부적중률이 낮은 전력 모델일수록, 품질이 좋은 전력 모델에 해당할 수 있다. 프로세서는 산출된 전력 모델의 품질 즉, 전력 모델의 적중률이 미리 결정된 기준(예를 들어, 80%)보다 낮은 경우, 전력 모델의 재생산 및/또는 업데이트를 결정할 수 있다.
예를 들어, 프로세서는 6개의 타임 슬롯(610, 620, 630, 640, 650, 660)을 포함하는 테스트 시나리오(600)를 수신하고, 전력 모델을 이용하여 해당 테스트 시나리오(600)에 따른 소비 전력을 예측/추정할 수 있다. 이 경우, 프로세서는 복수의 타임 슬롯(610, 620, 630, 640, 650, 660) 중 전력 모델에 정의되지 않은 PS3 전력상태와 연관된 제5 타임 슬롯(650) 및 제6 타임 슬롯(660)을 식별할 수 있다. 이 경우, 전력 모델의 적중률은 약 66%로 산출될 수 있고, 전력 모델의 적중률이 80% 이하에 해당하므로, 프로세서는 전력 모델의 업데이트를 결정할 수 있다.
프로세서는 전력 모델의 업데이트를 위해, 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯(650, 660)을 식별할 수 있다. 그 후, 프로세서는 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정할 수 있다. 여기서, 제2 세트의 타임 슬롯은 제1 세트의 타임 슬롯 중 동일한 전력 상태와 연관된 타임 슬롯의 전부 또는 일부일 수 있다. 예를 들어, 프로세서에 의해 식별된 제1 세트의 타임 슬롯이 PS3 전력 상태와 연관된 복수의 타임 슬롯 및 PS4 전력 상태와 연관된 복수의 타임 슬롯을 포함하는 경우, 제2 세트의 타임 슬롯은 PS3 전력 상태와 연관된 복수의 타임 슬롯 세트 또는 PS4 전력상태와 연관된 복수의 타임 슬롯 세트일 수 있다.
제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값은 반도체 회로의 게이트 레벨 시뮬레이션을 통해 결정될 수 있다. 일 실시예에서, 반도체 회로의 게이트 레벨 시뮬레이션을 통해 제2 세트의 타임 슬롯을 포함하는 시나리오에 따라 제2 세트의 타임 슬롯 각각에서의 전력 값을 결정하고, 결정된 전력 값들의 평균을 특정 전력 상태에 대한 전력 값으로 결정할 수 있다. 예를 들어, 프로세서는 게이트 레벨 시뮬레이션을 통해 PS3 전력 상태와 연관된 제5 타임 슬롯(650)의 입력 신호 값 (1, 0, 0)에서의 전력 값 P31 및 제6 타임 슬롯(660)의 입력 신호 값(1, 0, 1)에서의 전력 값 P32를 결정하고, PS3 전력 상태에 대한 전력 값을 P31 및 P32의 평균인 P3로 결정할 수 있다.
일 실시예에서, 프로세서는 복수의 타임 슬롯을 포함하는 테스트 시나리오 중 전력 모델에 의해 정의되지 않은 전력 상태(예를 들어, PS3와 PS4)와 연관된 타임 슬롯들이 미리 결정된 비율(예를 들어, 40%) 이상 포함된 특정 타임 슬롯 구간(예를 들어, 650-660)을 식별하고, 해당 특정 타임 슬롯 구간 내의 타임 슬롯들 중 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들을 제1 세트의 타임 슬롯(예를 들어, 650-660)으로 식별할 수 있다. 예를 들어, 테스트 시나리오(600) 상에서, 전력 값이 정의되지 않은 전력 상태와 연관된 타임 슬롯들이 비교적 다수 존재하는(또는 몰려 있는) 특정 타임 슬롯 구간을 식별하고, 해당 구간 내에 포함된 전력 값이 정의되지 않은 전력 상태와 연관된 타임 슬롯들을 제1 세트의 타임 슬롯으로 식별할 수 있다. 이 후, 프로세서는 해당 특정 타임 슬롯 구간에 대해 반도체 회로의 게이트 레벨 시뮬레이션을 수행함으로써, 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯(예를 들어, 650-660) 각각에서의 전력 값(예를 들어, P31, P32)을 결정하고, 제2 세트의 타임 슬롯 각각에서의 전력 값의 평균(예를 들어, P3)을 특정 전력 상태(예를 들어, PS3)에 대한 전력 값으로 결정할 수 있다. 예를 들어, 제2 세트의 타임 슬롯이 10개로 구성되어, 10개의 전력 값의 평균 값을 특정 전력 상태에 대한 전력 값으로 결정할 수 있다.
도 6에서는 테스트 시나리오(600)에 6개의 타임 슬롯(610-660)이 포함된 것으로 도시되었으나, 이에 한정되지 않는다. 예를 들어, 테스트 시나리오는 훨씬 많은 타임 슬롯을 포함할 수 있으며, 테스트 시나리오는 일반적으로 트레이닝 시나리오에 비해 훨씬 길 수 있다.
도 7은 본 개시의 일 실시예에 따른 전력 모델(720)을 업데이트하는 예시를 나타내는 도면이다. 프로세서는 상술한 바와 같이 테스트 시나리오에 포함된 복수의 타임 슬롯 중 일부 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정할 수 있다. 이 후, 프로세서는 특정 전력 상태 및 결정된 전력 값에 기초하여, 초기 전력 모델을 업데이트할 수 있다. 일 실시예에서, 프로세서는 특정 전력 상태 및 결정된 전력 값을 포함하는 업데이트 벡터(710)에 기초하여 초기 전력 모델을 업데이트할 수 있다. 여기서, 업데이트 벡터(710)는 초기 전력 모델을 생성할 때 사용된 트레이닝 벡터를 포함할 수 있다.
도시된 바와 같이, 프로세서는, 트레이닝 벡터에 포함된 전력 상태와 전력 값(즉, 초기 전력 모델에 의해 정의되는 전력 상태 PS1 및 PS2와 각각의 전력 상태에 대한 전력 값 P1 및 P2) 및 초기 전력 모델에 의해 정의되지 않은 특정 전력 상태 PS3와 결정된 전력 값 P3에 기초하여, 초기 전력 모델을 업데이트할 수 있다. 업데이트된 전력 모델은 초기 전력 모델보다 PS3 전력 상태에 대해 보다 정확한 전력 값을 사용함으로써, PS3 전력 상태와 연관된 타임 슬롯을 포함하는 시나리오에 대한 전력 모델의 품질이 향상될 수 있다.
도 8은 본 개시의 일 실시예에 따른 초기 전력 모델 생성 방법(800)을 나타내는 흐름도이다. 일 실시예에서, 초기 전력 모델 생성 방법(800)은 프로세서(예를 들어, 정보 처리 시스템의 적어도 하나의 프로세서)에 의해 수행될 수 있다. 도시된 바와 같이, 초기 전력 모델 생성 방법(800)은 프로세서가 트레이닝 벡터를 수신함으로써 개시될 수 있다(S810). 여기서, 트레이닝 벡터는 복수의 전력 상태 및 복수의 전력 상태 각각에 대한 전력 값을 포함할 수 있고, 트레이닝 벡터에 포함된 복수의 전력 상태는 전력 모델의 전체 전력 상태들 중 일부에 해당할 수 있다. 또한, 복수의 전력 상태 각각에 대한 전력 값은 게이트 레벨 시뮬레이션을 통해 결정된 것일 수 있다. 이 후, 프로세서는 수신된 트레이닝 벡터에 기초하여 초기 전력 모델을 생성할 수 있다(S820).
도 9는 본 개시의 일 실시예에 따른 전력 모델 업데이트 방법(900)을 나타내는 흐름도이다. 일 실시예에서, 전력 모델 업데이트 방법(900)은 프로세서(예를 들어, 정보 처리 시스템의 적어도 하나의 프로세서)에 의해 수행될 수 있다. 도시된 바와 같이, 전력 모델 업데이트 방법(900)은 프로세서가 초기 전력 모델을 수신함으로써 개시될 수 있다(S910). 여기서, 초기 전력 모델은 상술한 초기 전력 모델 생성 방법(도 8의 800)에 따라 생성된 전력 모델일 수 있다. 대안적으로, 초기 전력 모델은 다른 시스템 또는 장치로부터 수신한 전력 모델일 수 있다. 프로세서는 복수의 타임 슬롯을 포함하는 테스트 시나리오를 수신할 수 있다(S920). 여기서 복수의 타임 슬롯 각각은 하나의 전력 상태와 연관될 수 있다.
이 후, 프로세서는 전력 모델을 이용하여 테스트 시나리오 내의 복수의 타임 슬롯 중 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯을 식별할 수 있다(S930). 여기서 전력 모델은 단계(S910)에서 수신된 초기 전력 모델일 수 있다. 대안적으로, 전력 모델은 단계(S920) 수행 이전에 수행된 단계(S950)에서 업데이트된 전력 모델일 수 있다. 일 실시예에서, 프로세서는 복수의 타임 슬롯 중 전력 모델(예를 들어, 초기 전력 모델)에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들이 미리 결정된 비율 이상 포함된 특정 타임 슬롯 구간을 식별하고, 식별된 특정 타임 슬롯 구간 내의 타임 슬롯들 중 전력 모델(예를 들어, 초기 전력 모델)에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들을 제1 세트의 타임 슬롯으로 식별할 수 있다.
이 후, 프로세서는 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정할 수 있다(S940). 일 실시예에서, 특정 전력 상태에 대한 전력 값은 반도체 회로의 게이트 레벨 시뮬레이션을 통해 결정될 수 있다. 일 실시예에서, 프로세서는 반도체 회로의 게이트 레벨 시뮬레이션을 통해 제2 세트의 타임 슬롯 각각에서의 전력 값을 결정하고, 제2 세트의 타임 슬롯 각각에서의 전력 값의 평균을 특정 전력 상태에 대한 전력 값으로 결정할 수 있다. 일 실시예에서, 프로세서는 특정 타임 슬롯 구간에 대해 반도체 회로의 게이트 레벨 시뮬레이션을 수행함으로써, 제2 세트의 타임 슬롯 각각에서의 전력 값을 결정하고, 제2 세트의 타임 슬롯 각각에서의 전력 값의 평균을 특정 전력 상태에 대한 전력 값으로 결정할 수 있다.
이 후, 프로세서는 특정 전력 상태 및 결정된 전력 값에 기초하여, 전력 모델을 업데이트할 수 있다(S950). 여기서 전력 모델은 단계(S910)에서 수신된 초기 전력 모델일 수 있다. 대안적으로, 전력 모델은 단계(S920) 수행 이전에 수행된 단계(950)에서 업데이트된 전력 모델일 수 있다. 그 후, 프로세서는 단계들(S920 내지 S950)을 반복적으로 수행함으로써, 전력 모델을 점진적으로 학습/업데이트할 수 있다. 일 실시예에서, 반도체 회로가 n개(n은 자연수)의 주요 입력 신호를 가지는 경우 반도체 회로와 연관된
Figure 112020124553927-pat00009
개의 전력 상태들이 존재하고,
Figure 112020124553927-pat00010
개의 전력 상태들은 서로 미리 정해진 임계치 이상의 차이가 나는 전력 값들과 연관될 수 있다.
도 10은 본 개시의 일 실시예에 따른 복수의 전력 모델에 테스트 시나리오를 입력하여, 전력 모델들에 의해 정의되지 않은 전력 상태와 타임 슬롯을 식별하는 예시를 나타내는 도면이다. 프로세서는 복수의 전력 모델에 대하여 동시에 전력 분석을 수행하거나 업데이트를 수행할 수 있다. 예를 들어, 대상 회로에 대한 전력 모델은 복수의 서브 전력 모델로 구성될 수 있고, 복수의 서브 전력 모델은 대상 회로를 구성하는 복수의 모듈 회로에 대한 전력 모델일 수 있다. 이 경우, 프로세서는 대상 회로에 대한 전력 모델의 전체 소비 전력 값뿐만 아니라, 서브 전력 모델 각각의 소비 전력 값을 분석할 수 있다. 프로세서는 테스트 시나리오를 수신하여, 소비 전력 값을 예측할 수 있다. 프로세서는 복수의 전력 모델 각각에 대하여, 테스트 시나리오에 포함된 복수의 타임 슬롯 중 전력 값이 정의되지 않은 전력 상태와 연관된 타임 슬롯을 식별할 수 있다.
도시된 표(1000)와 같이, 프로세서는 수신된 복수의 타임 슬롯(TS1, TS2, TS3, TS4, TS5, TS6, TS7, TS8,...)을 포함하는 테스트 시나리오에 대한 복수의 전력 모델(PM1, PM2, PM3, ...)의 소비 전력 값을 추정할 수 있다. 표(1000)에서 'X' 표시는 전력 모델에 의해 전력 값이 정의되지 않은 전력 상태와 연관된 타임 슬롯임을 나타낼 수 있고, 'O' 표시는 전력 모델에 의해 전력 값이 정의된 전력 상태와 연관된 타임 슬롯임을 나타낼 수 있다. 복수의 전력 모델을 효율적으로 업데이트하기 위해, 프로세서는 'X' 표시가 많은 열에 대응하는 타임 슬롯 구간을 추출할 수 있다. 예를 들어, 프로세서는 TS5-TS8 구간보다 TS1-TS4 구간에 전력 모델에 의해 전력 값이 정의되지 않은 전력 상태('X' 표시)와 연관된 타임 슬롯이 많다고 판단하고, TS1 부터 TS4 까지의 구간을 추출할 수 있다.
그 후, 프로세서는 추출된 타임 슬롯 구간(예를 들어, TS1 부터 TS4까지의 구간)에 포함된 타임 슬롯에 대해 게이트 레벨 시뮬레이션을 수행하여, 각 타임 슬롯과 연관된 전력 상태에 대한 전력 값을 결정할 수 있다. 이 후, 프로세서는 전력 상태와 결정된 전력 값의 쌍을 이용하여 전력 모델을 업데이트할 수 있다.
상술한 전력 모델을 업데이트하는 방법은 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램으로 제공될 수 있다.　 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다.　 또한, 매체는 단일 또는 수개 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다.　 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다.　 또한, 다른 매체의 예시로, 애플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.　
본 개시의 방법, 동작 또는 기법들은 다양한 수단에 의해 구현될 수도 있다.　 예를 들어, 이러한 기법들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수도 있다.　 본원의 개시와 연계하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로 구현될 수도 있음을 통상의 기술자들은 이해할 것이다.　 하드웨어 및 소프트웨어의 이러한 상호 대체를 명확하게 설명하기 위해, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 위에서 설명되었다.　 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 특정 애플리케이션 및 전체 시스템에 부과되는 설계 요구사항들에 따라 달라진다.　 통상의 기술자들은 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능을 구현할 수도 있으나, 그러한 구현들은 본 개시의 범위로부터 벗어나게 하는 것으로 해석되어서는 안 된다.　
하드웨어 구현에서, 기법들을 수행하는 데 이용되는 프로세싱 유닛들은, 하나 이상의 ASIC들, DSP들, 디지털 신호 프로세싱 디바이스들(digital signal processing devices; DSPD들), 프로그램가능 논리 디바이스들(programmable logic devices; PLD들), 필드 프로그램가능 게이트 어레이들(field programmable gate arrays; FPGA들), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 개시에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에서 구현될 수도 있다.　
따라서, 본 개시와 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP, ASIC, FPGA나 다른 프로그램 가능 논리 디바이스, 이산 게이트나 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현되거나 수행될 수도 있다.　 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다.　 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성의 조합으로 구현될 수도 있다.　
펌웨어 및/또는 소프트웨어 구현에 있어서, 기법들은 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 비휘발성 RAM(non-volatile random access memory; NVRAM), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 컴팩트 디스크(compact disc; CD), 자기 또는 광학 데이터 스토리지 디바이스 등과 같은 컴퓨터 판독가능 매체 상에 저장된 명령어들로 구현될 수도 있다.　 명령들은 하나 이상의 프로세서들에 의해 실행 가능할 수도 있고, 프로세서(들)로 하여금 본 개시에 설명된 기능의 특정 양태들을 수행하게 할 수도 있다.　
이상 설명된 실시예들이 하나 이상의 독립형 컴퓨터 시스템에서 현재 개시된 주제의 양태들을 활용하는 것으로 기술되었으나, 본 개시는 이에 한정되지 않고, 네트워크나 분산 컴퓨팅 환경과 같은 임의의 컴퓨팅 환경과 연계하여 구현될 수도 있다.　 또 나아가, 본 개시에서 주제의 양상들은 복수의 프로세싱 칩들이나 장치들에서 구현될 수도 있고, 스토리지는 복수의 장치들에 걸쳐 유사하게 영향을 받게 될 수도 있다.　 이러한 장치들은 PC들, 네트워크 서버들, 및 휴대용 장치들을 포함할 수도 있다.　
본 명세서에서는 본 개시가 일부 실시예들과 관련하여 설명되었지만, 본 개시의 발명이 속하는 기술분야의 통상의 기술자가 이해할 수 있는 본 개시의 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다.　 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.
110: RTL 시뮬레이터
120: RTL
130: 전력 모델
140: 테스트 시나리오
150: 전력 보고서

Claims (9)

  1. 적어도 하나의 프로세서에 의해 수행되는 반도체 회로의 소비 전력 분석을 위한 RTL(Register Transfer Level) 전력 모델(power model)을 업데이트하는 방법에 있어서,
    복수의 타임 슬롯(time slot)을 포함하는 테스트 시나리오를 수신하는 단계 - 상기 복수의 타임 슬롯 각각은 하나의 전력 상태(power state)와 연관됨 -;
    상기 테스트 시나리오를 초기 전력 모델에 입력하여, 상기 복수의 타임 슬롯 중 상기 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯을 식별하는 단계;
    상기 반도체 회로의 게이트 레벨(Gate Level) 시뮬레이션을 통해 상기 제1 세트의 타임 슬롯의 서브세트(subset)인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하는 단계; 및
    상기 특정 전력 상태 및 상기 결정된 전력 값에 기초하여, 상기 초기 전력 모델을 업데이트하는 단계를 포함하고,
    상기 제1 세트의 타임 슬롯을 식별하는 단계는,
    상기 복수의 타임 슬롯 중 상기 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들이 미리 결정된 비율 이상 포함된 특정 타임 슬롯 구간을 식별하는 단계; 및
    상기 특정 타임 슬롯 구간 내의 타임 슬롯들 중 상기 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들을 제1 세트의 타임 슬롯으로 식별하는 단계
    를 포함하는, 전력 모델을 업데이트하는 방법.
  2. 제1항에 있어서,
    복수의 전력 상태 및 상기 복수의 전력 상태 각각에 대한 전력 값을 포함하는 트레이닝 벡터를 수신하는 단계; 및
    상기 트레이닝 벡터에 기초하여 상기 초기 전력 모델을 생성하는 단계
    를 더 포함하는, 전력 모델을 업데이트하는 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하는 단계는,
    상기 반도체 회로의 게이트 레벨 시뮬레이션을 통해 상기 제2 세트의 타임 슬롯 각각에서의 전력 값을 결정하는 단계; 및
    상기 제2 세트의 타임 슬롯 각각에서의 전력 값의 평균을 상기 특정 전력 상태에 대한 전력 값으로 결정하는 단계
    를 포함하는, 전력 모델을 업데이트하는 방법.
  5. 제1항에 있어서,
    상기 반도체 회로가 n개(n은 자연수)의 주요 입력 신호를 가지는 경우, 상기 반도체 회로와 연관된
    Figure 112020124553927-pat00011
    개의 전력 상태들이 존재하고,
    상기
    Figure 112020124553927-pat00012
    개의 전력 상태들은 서로 미리 정해진 임계치 이상의 차이가 나는 전력 값들과 연관된, 전력 모델을 업데이트하는 방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하는 단계는,
    상기 특정 타임 슬롯 구간에 대해 상기 반도체 회로의 게이트 레벨 시뮬레이션을 수행함으로써, 상기 제2 세트의 타임 슬롯 각각에서의 전력 값을 결정하는 단계; 및
    상기 제2 세트의 타임 슬롯 각각에서의 전력 값의 평균을 상기 특정 전력 상태에 대한 전력 값으로 결정하는 단계
    를 포함하는, 전력 모델을 업데이트하는 방법.
  8. 제1항, 제2항, 제4항, 제5항 및 제7항 중 어느 한 항에 따른 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램.
  9. 장치로서,
    메모리; 및
    상기 메모리와 연결되고, 상기 메모리에 포함된 컴퓨터 판독 가능한 적어도 하나의 프로그램을 실행하도록 구성된 적어도 하나의 프로세서
    를 포함하고,
    상기 적어도 하나의 프로그램은,
    복수의 타임 슬롯을 포함하는 테스트 시나리오를 수신하고 - 상기 복수의 타임 슬롯 각각은 하나의 전력 상태와 연관됨 -,
    상기 테스트 시나리오를 초기 전력 모델에 입력하여, 상기 복수의 타임 슬롯 중 상기 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 제1 세트의 타임 슬롯을 식별하고,
    반도체 회로의 게이트 레벨(Gate Level) 시뮬레이션을 통해 상기 제1 세트의 타임 슬롯의 서브세트인 제2 세트의 타임 슬롯과 연관된 특정 전력 상태에 대한 전력 값을 결정하고,
    상기 특정 전력 상태 및 상기 결정된 전력 값에 기초하여, 상기 초기 전력 모델을 업데이트하기 위한 명령어들을 포함하고,
    상기 제1 세트의 타임 슬롯을 식별하는 것은,
    상기 복수의 타임 슬롯 중 상기 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들이 미리 결정된 비율 이상 포함된 특정 타임 슬롯 구간을 식별하는 것,
    상기 특정 타임 슬롯 구간 내의 타임 슬롯들 중 상기 초기 전력 모델에 의해 정의되지 않은 전력 상태와 연관된 타임 슬롯들을 제1 세트의 타임 슬롯으로 식별하는 것을 포함하는, 장치.
KR1020200155940A 2020-11-19 2020-11-19 전력 모델 증분 학습 방법 및 장치 KR102408222B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200155940A KR102408222B1 (ko) 2020-11-19 2020-11-19 전력 모델 증분 학습 방법 및 장치
US17/471,172 US11836025B2 (en) 2020-11-19 2021-09-10 Device and method for updating register transfer level power model

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200155940A KR102408222B1 (ko) 2020-11-19 2020-11-19 전력 모델 증분 학습 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20220068785A KR20220068785A (ko) 2022-05-26
KR102408222B1 true KR102408222B1 (ko) 2022-06-13

Family

ID=81586643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200155940A KR102408222B1 (ko) 2020-11-19 2020-11-19 전력 모델 증분 학습 방법 및 장치

Country Status (2)

Country Link
US (1) US11836025B2 (ko)
KR (1) KR102408222B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062902A (ja) 2002-07-29 2004-02-26 Nec Corp Ｒｔｌ電力推定を効率的に行うための方法とそのシステム
JP2010231633A (ja) 2009-03-27 2010-10-14 Fujitsu Ltd 検証支援プログラム、検証支援装置および検証支援方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020404A (ko) * 2012-08-08 2014-02-19 삼성전자주식회사 집적 회로의 소비 전력 모델링 방법 및 장치
US9633147B1 (en) * 2015-10-05 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Power state coverage metric and method for estimating the same
CN114586036A (zh) * 2020-03-04 2022-06-03 美商新思科技有限公司 利用寄存器传输级矢量的毛刺功率分析

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062902A (ja) 2002-07-29 2004-02-26 Nec Corp Ｒｔｌ電力推定を効率的に行うための方法とそのシステム
JP2010231633A (ja) 2009-03-27 2010-10-14 Fujitsu Ltd 検証支援プログラム、検証支援装置および検証支援方法

Also Published As

Publication number Publication date
US11836025B2 (en) 2023-12-05
US20220155839A1 (en) 2022-05-19
KR20220068785A (ko) 2022-05-26

Similar Documents

Publication Publication Date Title
US8498887B2 (en) Estimating project size
US8140319B2 (en) Method and system for predicting system performance and capacity using software module performance statistics
WO2021174811A1 (zh) 车流量时间序列的预测方法及预测装置
CN108052979A (zh) 对模型预测值进行融合的方法、装置和设备
CN105247493A (zh) 从静态收集的数据中标识受影响的测试
US8782592B2 (en) System and method for designing digital circuitry with an activity sensor
CN111211937B (zh) 服务器链路信号稳定性的测试方法、测试装置及测试系统
US10537801B2 (en) System and method for decision making in strategic environments
CN113535399B (zh) 一种nfv资源调度方法、装置以及系统
CN113419941A (zh) 评估方法及装置、电子设备和计算机可读存储介质
JP2021504680A (ja) コンピュータ実装方法、コンピュータ・プログラム製品および装置
CN113568821A (zh) 一种ai芯片计算性能的测试方法、装置、设备、及介质
CN114662427B (zh) 一种逻辑系统设计的调试方法及设备
CN112464599B (zh) 应用在电路的静态时序分析中确定电源电压数据的方法
CN102520984B (zh) 目标软件在指定硬件环境中最差时间的计算方法
KR102408222B1 (ko) 전력 모델 증분 학습 방법 및 장치
CN111612158B (zh) 模型部署方法、装置、设备和存储介质
Lorenz et al. Data-and state-dependent power characterisation and simulation of black-box RTL IP components at system level
US8667442B1 (en) Circuit simulation methodology to calculate leakage current during any mode of circuit operation
CN112559229A (zh) 非易失性内存寿命检测方法、装置、电子设备及存储介质
WO2022046061A1 (en) Generating projected resource consumption levels based on aggregate program source codes
KR102475564B1 (ko) 동작 전압과 온도 코너를 조정하면서 집적 회로의 소비 전력을 예측하기 위한 방법 및 장치
CN111090554A (zh) 服务器性能测试时间的预测方法、装置、设备及存储介质
US9268898B1 (en) Estimating power consumption of a circuit design
US20140336982A1 (en) System and method for designing a digital circuit having an activity sensor, and corresponding digital circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant