CN104539379B - 一种基于交叉混频架构的正交误差修正方法及装置 - Google Patents
一种基于交叉混频架构的正交误差修正方法及装置 Download PDFInfo
- Publication number
- CN104539379B CN104539379B CN201410710690.XA CN201410710690A CN104539379B CN 104539379 B CN104539379 B CN 104539379B CN 201410710690 A CN201410710690 A CN 201410710690A CN 104539379 B CN104539379 B CN 104539379B
- Authority
- CN
- China
- Prior art keywords
- signal
- roads
- input
- frequency
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供一种基于交叉混频架构的正交误差修正方法及装置,其采用同相技术使两次交叉混频输入信号同相,通过交替本振信号正交输出,然后利用数学运算完成误差计算。本发明通过一次切换和运算即可完成误差修正,结构简易,可快速完成在线误差修正。为满足不同误差修正精度要求,缓存数据长度可根据内存大小进行调整,波形数据越长修正精度越高。
Description
技术领域
本发明属于解调技术领域,尤其涉及一种基于交叉混频架构的正交误差修正方法及装置。
背景技术
随着数字无线电技术的发展,大规模集成的要求越来越高。接收机的集成碰到了高频滤波器的问题,所以提出了零中频的接收机方案。但由于电路结构中分立元器件的离散性及模拟信号通道差异,正交混频中的IQ两路信号存在相位误差,使镜像频率抑制度和正交解调质量受到较大影响。现有技术中的误差修正算法庞大、复杂,而修正误差较大,镜像频率抑制度和解调质量不高。
发明内容
为解决上述问题,本发明提供一种基于交叉混频架构的正交误差修正方法及装置,其通过改变混频输出,利用简单的数学运算一次性即能完成正交误差计算,且获得的相位差在解调过程中始终保持不变,提高了镜像频率抑制度和解调质量。
本发明提供一种基于交叉混频架构的正交误差修正方法,其包括:
步骤1,将本振信号分为两路,一路与I通道输入信号混频后输出I路信号,另一路经过90度相移后与Q通道输入信号混频后输出Q路信号;
步骤2,将步骤1混频后输出的两路信号均进行低通滤波处理去掉高频成分,然后均进行模数转换后分别获得I1路信号和Q1路信号,并缓存;
步骤3,将本振信号分成的两路中,一路经过90度相移后与I通道输入信号混频后输出I’路信号,另一路与Q通道输入信号混频后输出Q’路信号,即切换本振信号输出的两路正交信号;
步骤4,将步骤3混频后输出的两路信号均进行低通滤波处理去掉高频成分,然后均进行模数转换后分别获得I2路信号和Q2路信号,并缓存;
步骤5,利用步骤2和步骤4缓存的信号执行修正算法获得两路信号的相位差,利用该相位差对Q路进行相位补偿,I路不变,完成误差修正;
修正算法的内容为:
(1)I1路信号和Q1路信号分别表示为VI1(t)和VQ1(t),t的取值范围为一次缓存的起始时间到结束时间,I2路信号和Q2路信号分别表示为VI2(t)和VQ2(t),利用下式获得中间量V1(t)与V2(t):
(2)将中间量V1(t)与V2(t)相除得到对不同时间t的V3(t)求均值得到正切值V3,根据公式φδ=2arctan(V3)获得两路信号的相位差φδ;
上述:Vp为输入信号幅度,φ为输入信号初始相位,ωm=ωRF-ωLO,ωRF为输入信号频率,ωLO为本振频率。
进一步的,两次数据缓存间隔时间为输入信号的整周期。
进一步的,正交误差修正的整个过程中输入信号保持不变,且本振信号的频率与输入信号的频率一致。
本发明还提供一种基于交叉混频架构的正交误差修正装置,其包括:
依次连接的第一混频器、第一低通滤波器、第一模数转换器;
依次连接的第二混频器、第二低通滤波器、第二模数转换器;
90度移相器、运算装置和两个开关K1、K2;
外部输入的本振信号LO1分为三路各自通过一个本振信号通道传输,第一路本振信号通道接开关K1的第一切换触点,第二路本振信号通道接90度移相器的输入,第三路本振信号通道接开关K2的第一切换触点;90度移相器的输出分为两路,其中一路接开关K1的第二切换触点,另一路接开关K2的第二切换触点;
开关K1的公共端接入第一混频器的本振输入端,外部输入的I通道输入信号接入第一混频器的待混频信号输入端,第一混频器的输出端连接第一低通滤波器;
开关K2的公共端接入第二混频器的本振输入端;外部输入的Q通道输入信号接入第二混频器的待混频信号输入端;第二混频器的输出端连接第二低通滤波器;
第一模数转换器和第二模数转换器的输出端接入运算装置;
运算装置进行两次数据缓存,利用先后两次缓存的信号执行修正算法获得两路信号的相位差,利用该相位差对Q路进行相位补偿,I路不变,完成误差修正;
其中,运算装置在第一次信号缓存时,控制开关K1接到第一路本振信号通道,开关K2接到90度移相器;第一次缓存完成后切换开关,使开关K1接到90度移相器,开关K2接到第二路本振信号通道;
所述运算装置的修正算法的内容为:
(1)第一次缓存时从第一模数转换器和第二模数转换器接收的信号分别表示为VI1(t)和VQ1(t),第二次缓存时从第一模数转换器和第二模数转换器接收的信号分别表示为VI2(t)和VQ2(t),利用下式获得中间量V1(t)与V2(t):
(2)将中间量V1(t)与V2(t)相除得到对不同时间t的V3(t)求均值得到正切值V3,根据公式φδ=2arctan(V3)获得两路信号的相位差φδ;
上述:Vp为输入信号幅度,φ为输入信号初始相位,φδ为IQ两路信号的相位差,ωm=ωRF-ωLO,ωRF为输入信号频率,ωLO为本振频率。
进一步的,运算装置采用外部晶振作为参考时钟进行锁相,锁相时钟作为运算装置的主时钟;
当第一次缓存开始,随即启动运算装置内部的定时器计时,计时为输入信号周期时溢出,产生中断信号,同时自动复位重新计时;开关切换前不响应中断信号,等待切换后开始响应中断信号;对中断信号的响应是:运算装置提取两次缓存的信号,利用两次缓存的信号进行相位差的提取和误差修正;
两次数据缓存间隔时间为输入信号的整周期。
进一步的,正交误差修正的整个过程中输入信号保持不变,且本振信号的频率与输入的IQ两路信号的频率一致。
有益效果:
本发明采用同相技术使两次交叉混频输入信号同相,通过交替本振信号正交输出,然后利用数学运算完成误差计算。本发明通过一次切换和运算即可完成误差修正,结构简易,可快速完成在线误差修正。为满足不同误差修正精度要求,缓存数据长度可根据内存大小进行调整,波形数据越长修正精度越高。
附图说明
图1为本发明的基于交叉混频架构的正交误差修正方法的实施例一装置示意图;
图2为本发明的基于交叉混频架构的正交误差修正方法实施例一的运算装置DSP示意图;
图3为本发明的基于交叉混频架构的正交误差修正方法实施例一的正交误差修正算法示意图。
具体实施方式
本发明的基于交叉混频架构的正交误差修正方法,其包括:
步骤1,将本振信号分为两路,一路与I通道输入信号混频后输出I路信号,另一路经过90度相移后与Q通道输入信号混频后输出Q路信号;
步骤2,将步骤1混频后输出的两路信号均进行低通滤波处理去掉高频成分,然后均进行模数转换后分别获得I1路信号和Q1路信号,并缓存;
步骤3,将本振信号分成的两路中,一路经过90度相移后与I通道输入信号混频后输出I’路信号,另一路与Q通道输入信号混频后输出Q’路信号,即切换本振信号输出的两路正交信号;
步骤4,将步骤3混频后输出的两路信号均进行低通滤波处理去掉高频成分,然后均进行模数转换后分别获得I2路信号和Q2路信号,并缓存;
步骤5,利用步骤2和步骤4缓存的信号执行修正算法获得两路信号的相位差,利用该相位差对Q路进行相位补偿,I路不变,完成误差修正;
修正算法的内容为:
(1)I1路信号和Q1路信号分别表示为VI1(t)和VQ1(t),t的取值范围为一次缓存的起始时间到结束时间,I2路信号和Q2路信号分别表示为VI2(t)和VQ2(t),利用下式获得中间量V1(t)与V2(t):
(2)将中间量V1(t)与V2(t)相除得到常量由于波形误差的原因,不同的时间t得到的常量V3(t)的值近似相等,为一组值,将该常量V3(t)求均值得到正切值V3,根据公式φδ=2arctan(V3)获得两路信号的相位差
上述:Vp为输入信号幅度,φ为输入信号初始相位,φδ为IQ两路信号的相位差,ωm=ωRF-ωLO,ωRF为输入信号频率,ωLO为本振频率,t为时间。
本发明还列举一种实现上述方法的具体实现装置,本装置仅作为本发明的一个实施例,具体内容如下:
如图1所示,该装置包括:依次连接的第一混频器、第一低通滤波器、第一模数转换器;依次连接的第二混频器、第二低通滤波器、第二模数转换器;还包括90度移相器、运算装置和两个开关K1、K2。本实施例中,运算装置采用DSP。
上述组件的连接关系为:
外部输入的本振信号LO1分为三路各自通过一个本振信号通道传输,第一路本振信号通道接开关K1的第一切换触点,第二路本振信号通道接90度移相器的输入,第三路本振信号通道接开关K2的第一切换触点;90度移相器的输出分为两路,其中一路接开关K1的第二切换触点,另一路接开关K2的第二切换触点;
开关K1的公共端接入第一混频器的本振输入端,外部输入I通道输入信号接入第一混频器的待混频信号输入端,第一混频器的输出端连接第一低通滤波器;开关K2的公共端接入第二混频器的本振输入端;外部输入Q通道输入信号接入第二混频器的待混频信号输入端;第二混频器的输出端连接第二低通滤波器;
第一模数转换器和第二模数转换器的输出端接入运算装置。
设I通道输入信号为VI(t)=2Vp cos(ωRFt+φ),Q通道输入信号为VQ(t)=2Vp cos(ωRFt+φ+φδ),其中Vp为输入信号幅度,ωRF为输入信号频率,φ为输入信号初始相位,φδ为IQ两路信号的相位差。本振输出信号LO1为VLO1(t)=cos(ωLOt),其中ωLO为本振频率。本振输出通路LO2是LO1经过90度移相后得到,因此LO2为VLO2(t)=sin(ωLOt)。
运算装置进行数据缓存,利用先后两次缓存的信号执行修正算法获得两路信号的相位差,利用该相位差对Q路进行相位补偿,I路不变,完成误差修正。
当DSP第一次进行缓存时,开关K1接到LO1,开关K2接到LO2。I通道输入信号与本振LO1混频,I路混频器输出为VI1(t)=2Vpcos(ωRFt+φ)cos(ωLOt),即:VI1(t)=Vpcos(ωRFt-ωLOt+φ)+Vpcos(ωRFt+ωLOt+φ)。经过低通滤波器后去掉高频成分ωRF+ωLO,得到I路输出为:VI1(t)=Vp cos(ωmt+φ),其中ωm=ωRF-ωLO。Q通道输入信号与本振LO2混频,Q路混频器输出为VQ1(t)=2Vpcos(ωRFt+φ+φδ)sin(ωLOt),经过低通滤波后得到Q路输出为VQ1(t)=Vpsin(ωmt+φ+φδ)。
IQ两路经过AD采样后发送到DSP进行缓存,缓存完成后切换开关,使K1接到LO2,K2接到LO1。I通道信号与本振LO2混频,Q通道信号与本振LO1混频,经过相同的低通滤波器后分别得到VI2(t)=Vpsin(ωmt+φ)和VQ2(t)=Vpcos(ωmt+φ+φδ)。
参见图2,为保证开关切换前后IQ通道输入信号同相,DSP内部定时器对输入信号周期进行计数,当两次缓存时间间隔满足输入信号整周期时进行采集存储。将两次混频的信号VI1(t)、VQ1(t)和VI2(t)、VQ2(t)进行采集,分别存储到四个缓冲区中,利用数学运算完成误差计算。
为提高同相精度,DSP采用高稳定度的恒温晶振作为参考时钟,通过PLL锁相输出主时钟提供给定时器。当第一次缓存开始,随即启动定时器计时,计时为输入信号周期时溢出,产生中断信号,同时自动复位重新计时。开关K1与K2切换前不响应中断信号,等待切换后开始响应中断信号。对中断信号的响应是:运算装置提取两次缓存的信号,利用两次缓存的信号进行相位差φδ的提取,然后在Q通道数据上进行相位补偿后得到新的Q路数据,I路数据保持不变,利用补偿后的IQ数据完成解调功能。
如图3所示。缓存I1、Q2分别存储VI1(t)和VQ2(t)的波形数据,缓存I2、Q1分别存储VI2(t)和VQ1(t)的波形数据。Q2波形与I1波形相减,得到:
Q1波形与I2波形相加,得到:
因此,将V1(t)与V2(t)相除得到V3(t)是一个与时间无关的常量,将该波形数据求均值可得到该正切值V3,由此可以计算出φδ=2arctan(V3)。利用该相位差对Q路进行相位补偿,I路不变,完成误差修正。
上述方法中,开关切换前后存储的数据长度不变,IQ两路的混频器、滤波器和ADC选型及工作状态均保持一致。开关切换由DSP控制,切换前必须保证前一次缓存已经完成。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (6)
1.一种基于交叉混频架构的正交误差修正方法,其特征在于,包括:
步骤1,将本振信号分为两路,一路与I通道输入信号混频后输出I路信号,另一路经过90度相移后与Q通道输入信号混频后输出Q路信号;
步骤2,将步骤1混频后输出的两路信号均进行低通滤波处理去掉高频成分,然后均进行模数转换后分别获得I1路信号和Q1路信号,并缓存;
步骤3,将本振信号分成的两路中,一路经过90度相移后与I通道输入信号混频后输出I’路信号,另一路与Q通道输入信号混频后输出Q’路信号,即切换本振信号输出的两路正交信号;
步骤4,将步骤3混频后输出的两路信号均进行低通滤波处理去掉高频成分,然后均进行模数转换后分别获得I2路信号和Q2路信号,并缓存;
步骤5,利用步骤2和步骤4缓存的信号执行修正算法获得两路信号的相位差,利用该相位差对Q路进行相位补偿,I路不变,完成误差修正;
修正算法的内容为:
(1)I1路信号和Q1路信号分别表示为VI1(t)和VQ1(t),t的取值范围为一次缓存的起始时间到结束时间,I2路信号和Q2路信号分别表示为VI2(t)和VQ2(t),利用下式获得中间量V1(t)与V2(t);
V1(t)=VI1(t)-VQ2(t);
V2(t)=VQ1(t)+VI2(t);
(2)将中间量V1(t)与V2(t)相除得到对不同时间t的V3(t)求均值得到正切值V3,根据公式φδ=2arctan(V3)获得两路信号的相位差φδ。
2.如权利要求1所述的基于交叉混频架构的正交误差修正方法,其特征在于,两次数据缓存间隔时间为输入信号的整周期。
3.如权利要求1所述的基于交叉混频架构的正交误差修正方法,其特征在于,正交误差修正的整个过程中输入信号保持不变,且本振信号的频率与输入信号的频率一致。
4.一种基于交叉混频架构的正交误差修正装置,其特征在于,包括:
依次连接的第一混频器、第一低通滤波器、第一模数转换器;
依次连接的第二混频器、第二低通滤波器、第二模数转换器;
90度移相器、运算装置和两个开关K1、K2;
外部输入的本振信号LO1分为三路各自通过一个本振信号通道传输,第一路本振信号通道接开关K1的第一切换触点,第二路本振信号通道接90度移相器的输入,第三路本振信号通道接开关K2的第一切换触点;90度移相器的输出分为两路,其中一路接开关K1的第二切换触点,另一路接开关K2的第二切换触点;
开关K1的公共端接入第一混频器的本振输入端,外部输入的I通道输入信号接入第一混频器的待混频信号输入端,第一混频器的输出端连接第一低通滤波器;
开关K2的公共端接入第二混频器的本振输入端;外部输入的Q通道输入信号接入第二混频器的待混频信号输入端;第二混频器的输出端连接第二低通滤波器;
第一模数转换器和第二模数转换器的输出端接入运算装置;
运算装置进行两次数据缓存,利用先后两次缓存的信号执行修正算法获得两路信号的相位差,利用该相位差对Q路进行相位补偿,I路不变,完成误差修正;
其中,运算装置在第一次信号缓存时,控制开关K1接到第一路本振信号通道,开关K2接到90度移相器;第一次缓存完成后切换开关,使开关K1接到90度移相器,开关K2接到第二路本振信号通道;
所述运算装置的修正算法的内容为:
(1)第一次缓存时从第一模数转换器和第二模数转换器接收的信号分别表示为VI1(t)和VQ1(t),第二次缓存时从第一模数转换器和第二模数转换器接收的信号分别表示为VI2(t)和VQ2(t),利用下式获得中间量V1(t)与V2(t);
V1(t)=VI1(t)-VQ2(t);
V2(t)=VQ1(t)+VI2(t);
(2)将中间量V1(t)与V2(t)相除得到对不同时间t的V3(t)求均值得到正切值V3,根据公式φδ=2arctan(V3)获得两路信号的相位差φδ。
5.如权利要求4所述的基于交叉混频架构的正交误差修正装置,其特征在于,运算装置采用外部晶振作为参考时钟进行锁相,锁相时钟作为运算装置的主时钟;
当第一次缓存开始,随即启动运算装置内部的定时器计时,计时为输入信号周期时溢出,产生中断信号,同时自动复位重新计时;开关切换前不响应中断信号,等待切换后开始响应中断信号;对中断信号的响应是:运算装置提取两次缓存的信号,利用两次缓存的信号进行相位差的提取和误差修正;
两次数据缓存间隔时间为输入信号的整周期。
6.如权利要求4所述的基于交叉混频架构的正交误差修正装置,其特征在于,正交误差修正的整个过程中输入信号保持不变,且本振信号的频率与输入的IQ两路信号的频率一致。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410710690.XA CN104539379B (zh) | 2014-11-28 | 2014-11-28 | 一种基于交叉混频架构的正交误差修正方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410710690.XA CN104539379B (zh) | 2014-11-28 | 2014-11-28 | 一种基于交叉混频架构的正交误差修正方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104539379A CN104539379A (zh) | 2015-04-22 |
CN104539379B true CN104539379B (zh) | 2017-08-11 |
Family
ID=52854857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410710690.XA Active CN104539379B (zh) | 2014-11-28 | 2014-11-28 | 一种基于交叉混频架构的正交误差修正方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104539379B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10009050B2 (en) * | 2016-05-26 | 2018-06-26 | Mediatek Singapore Pte. Ltd. | Quadrature transmitter, wireless communication unit, and method for spur suppression |
US10419046B2 (en) * | 2016-05-26 | 2019-09-17 | Mediatek Singapore Pte. Ltd | Quadrature transmitter, wireless communication unit, and method for spur suppression |
CN107765913B (zh) * | 2017-08-31 | 2021-01-08 | 北京集创北方科技股份有限公司 | 相位补偿方法、装置、存储介质和处理器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7813451B2 (en) * | 2006-01-11 | 2010-10-12 | Mobileaccess Networks Ltd. | Apparatus and method for frequency shifting of a wireless signal and systems using frequency shifting |
US8478222B2 (en) * | 2007-01-05 | 2013-07-02 | Qualcomm Incorporated | I/Q calibration for walking-IF architectures |
CN100488453C (zh) * | 2007-05-10 | 2009-05-20 | 浙江大学 | 基于射频识别的非接触式生物特征识别系统 |
JP2009118114A (ja) * | 2007-11-06 | 2009-05-28 | Nsc Co Ltd | 受信機 |
CN102165685A (zh) * | 2008-09-26 | 2011-08-24 | 松下电器产业株式会社 | 复数信号处理电路、接收电路、信号再生装置 |
JP5402037B2 (ja) * | 2009-02-05 | 2014-01-29 | 株式会社リコー | Fm・am復調装置とラジオ受信機および電子機器ならびにイメージ補正調整方法 |
-
2014
- 2014-11-28 CN CN201410710690.XA patent/CN104539379B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104539379A (zh) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105915241B (zh) | Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统 | |
CN104539379B (zh) | 一种基于交叉混频架构的正交误差修正方法及装置 | |
US8664548B2 (en) | Touch controller with improved diagnostics calibration and communications support | |
CN105071804B (zh) | 一种低相噪宽频段微波本振源电路及其实现方法 | |
US8415996B1 (en) | Clock phase corrector | |
CN109617556A (zh) | 一种多通道数字信号处理方法及装置 | |
CN102707298B (zh) | 接收器与通信信号的接收方法 | |
CN109639277A (zh) | 一种基于iserdes和并行fir滤波的高速信号预处理方法 | |
CN110176934A (zh) | 一种信号解调方法、装置、设备及存储介质 | |
Roshna et al. | Design and implementation of digital Costas loop and bit synchronizer in FPGA for BPSK demodulation | |
CN109218238B (zh) | 一种基于希尔伯特变换的实信号多普勒频移方法 | |
CN115328266A (zh) | 数字控制振荡器、信号生成方法和电子设备 | |
US11366554B2 (en) | Touch controller using simultaneously generated transmitting signals with different phases and associated chip, touch control system and touch control method | |
CN105391663B (zh) | 一种信号传输方法及系统 | |
CN105191245A (zh) | 使用双cordic架构在接收器下转换中校正正交相位和增益失配 | |
CN103957063A (zh) | 一种超短波通信设备通用接收机测试系统及其测试方法 | |
CN105893334B (zh) | 复信号抗干扰矩阵上三角化方法和信号抗干扰处理装置 | |
US9564906B2 (en) | Capacitance phase interpolation circuit and method thereof, and multi-phase generator applying the same | |
CN106788269A (zh) | 一种改进的数字下变频器 | |
WO2018176197A1 (zh) | 一种消除触控屏lcd干扰的方法及装置 | |
CN102045078B (zh) | 一种基于fpga的软件接收机系统及实现方法 | |
KR890004720B1 (ko) | 디지탈 위상차 검출회로 | |
CN105516631B (zh) | 一种抗震动的模拟分量视频信号解码电路 | |
CN114184837B (zh) | 一种基于Cordic算法的瞬时测频方法 | |
CN104467832A (zh) | 一种无线通信设备频率综合器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |