CN104506471B - 多制式数字基带发生调制装置 - Google Patents
多制式数字基带发生调制装置 Download PDFInfo
- Publication number
- CN104506471B CN104506471B CN201410829806.1A CN201410829806A CN104506471B CN 104506471 B CN104506471 B CN 104506471B CN 201410829806 A CN201410829806 A CN 201410829806A CN 104506471 B CN104506471 B CN 104506471B
- Authority
- CN
- China
- Prior art keywords
- unit
- interpolation
- pseudo
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
Abstract
本发明给出了一种多制式数字基带发生调制装置,包括:可变时钟输出单元,用于将高频时钟信号输出至各个模块使其变为各个模块的工作时钟信号;伪随机码产生映射单元,产生伪随机数据,将伪随机数据映射为二进制的数据串;有限长单位冲激响应滤波单元,用于将映射生成的数据串进行插值,然后进行FIR成型滤波;插值滤波单元,用于对生成的数据进行CIC插值;数模转换单元,用于将得到的数字信号转换为模拟信号,利用低通滤波器滤除数模转换单元的采样时钟信号;正交调制器单元,用于将基带信号调制到载波上。本发明设计了一种多种调制格式、持续可变调制速率、可变滤波器的数字调制信号发生装置。
Description
技术领域
本发明涉及一种多制式数字基带发生调制装置。
背景技术
数字基带发生调制装置广泛使用在电子测试领域的数字化测量领域,但现有的数字基带发生调制装置主要有几个较大的缺陷,以至其不适用于电子测试领域,首先是数字调制格式单一化,只支持一种调制格式或者一种类型的调制格式;然后就是滤波器参数固定化,不能改变;还有就是载波信号过窄,不能满足信号发生器的宽波段;最后就是指标较低,不满足测试领域指标要求。
发明内容
本发明所要解决的技术问题是提供一种多制式数字基带发生调制装置,该调制装置可以满足多调制格式、持续可变调制速率、可变滤波器设置、高信号质量的信号模拟要求。
为解决上述技术问题,本发明提供了一种多制式数字基带发生调制装置,其特征为:
至少包括可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、插值滤波单元、数模转换单元和正交调制器单元;
可变时钟输出单元,用于将外部输入的高频时钟信号,输出至各个模块使其变为各个模块的工作时钟信号;
伪随机码产生映射单元,利用伪随机噪声序列产生伪随机数据,依据不同的数字调制格式将伪随机数据映射为二进制的数据串;
有限长单位冲激响应滤波单元,用于将伪随机码产生映射单元映射生成的数据串进行插值,然后进行FIR成型滤波,消除频谱扩散;
插值滤波单元,用于对有限长单位冲激响应滤波单元生成的数据进行CIC插值;
数模转换单元,用于将插值滤波单元得到的数字信号转换为模拟信号,并且利用低通滤波器滤除数模转换单元的采样时钟信号;
正交调制器单元,用于将基带信号调制到载波上。
其中,伪随机码产生映射单元、有限长单位冲激响应滤波单元和插值滤波单元在FPGA(现场可编程门阵列)内部完成,具体按以下步骤进行:
1、时钟分频及管理,时钟是本项发明的推动器,伪随机码产生映射单元、有限长单位冲激响应滤波单元、插值滤波单元、数模转换单元都需要时钟同步工作。将外部输入的高频率时钟信号,如1GHz,-10±5dBm点频信号输入到DDS进行分频控制得到CLK0,输入到FPGA进行时钟管理,分配出2CLK、CLK、CLK/2、CLK/4、…CLK/2n等各模块工作时钟。
2、利用伪随机码产生映射单元的PN(伪噪声)序列产生伪随机数据,并定义全“0”、全“1”及“01”交替等特殊数据源类型;依据不同的数字调制格式将伪随机数据映射为一定长度的二进制数据串,以便后续数据处理。
3、有限长单位冲激响应滤波单元将伪随机码产生映射单元映射生成的数据串进行插值,然后进行FIR成型滤波,消除频谱扩散,实现调制信号的高质量,本单元采用可装载方式的FIR IP核,通过装载不同滤波因子,来实现调制可变滤波器的设计目标,简单快捷。
4、将有限长单位冲激响应滤波单元生成的数据利用插值滤波单元进行CIC插值,使DAC的采样时钟工作在一定的频率范围内,以便后续低通滤波器滤除采样时钟信号,最终目的是可以实现大跨度码元速率范围内频谱的干净。
5、用数模转换单元的DAC将数字信号转换为模拟信号,并设计低通滤波器滤除DAC的采样时钟信号。
6、通过正交调制器将基带信号调制到载波上。
为了更好的理解本发明的技术内容,以下将本多制式数字基带发生调制装置简称为本调制装置。
作为优选,本调制装置还包括查正余弦单元,查正余弦单元用于对有限长单位冲激响应滤波单元处理后数据的频偏参数进行控制,在2FSK、4FSK、MSK等频移键控调制类型时,需要对频偏参数进行控制,相移键控和正交幅度调制不需要此单元。
本发明介绍了一种用于信号发生器的一种多种调制格式、持续可变调制速率、可变滤波器的数字调制信号发生装置,满足电子测量领域信号发生模拟的多样化需求,该装置在硬件架构固定的情况下,利用现场可编程器件FPGA的灵活性、功能集成性的特点,通过改变对FPGA的控制,实现输出BPSK、QPSK、OQPSK、π/4DQPSK、8PSK、16QAM、32QAM、64QAM、128QAM、2FSK、4FSK、MSK等常见的数字调制格式,RC(升余弦)、RRC(根升余弦)、GAUSS(高斯)等通用数字滤波类型,100Hz~40MHz之间宽跨度任意可变码元速率的数字基带信号,并通过正交调制器调制到600MHz~6000MHz宽带载波上,结合DAC调整调制信号的本振泄露和I/Q幅度不平衡度,调制指标高,控制简单灵活,具有很好的实用性。
本发明解决了目前数字基带信号发生调制装置数字调制格式单一化、滤波器参数固定化、载波信号过窄、指标较低等问题,有针对性的面向现实电子测量领域的要求,设计了一种多种调制格式、持续可变调制速率、可变滤波器的数字调制信号发生装置,经过实际验证,效果良好。
附图说明
图1为本发明的原理框图。
图2为QPSK调制格式星座图。
图3为FIR滤波器基本流程图。
图4为平方根滤波因子的脉冲响应和幅频响应仿真图。
图5为CIC插值滤波器流程图。
图6为本发明的5阶CIC滤波器的幅频特性。
图7为本发明的本振泄露和I/Q幅度不平衡对QPSK调制星座图的直观影响。
图8为本发明的校准前后调制器频谱指标对比图。
图9为本发明的典型数字调制信号(32QAM)的分析图。
具体实施方式
如图1所示,本调制装置包括可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、查正余弦单元、插值滤波单元、数模转换单元和正交调制器单元,其中可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、查正余弦单元和插值滤波单元都设置在现场可编程门阵列内;具体依以下步骤进行:
1、可变时钟输出单元,时钟分配是在本项发明中一个重要组成,应用于本发明的伪随机码产生映射单元、有限长单位冲激响应滤波单元、查正余弦单元、插值滤波单元、数模转换单元,主要设计思路就是将外部输入参考信号利用DDS分频到所需范围内,如8MHz~160MHz,典型DDS的输出频率的计算公式见式(1),想要得到所需时钟Fo,只需要计算频率控制字FTW。
到所需时钟Fo,只需要计算频率控制字FTW。
其中,N=32,SYSCLK为DDS输入时钟,如1GHz等。
将DDS输出时钟设为CLK,输入到FPGA进行时钟管理,分配出2CLK、CLK/2、CLK/4、…CLK/2n等等各模块工作时钟。
2、伪随机码产生映射单元,利用PN9、PN11、PN15、PN21、PN23等编码规则在时钟作用下循环产生伪随机序列;设置全“0”、全“1”及“01”交替等特殊数据源类型。按照各调制格式星座图,参考图2,图2是QPSK的星座图,用“-1”表示二进制数据“0”,用“1”表示二进制数据“1”,则星座图2上四点可以表示“00”,“01”,“10”,“11”,映射为一定长度的带符号二进制序列便于后续处理。
3、有限长单位冲激响应滤波单元(即设计成形滤波器),由于映射产生的是矩形脉冲信号,在传输通过限带信道时会在时间上延伸,每个符号脉冲将延伸到相邻符号的时间间隔内。这会造成符号间干扰,导致接收机在检测一个符号时发生错误的概率增大,信号幅度的突变也会使其占用的频带很宽,不利于传输,同样需要设计脉冲成形滤波器;设计FIR滤波器要考虑奈奎斯特采样定理,上一步骤输出地数据要进行插值处理,再进行FIR成形滤波,该单元采用可装载方式的FIR IP core,通过装载不同滤波因子,来实现调制可变滤波器的设计目标,简单快捷;图3是FIR的处理流程图,图4是根升余弦滤波因子FIR的冲激响应和幅频响应。
4、查正余弦单元,在相移键控PSK及正交幅度调制QAM时,此步骤不需要。在频移键控2FSK、4FSK、MSK等调制格式时,需要设计不同的频偏来表示信息。在数字电路设计中,可以利用乘法器实现不同的频偏,将FIR得到的数据乘以一个频偏因子k来控制频移键控的频偏,由可得
式(2)中map为随机序列的映射值,ai为FIR的各滤波因子,Δf为频移键控的频偏,f为查正余弦表的时钟,n为查表之前丢弃的数据位数(主要包括FIR和乘法器丢失),2π即为正余弦表满量。由式(2)可得
N为正余弦表的有效位数。在设定频偏Δf的情况下可以求出对应的k值。
5、插值滤波单元,在调制信号源中,基带信号的码元速率往往变化范围很大,如果将成形后的数据根据码元速率大小通过FPGA输出给D/A转换器,输出信号必然带有D/A工作时钟信号,因为我们设计的基带带宽大,要滤除时钟但不影响信号,模拟低通滤波器将很难设计,故基带成形后我们增添了CIC插补滤波模块,使ADC的采样时钟工作在一定的频率范围内,以便后续低通滤波器滤除采样时钟,最终目的是可以实现大跨度码元速率范围内频谱的干净。CIC滤波器可以用来实现内插器,结构简单、规整,需要的存储量小。图5是CIC插值滤波器流程图,图6是5阶CIC滤波器的幅频特性图。
6、数模转换单元,用DAC将数据信号转换为模拟信号。无论是实际通信应用,还是信号发生器中,都需要将产生的基带信号调制到载波信号,需要将数字基带信号通过DAC转化为模拟信号,并设计低通滤波器滤除DAC的采样时钟信号。本发明要求DAC是可调整输出电路大小、方向和偏置电压的双路DAC,便于对后续I/Q调制器的本振泄露和I/Q幅度不平衡进行调整,达到最终输出信号的高精度要求,图7是本振泄露和I/Q幅度不平衡对QPSK调制星座图的直观影响。
7、正交调制器单元,本发明采用了ADL5375作为I/Q调制器,特点是载波范围宽,可以达到600MHz~6000MHz;控制简单、指标较好,并可以和上一步骤采用的DAC一起通过DAC输出电流大小、方向和偏置来调整最终的调制信号质量,图8是校准前后调制器频谱指标对比图,图9是典型数字调制信号(32QAM)的分析图。
以上所述的仅是本发明的一种实施方式,应当指出,对于本领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以作出若干变型和改进,这些也应视为属于本发明的保护范围。
Claims (1)
1.一种多制式数字基带发生调制装置,其特征为:
至少包括可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、插值滤波单元、数模转换单元和正交调制器单元;
可变时钟输出单元,用于将外部输入的高频时钟信号,输出至各个模块使其变为各个模块的工作时钟信号;
伪随机码产生映射单元,利用伪随机噪声序列产生伪随机数据,依据不同的数字调制格式将伪随机数据映射为二进制的数据串;
有限长单位冲激响应滤波单元,用于将伪随机码产生映射单元映射生成的数据串进行插值,然后进行FIR 成型滤波,消除频谱扩散;
插值滤波单元,用于对有限长单位冲激响应滤波单元生成的数据进行CIC 插值;
数模转换单元,用于将插值滤波单元得到的数字信号转换为模拟信号,并且利用低通滤波器滤除数模转换单元的采样时钟信号;
正交调制器单元,用于将基带信号调制到载波上;
其中,FIR 成型滤波,消除频谱扩散,采用可装载方式的FIR IP 核,通过装载不同滤波因子,来实现调制可变滤波器的设计目标。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410829806.1A CN104506471B (zh) | 2014-12-25 | 2014-12-25 | 多制式数字基带发生调制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410829806.1A CN104506471B (zh) | 2014-12-25 | 2014-12-25 | 多制式数字基带发生调制装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104506471A CN104506471A (zh) | 2015-04-08 |
CN104506471B true CN104506471B (zh) | 2018-07-06 |
Family
ID=52948186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410829806.1A Active CN104506471B (zh) | 2014-12-25 | 2014-12-25 | 多制式数字基带发生调制装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104506471B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105141560B (zh) * | 2015-07-16 | 2018-10-30 | 中国电子科技集团公司第四十一研究所 | 一种多制式信号模拟装置及方法 |
CN105610762B (zh) * | 2015-12-17 | 2019-06-04 | 中国电子科技集团公司第四十一研究所 | 一种可校准的宽载波正交调制装置 |
CN106160755A (zh) * | 2016-09-29 | 2016-11-23 | 上海航天测控通信研究所 | Ka波段射频调制系统及方法 |
CN107483170A (zh) * | 2017-07-14 | 2017-12-15 | 天津大学 | 一种二进制基带信号位同步时钟提取及数显方法 |
CN115333553B (zh) * | 2022-10-11 | 2022-12-23 | 深圳捷扬微电子有限公司 | 一种全数字超宽带脉冲发射机 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7010557B2 (en) * | 2002-03-27 | 2006-03-07 | Broadcom Corporation | Low power decimation system and method of deriving same |
CN1440149A (zh) * | 2003-02-28 | 2003-09-03 | 东方通信科技发展有限公司 | 数字调制方式的cdma一次变频发射系统 |
CN101442296B (zh) * | 2007-11-23 | 2011-11-16 | 深圳Tcl工业研究院有限公司 | 一种数字抽取滤波器 |
CN103269222B (zh) * | 2013-04-23 | 2016-05-18 | 中国电子科技集团公司第四十一研究所 | 可变码元速率矢量信号的实现方法及装置 |
-
2014
- 2014-12-25 CN CN201410829806.1A patent/CN104506471B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104506471A (zh) | 2015-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104506471B (zh) | 多制式数字基带发生调制装置 | |
CN109600328A (zh) | 稳定调制指数校准和动态控制 | |
US20160119175A1 (en) | Telecommunication signaling using nonlinear functions | |
CN102483440A (zh) | 调制后的被测试信号的测试装置以及测试方法 | |
US11722347B2 (en) | Backscatter devices and systems having digital architectures for OFDM backscatter | |
CN204272168U (zh) | 多制式数字基带发生调制装置 | |
CN108881099B (zh) | 一种通信信号的生成系统和生成方法 | |
Sharma et al. | FPGA implementation of M-PSK modulators for satellite communication | |
CN102386894B (zh) | 基于pxi总线的矢量信号源插卡式结构模块 | |
Khaliluzzaman | Comparative performance of BER in the simulation of digital communication systems using raised cosine filter | |
CN103269222B (zh) | 可变码元速率矢量信号的实现方法及装置 | |
CN202334461U (zh) | 基于pxi总线的矢量信号源插卡式结构模块 | |
CN101997789A (zh) | 一种矢量信号的发生方法及发生器 | |
Ilaiyaraja et al. | Design & Performance Analysis of Area Optimized in BPSK on NCO and High Speed 64 Bit-QAM with Gardner Algorithm | |
Pareek | A novel implementation of QPSK modulator on FPGA | |
Rosenthal et al. | An all-digital 1.25 Mbps 5-subcarrier OFDM backscatter uplink with delta-sigma modulation for improved spurious-free dynamic range | |
Ramírez-Pérez et al. | A new single $ h $ and multi-$ h $ cpm transmitter | |
CN110798420A (zh) | 一种内插倍数可变的gmsk调制实现方法 | |
Radder et al. | Efficient MODEM Design For SDR Application | |
Tapkir et al. | Analysis and implementation of minimum shift keying (MSK) modulation on FPGA platform | |
Michael Yang et al. | Digital Modulations | |
Baran et al. | Phase noise impact on ber in space communication | |
CN104869089B (zh) | 一种可配置的通用调制成形一体化设计方法 | |
Yıldız et al. | Implementation of Dynamically Configurable Modulator on FPGA | |
US20160013960A1 (en) | Radio transmission method and adapted radio transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |