CN104505345A - 一种采用csd工艺制备肖特基二极管p+型扩散保护环的方法 - Google Patents

一种采用csd工艺制备肖特基二极管p+型扩散保护环的方法 Download PDF

Info

Publication number
CN104505345A
CN104505345A CN201410797250.2A CN201410797250A CN104505345A CN 104505345 A CN104505345 A CN 104505345A CN 201410797250 A CN201410797250 A CN 201410797250A CN 104505345 A CN104505345 A CN 104505345A
Authority
CN
China
Prior art keywords
wafer
minutes
guard ring
schottky diode
prediffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410797250.2A
Other languages
English (en)
Inventor
谭德喜
巨峰峰
姚伟明
付国振
杨勇
李怀辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU GUOYU ELECTRONICS Co Ltd
Original Assignee
YANGZHOU GUOYU ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YANGZHOU GUOYU ELECTRONICS Co Ltd filed Critical YANGZHOU GUOYU ELECTRONICS Co Ltd
Priority to CN201410797250.2A priority Critical patent/CN104505345A/zh
Publication of CN104505345A publication Critical patent/CN104505345A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Abstract

一种采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,步骤包括旋转涂覆:在通过刻蚀制作好保护环P+沟槽后的晶圆上,使用旋转涂覆法使晶圆上覆盖一层带有硼掺杂剂的B30液态源并烘干,涂覆厚度在3000~6000埃;预扩散在氮气气氛高温炉中预扩散,温度900~1100摄氏度,时间30~120分钟;清洗氢氟酸溶液清洗,将晶圆表面的氧化层和残余有机物漂净;再扩散在氮气气氛的900~1100摄氏度的高温炉中,加热30~120分钟推进;降温至700~900摄氏度,在氧气和氢气氛围下反应150~200分钟,在P+保护环沟槽的晶圆表面形成氧化层。CSD工艺生产成本低,产能高,提高了产品竞争性。

Description

一种采用CSD工艺制备肖特基二极管P+型扩散保护环的方法
技术领域
本发明涉及半导体功率器件制造领域,特别是涉及一种肖特基整流二极管的扩散保护环的制造方法。
背景技术
随着现代功率控制电路对节能的要求的不断提高,电路中整流作用的功率整流二极管的开关性能的要求也不断提高,肖特基势垒二极管(Schottky Barrier Diodes)在低压电路中广泛使用。肖特基势垒二极管是利用金属与半导体势垒接触进行工作的一种多数载流子器件。这种二极管与普通的P-N结构型二极管相比,具有具有低正向压降、高开关速度等特点。
当前常见的肖特基结构如图1所示,其中,图中标识数字:1为硅衬底,2为N型外延层,3为贵金属层,4为保护环,5为氧化层,6为上电极,7为下电极。因为N型半导体中存在着大量的电子,贵金属层中仅有极少量的自由电子,所以电子便从浓度高的N型外延层2中向浓度低的贵金属层3中扩散。显然,贵金属层3中没有空穴,也就不存在空穴自贵金属层3向N型外延层2的扩散运动。随着电子不断从N型外延层2扩散到贵金属层3,N型外延层2的表面电子浓度表面逐渐降低,表面电中性被破坏,于是就形成势垒,其电场方向为贵金属层3至N型外延层2。但在该电场作用之下,贵金属层3中的电子也会产生从贵金属层3向N型外延层2的漂移运动,从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后,电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡,便形成了肖特基势垒。
典型的肖特基二极管生产制造流程为:在带有外延层的原硅片上生长一层一定厚度的氧化层,光刻和腐蚀工艺形成保护环的沟槽,通过注入B(硼)离子,并退火形成P+保护环,再次光刻和腐蚀形成势垒窗口,通过溅射或者蒸发势垒金属,加热合金形成势垒接触,通过腐蚀去掉不需要的势垒金属,溅射或者蒸发金属电极层,并通过光刻和化学腐蚀去除不需要的金属,合金后形成正面金属电极,最后通过溅射或者蒸发形成背面电极,形成肖特基的基本结构。
其中关键的一步有保护环的掺杂制备,在肖特基二极管中P+保护环的主要作用是,增加边缘耗尽层的曲率半径,防止当电压增加时,边缘区域金属电极与半导体之间存在的边缘电场急剧增加导致边缘击穿,提升器件的击穿电压。当前肖特基二极管芯片制造流程中,主要是采用离子注入B(硼)离子的方式掺杂,形成所需的P+保护环。离子注入工艺掺杂可以减小产品制程的步骤,且退火后掺杂浓度均一性高;然而离子注入工艺同时存在缺点:
1、设备上:设备成本昂贵,同时维护频繁和维护时间长,以及设备产能低等原因导致产品成本居高不下,并容易导致产能瓶颈,造成制品的滞留和积压;
2、在工艺上:离子注入对晶圆造成晶格损失,以及较难实现较深或较浅的掺杂要求。
如何解决替代离子注入工艺方法的缺陷,降低生产成本及提高产品品质及寿命是我们目前需解决的技术难题。
发明内容
本发明所要解决的技术问题是在满足肖特基二极管芯片电参数、一致性、可靠性等条件下,使用液态源旋转涂覆扩散掺杂工艺(CSD工艺)实现P型扩散环结构的实现。利用液态源旋转涂覆扩散掺杂工艺(简称CSD工艺)制备肖特基二极管芯片P型扩散层的工艺,此掺杂工艺成本低,产量高,并能达到离子注入掺杂工艺同样的表面浓度和结深,而且使用此CSD工艺与离子注入工艺生产的肖特基二极管晶圆,在电参数、良率基本一致、工艺重复性等方面与常规离子注入工艺一致;同时使用CSD工艺时,其产品所涉及的前后工艺流程保持不变。常规离子注入工艺形成保护环结构,需要采用大束流注入机,注入机的设备购置成本高,设备维护复杂,维修人员要求高,配件消耗大;而采用此CSD工艺可以实现工艺低成本、高可靠性。
为解决上述技术问题,本发明提供的技术方案是一种一种采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,其步骤包括:1旋涂:在通过刻蚀制作好保护环P+沟槽后的晶圆上,使用旋转涂覆法使晶圆上覆盖一层带有硼掺杂剂的B30液态源,并烘干,烘干后涂覆厚度在3000~6000埃;2预扩散:在氮气气氛的高温炉中进行预扩散,预扩散温度900~1100摄氏度,预扩散时间30~120分钟;
3清洗:氢氟酸溶液清洗5~10分钟,将晶圆表面的氧化层和残余有机物漂净;
4再扩散:在氮气气氛的900~1100摄氏度的高温炉中,加热30~120分钟进行进一步推进;然后降温至700~900摄氏度,在氧气和氢气氛围下进行湿氧反应150~200分钟,在P+保护环沟槽的晶圆表面形成氧化层。
通过CSD工艺对刻蚀制作好的保护环P+沟槽进行P型杂质扩散制作P+扩散保护环,通过旋转涂覆,在晶圆表面均匀涂布一定厚度的含有掺杂杂质的含有B2O3的B30B掺杂的液态源(为北京化学试剂研究所生产),通过控制厚度,保证掺杂杂质浓度。通过预扩散,消除液态源中有机物质使其全部挥发,同时,使液态源中的掺杂杂质离子向制作好的保护环P+沟槽处的晶圆表面进行扩散,在该表面处形成一定浓度的掺杂杂质扩散层。通过清洗,清洗掉预扩散后在晶圆表面形成的氧化层及表面的残余有机物。通过再扩散,使预扩散的一定浓度的掺杂杂质扩散层进一步由晶圆表面向N型外延层内部进行横向纵向扩散,从而形成一定浓度的P型掺杂杂质的P+型扩散保护环。同时通过湿氧反应,在位于保护环P+沟槽处的晶圆表面形成二氧化硅氧化层。通过CSD工艺制备好扩散保护层的晶圆可继续按照离子注入工艺制作好扩散保护层后的相同的常规加工工艺进行下一步的二极管制备作业。扩散气氛包括氮气、氧气、氢气,在硼原子分布阶段主要以氮气气氛为主,可辅助有少量的氧气;在氧化阶段主要以氧气、氢气气氛为主。
旋转涂覆步骤中,包括如下步骤:前烘,在50~150摄氏度下对晶圆烘干30~200秒;降温至常温,使晶圆在2000~5000r/min旋转速度下匀速旋转5~60秒,滴加带有B30硼掺杂剂的液态源至晶圆表面;降低旋转速度至1000~2000r/min,保持5~60秒后,减速停止;后烘:在40~150摄氏度下烘干晶圆50~150秒。控制旋转涂覆的转速以及匀速保持时间,可使液态源更均匀涂布在晶圆表面上。
预扩散步骤中,氮气气氛中辅助小流量氧气,其中,氮气流量5~10SLM,氧气流量0.1~0.5SLM。
清洗步骤中,氢氟酸溶液浓度为氢氟酸与水体积比1:50~1:100。
清洗步骤中,使用氢氟酸溶液清洗后,依次使用SC3处理溶液浸泡5-10分钟、然后冲水10分钟,接着在SC1处理溶液中中浸泡5-10分钟,然后再冲水10分钟甩干。SC3处理溶液为H2SO4(硫酸):H2O2(双氧水)按照3:1的比例配制;SC1处理溶液为NH4OH(氨水):H2O2(双氧水):H2O(水)按照1:2:7的比例配制。通过氢氟酸及系列处理溶液的清洗处理,可以有效去除晶圆上的氧化层及残余有机物质。
再扩散步骤中,氧气流量为3~7SLM,氢气流量为5~10SLM。
典型的肖特基二极管P+保护环制造流程为,在已经制备好的保护环沟槽上直接使用离子注入设备注入B离子,并通过热退火来消除离子注入带来的表面损失层,并使B离子形成一定的浓度分布,同时在其表面生长一层氧化层,然而由于离子注入的带来晶格损伤以及设备维护成本高,周期长,产能低等缺陷,本发明选用了CSD工艺,来解决上述技术问题,在保持性能参数一致的情况下,提高生产效率,降低生产成本的同时也提高了产品品质。
本发明的核心优势在于:
1、CSD工艺可以在产能提高的同时实现肖特基产品所需的掺杂要求,而且可以通过调节再扩散的工艺来优化保护环杂质浓度分布,使其满足对于保护浓度分布的不同需求;也可以避免离子注入时,离子束流对于晶圆晶格造成的损伤冲击;
2、CSD设备成本低,产能高,因此利用CSD工艺生产,具备有绝对优势。
附图说明
图1,肖特基二极管的结构示意图。
图2,刻蚀好保护层P+沟槽的晶圆结构示意图。
图3,旋转涂覆好液态源的晶圆结构示意图。
图4,预扩散及清洗后晶圆结构示意图。
图5,再扩散及氧化后的晶圆结构示意图。
图6,CSD工艺制作的肖特基二极管的B原子浓度分布曲线图。
图7,离子注入工艺制作的肖特基二极管的B原子浓度分布曲线图。
具体实施方式
本发明采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,主要包括1旋涂:在制作好保护环P+沟槽后的晶圆上,使用旋转涂覆法使晶圆上覆盖一层带有硼掺杂剂的B30液态源(北京化学试剂研究所生产),并烘干,烘干后涂覆厚度在3000~6000埃;2预扩散:在氮气气氛的高温炉中进行预扩散,预扩散温度900~1100摄氏度,预扩散时间30~120分钟;3清洗:氢氟酸溶液清洗5~10分钟,将晶圆表面的氧化层和残余有机物漂净;
4再扩散:在氮气气氛的900~1100摄氏度的高温炉中,加热30~120分钟进行进一步推进;然后降温至700~900摄氏度,在氧气和氢气氛围下进行湿氧反应150~200分钟,在P+保护环沟槽的晶圆表面形成氧化层。
结合图示,针对每个步骤进行举例具体说明。
首先,晶圆包括硅衬底1及在硅衬底上形成的N型外延层2。在本发明中所指的晶圆表面即为N型外延层表面。
旋涂,在旋转涂覆前,首先通过光刻在晶圆表面制作保护环P+沟槽81,制作好的保护环P+沟槽的晶圆的N外延层2表面附着有一层光刻胶8,对晶圆其他不需扩散的地方进行保护。前期烘干,去除晶圆表面水分,以便液态源与晶圆表面更好的结合。在120摄氏度下对晶圆烘干60秒。降温至常温,使用涂源机,在3000r/min旋转速度下匀速旋转30秒,滴加带有B30液态源至晶圆表面;降低旋转速度至1500r/min,保持30秒后,减速停止;后烘:在120摄氏度下烘干晶圆50秒。控制旋转涂覆的转速以及匀速保持时间,可使液态源9更均匀涂布在晶圆表面上,并填满保护环P+沟槽。烘干温度可在50~150摄氏度范围内根据需要选择,烘干时间可在30~120秒范围根据需要选择。烘干温度低时烘干时间可以加长,温度高时,烘干时间需缩短。旋转涂覆时的滴加匀速旋转速度可选择2000r/min-5000r/min,降速后保持的匀速旋转速度可控制在1000r/min-2000r/min,匀速保持时间均为5~60秒。在晶圆表面涂覆好液态源后,需对晶圆表面的液态源进行后烘干。后烘干温度为90摄氏度,烘干时间为80秒。通常根据晶圆尺寸大小以及液态源涂覆厚度的实际需要,后烘干温度可在40~150摄氏度,烘干时间50~150秒范围内进行选择。
预扩散,在高温炉中进行,高温炉即扩散炉,向高温炉中充入氮气使预扩散在氮气气氛下进行,氮气进气流量控制在8SLM(升/每分钟)左右,同时辅助小流量氧气,氧气进气流量为0.3SLM。预热高温炉至600摄氏度时,将晶圆进舟至高温炉中,在60分钟左右将预扩散温度升至1000摄氏度,预扩散时间50分钟。然后降温至600摄氏度,退舟取出晶圆。预扩散的目的使附着在晶圆表面的液态源中的有机物挥发,同时,液态源中的含有硼离子的掺杂杂质在高温作用下,向N型外延层表面内扩散,在晶圆表面内形成一定浓度的初步的P+扩散保护环。通常根据需要,预扩散温度可以在900~1100摄氏度的条件下,预扩散30~120分钟。在900~1100摄氏度之间,液态源中的有机物可以很好的挥发,同时,液态源中的掺杂杂质向晶圆表面的扩散速度也最优。预扩散时间不能低于30分钟,否则,有机物无法有效挥发,扩散也不能达到预期浓度及结深,在120分钟内,可以有效控制预扩散的浓度及结深。预扩散的气氛以氮气为主,氮气流量通常控制在5~10SLM之间,同时可辅助以一定配比的氧气,氧气流量一般控制在0.1~0.5SLM之间,提高预扩散效果。
清洗,将经过预扩散的晶圆放在按照1:50~1:100体积比配比的氢氟酸溶液中浸泡清洗5~10分钟,去除预扩散后晶圆上形成的氧化层及残余有机物。为了清洗效果更好,在酸洗后,可以依次使用SC3处理溶液和SC1处理溶液进一步浸泡清洗。SC3处理溶液为H2SO4(硫酸):H2O2(双氧水)按照3:1的比例配制,在SC3处理溶液中浸泡5~10分钟,然后冲水10分钟;SC1处理溶液为NH4OH(氨水):H2O2(双氧水):H2O(水)按照1:2:7的比例配制,经SC3处理溶液浸泡冲洗的晶圆在SC1处理溶液中浸泡5~10分钟,然后冲水10分钟。通过酸洗及系列溶液清洗,可以有效去除预扩散后晶圆表面生成的氧化层以及残余的有机物。预扩散及清洗后的晶圆参看图4,在晶圆N型外延层表面形成了初步的P+扩散保护环4。
再扩散,在高温炉中充入氮气,氮气流量为8SLM,同时辅助以小流量氧气,小流量氧气流量为1SLM,将高温炉预热至600摄氏度,晶圆进舟至高温炉中,逐渐升温至1100摄氏度温度下进行再次推进扩散,扩散时间120分钟,使扩散保护环的结深及浓度达到所需的扩散要求。通常根据不同的要求,再扩散温度控制在900~1100摄氏度之间,扩散时间控制在30~120分钟之间。再扩散时的氮气进气流量控制在5~10SLM,小流量氧气进气量控制在0.8~1.2SLM之间。根据晶圆尺寸、再扩散所要求的结深及浓度,选择合适的再扩散温度、时间以及进气流量。再扩散结束后,降温至900摄氏度,根据实际需要,高温氧化时降温幅度范围可控制在700~900摄氏度之间,在高温炉中依次通入氧气和氢气,反应180分钟。在高温下,部分氧气和氢气合成为水,形成水汽,剩余氧气在生成的水汽环境下进行与晶圆表面的硅发生氧化反应,生成二氧化硅氧化层。氧气进气流量为5SLM,氢气进气流量为6SLM。通常,氧气进气量控制在3~7SLM,氢气进气量控制在5~10SLM,反应时间控制在150~200分钟,根据需要,进行适当选择。在高温氧气氢气气氛下的湿氧反应结束后,在氮气气氛下降温至600摄氏度,出舟取出晶圆。参看图5,反应结束后的晶圆结构,在预扩散中形成的初步的P+扩散保护层进一步推进扩散,结深加深及浓度分布范围扩大,达到要求的P+扩散保护层。同时,在再扩散后,在P+扩散保护环上方的晶圆表面生成一层二氧化硅氧化层。再扩散后的晶圆,可以根据常规生产工艺,进行后续工艺加工,最终形成肖特基二极管。
通过CSD液态源旋涂工艺制作的晶圆与通过离子注入工艺制作的晶圆进行电性能参数比较,具体试验数据如下。
比较例1
以在晶圆上注入2E15剂量为例,经过一定温度退火后,其方阻要求为76±5Ω/□。而在晶圆上涂覆液态源,通过预扩散,再扩散的方式,其方阻数据参看表1。同时两种工艺浓度分布曲线参看图6、图7,由表1及图示所示,CSD工艺曲线与离子注入工艺的曲线接近。因此可以看出CSD液态源旋涂工艺同样可以达到离子注入工艺的目标要求;
表一:CSD工艺制作的晶圆上方阻数据。
比较例2
采用两种不同工艺,CSD工艺及离子注入工艺,对比两种工艺生产的某型号肖特基产品数据如表2,两种工艺结果对比显示其良率、电参数基本一致,同时经过大批量验证后数据也基本一致,说明CSD工艺完全可以适合量产运用,具有很强的实用性;
表二:CSD工艺及离子注入工艺的生产的产品数据对比。
通过比较例1和比较例2,以及工艺浓度曲线分布可知,目前使用的离子注入工艺生产的产品的各项性能参数,使用CSD工艺后,可以达到同等性能参数。在保持了性能参数的同时,CSD工艺生产的设备成本低廉,产能高优势得到了充分体现。由此可知,使用CSD工艺,可以大幅度降低生产成本,提高生产产能的同时,也避免了离子注入对晶圆的晶格造成的损伤。

Claims (7)

1.一种采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,其特征在于步骤包括:1旋转涂覆:在通过刻蚀制作好保护环P+沟槽后的晶圆上,使用旋转涂覆法使晶圆上覆盖一层带有硼掺杂剂的B30液态源,并烘干,烘干后涂覆厚度在3000~6000埃;2预扩散:在氮气气氛的高温炉中进行预扩散,预扩散温度900~1100摄氏度,预扩散时间30~120分钟;
3清洗:氢氟酸溶液清洗5~10分钟,将晶圆表面的氧化层和残余有机物漂净;
4再扩散:在氮气气氛的900~1100摄氏度的高温炉中,加热30~120分钟进行进一步推进;然后降温至700~900摄氏度,在氧气和氢气氛围下进行湿氧反应150~200分钟,在P+保护环沟槽的晶圆表面形成氧化层。
2.根据权利要求1所述的采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,其特征在于旋转涂覆步骤中,包括如下步骤:前烘,在50~150摄氏度下对晶圆烘干30~200秒;降温至常温,使晶圆在2000~5000r/min旋转速度下匀速旋转5~60秒,滴加带有B30硼掺杂剂的液态源至晶圆表面;降低旋转速度至1000~2000r/min,保持5~60秒后,减速停止;后烘:在40~150摄氏度下烘干晶圆50~150秒。
3.根据权利要求1所述的采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,其特征在于预扩散步骤中,氮气气氛中辅助小流量氧气,其中,氮气流量5~10SLM,氧气流量0.1~0.5SLM。
4.根据权利要求1所述的采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,其特征在于清洗步骤中,氢氟酸溶液浓度为氢氟酸与水体积比1:50~1:100。
5.根据权利要求4所述的采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,其特征在于清洗步骤中,使用氢氟酸溶液清洗后,依次使用SC3处理溶液浸泡5-10分钟、然后冲水10分钟,接着在SC1处理溶液中中浸泡5-10分钟,然后再冲水10分钟甩干。
6.SC3处理溶液为H2SO4:H2O2按照3:1的比例配制;SC1处理溶液为NH4OH:H2O2:H2O按照1:2:7的比例配制。
7.根据权利要求1所述的采用CSD工艺制备肖特基二极管P+型扩散保护环的方法,其特征在于再扩散步骤中,氧气流量为3~7SLM,氢气流量为5~10SLM。
CN201410797250.2A 2014-12-19 2014-12-19 一种采用csd工艺制备肖特基二极管p+型扩散保护环的方法 Pending CN104505345A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410797250.2A CN104505345A (zh) 2014-12-19 2014-12-19 一种采用csd工艺制备肖特基二极管p+型扩散保护环的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410797250.2A CN104505345A (zh) 2014-12-19 2014-12-19 一种采用csd工艺制备肖特基二极管p+型扩散保护环的方法

Publications (1)

Publication Number Publication Date
CN104505345A true CN104505345A (zh) 2015-04-08

Family

ID=52947083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410797250.2A Pending CN104505345A (zh) 2014-12-19 2014-12-19 一种采用csd工艺制备肖特基二极管p+型扩散保护环的方法

Country Status (1)

Country Link
CN (1) CN104505345A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309855A (zh) * 2019-07-26 2021-02-02 株洲中车时代半导体有限公司 一种快恢复二极管的制造方法
CN114068758A (zh) * 2020-07-30 2022-02-18 一道新能源科技(衢州)有限公司 一种硼扩散处理控制方法、装置和炉管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201126822Y (zh) * 2007-10-24 2008-10-01 天津市立正科技发展有限公司 肖特基二极管
CN102254801A (zh) * 2011-08-06 2011-11-23 深圳市稳先微电子有限公司 一种精确控制半导体器件掺杂区掺杂浓度的方法
CN102592975A (zh) * 2012-03-19 2012-07-18 上海先进半导体制造股份有限公司 降低p型涂敷源工艺的p/n结电容和漏电的方法
CN103594375A (zh) * 2013-10-22 2014-02-19 溧阳市东大技术转移中心有限公司 一种mos器件的掺杂方法
CN103681885A (zh) * 2013-12-18 2014-03-26 济南市半导体元件实验所 肖特基二极管芯片、器件及芯片复合势垒的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201126822Y (zh) * 2007-10-24 2008-10-01 天津市立正科技发展有限公司 肖特基二极管
CN102254801A (zh) * 2011-08-06 2011-11-23 深圳市稳先微电子有限公司 一种精确控制半导体器件掺杂区掺杂浓度的方法
CN102592975A (zh) * 2012-03-19 2012-07-18 上海先进半导体制造股份有限公司 降低p型涂敷源工艺的p/n结电容和漏电的方法
CN103594375A (zh) * 2013-10-22 2014-02-19 溧阳市东大技术转移中心有限公司 一种mos器件的掺杂方法
CN103681885A (zh) * 2013-12-18 2014-03-26 济南市半导体元件实验所 肖特基二极管芯片、器件及芯片复合势垒的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309855A (zh) * 2019-07-26 2021-02-02 株洲中车时代半导体有限公司 一种快恢复二极管的制造方法
CN114068758A (zh) * 2020-07-30 2022-02-18 一道新能源科技(衢州)有限公司 一种硼扩散处理控制方法、装置和炉管

Similar Documents

Publication Publication Date Title
JP2019091919A (ja) トンネル誘電体層を伴う太陽電池の製造方法
US20100136768A1 (en) Method for simultaneous doping and oxidizing semiconductor substrates and the use thereof
KR101272818B1 (ko) 기판 처리 방법, 기판 및 상기 방법을 수행하기 위한 처리 장치
CN105609408B (zh) 半导体器件的形成方法
CN104404626B (zh) 物理冶金多晶硅太阳能电池的磷扩散方法
KR102562226B1 (ko) 원자 층 제어를 사용한 막의 등방성 에칭
CN104766906B (zh) 晶体硅太阳能电池的扩散工艺
JP6440853B2 (ja) 太陽電池の製造方法
Schiele et al. Etch-back of p+ structures for selective boron emitters in n-type c-Si solar cells
CN104505345A (zh) 一种采用csd工艺制备肖特基二极管p+型扩散保护环的方法
WO2011083719A1 (ja) シリコンウェーハ表層部のエッチング方法およびエッチング装置、ならびにシリコンウェーハの金属汚染分析方法
CN104701425A (zh) 晶体硅太阳能电池的扩散后处理工艺
CN102881767B (zh) 一种用于太阳能电池的链式扩散工艺
CN109671620B (zh) 半导体器件制备过程中的杂质扩散工艺
CN103094410B (zh) 一种用于太阳能电池硅片的磷扩散控制方法
CN116409747A (zh) 一种基于非等离子体实现金刚石可控刻蚀的方法
CN103700591B (zh) 采用烧结工艺制造高压大功率晶闸管的方法
CN107641837B (zh) 一种恢复ntd区熔单晶硅真实电阻率的退火方法
CN105200525A (zh) 电池扩散后处理工艺
CN106611700B (zh) 一种碳化硅表面氧化膜的制备方法
CN114068758A (zh) 一种硼扩散处理控制方法、装置和炉管
CN109841516B (zh) 一种用于igbt产品的磷扩散方法
CN105990133A (zh) 防止高温工艺制程中掺杂晶圆掺杂物扩散的方法
EP3370267B1 (en) Method of manufacturing oxidation layer for solar cell
CN103227106A (zh) 在半导体硅片上淀积与掺杂Pt的工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150408