CN104484583B - 一种限定有效期的ip核的保护方法 - Google Patents

一种限定有效期的ip核的保护方法 Download PDF

Info

Publication number
CN104484583B
CN104484583B CN201410776038.8A CN201410776038A CN104484583B CN 104484583 B CN104484583 B CN 104484583B CN 201410776038 A CN201410776038 A CN 201410776038A CN 104484583 B CN104484583 B CN 104484583B
Authority
CN
China
Prior art keywords
state
state machine
kernel
counter
fsm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410776038.8A
Other languages
English (en)
Other versions
CN104484583A (zh
Inventor
赵毅强
杨松
刘沈丰
何家骥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201410776038.8A priority Critical patent/CN104484583B/zh
Publication of CN104484583A publication Critical patent/CN104484583A/zh
Application granted granted Critical
Publication of CN104484583B publication Critical patent/CN104484583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2137—Time limited access, e.g. to a computer or data

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种限定有效期的IP核的保护方法，通过在IP核多个状态机的冗余状态中植入计数器，利用IP核电路中低翻转概率节点作为冗余状态的触发条件。多个计数器采用分级设计，前一级计数器计满溢出时为后一级计数器提供进位，最后一级计数器计满时为IP核电路发送控制信号，使IP核无法继续使用。在实际使用中，通过改变植入状态机中计数器的位数并合理选择状态机的数量，能够使IP核电路在预设时间范围内发生功能故障，达到限制IP核使用的目的，可以有效保护IP核。本发明能在节约IP核电路面积的基础上利用原始IP核电路中的结构有效延长IP核电路的使用时间，不仅具有很好的隐蔽性，同时具有很强的灵活性。

Description

一种限定有效期的IP核的保护方法
技术领域
本发明设计一种IP核的保护方法，尤其涉及一种限定有效期的IP核的保护方法。
背景技术
随着集成电路的规模越来越大，芯片的集成度越来越高，SOC(系统级芯片)的应用也越来越广泛。但是对于大型电路来说，无论是从设计费用、设计周期还是可靠性来说，传统的方法都已不能满足需求。而IP核复用技术的出现有效地解决了这些问题，设计好的IP模块可以被直接使用。IP核的出现，大大提高了大规模IC设计的效率，极大地促进了集成电路设计业的发展，这使得IP核迅速发展，成为集成电路产业中增长最快的部分。但是伴随着IP核的推广和使用，也出现了一系列亟须解决的问题。在IP核交付用户使用时，很容易被侵权，引起一系列纠纷。因此，IP核使用的最大障碍之一是IP的知识产权保护，即如何有效地建立起IP核的保护体系。
我国的集成电路设计业，特别是SOC产业的发展离不开IP核产业的支撑。在国际IP核交易中，如果对IP核的保护不够，将会使我国的利益遭受重大损失。考虑到国家经济利益，不仅要开发具有自主知识产权并且性能优良的IP核，更加重要的是如何保护IP核，达到保持技术领先性和有效地阻止国外组织对我国知识产权攻击的目的，在国际竞争中的地位也就会更加有利。因此对于IP核的保护亟须解决。
目前可应用于IP核的保护技术主要有两种：一、数字水印技术，即在IP核中插入一个很难移除的数字标记。当IP核被非法使用时，数字水印可以表明版权归属。但是并不影响IP核被非法使用时的功能,是一种被动的保护技术。二、加密保护技术,即在IP核中采用加密保护技术后，只有通过特定平台才能使用IP核的功能。采用这种方法不能测试IP集成在芯片中的功耗等信息以及与芯片中其它模块的兼容性，对IP核的使用受到限制，具有一定局限性。
发明内容
针对上述现有技术，本发明提供一种限定有效期的IP核的保护方法，通过在IP核多个状态机的冗余状态中植入计数器结构，利用IP核电路中低翻转概率节点作为冗余状态的触发条件，多个计数器采用分级设计，当最后一级计数器计满溢出时使IP核电路功能出现故障或者使用受限，IP核无法继续使用。
为解决上述技术问题，本发明一种限定有效期的IP核的保护方法予以实现的技术方案是，该保护方法是：选取IP核电路中的N个状态机，将N个M位计数器植入到所述N个状态机的冗余状态中；选取IP核电路中的N个低翻转概率节点作为冗余状态的触发条件，当所述N个低翻转概率节点翻转到指定值时，即为满足状态转移条件，此时，触发各自状态机跳转到相应的状态机冗余状态中，进而触发植入IP核中的N个状态机的冗余状态中的计数器的计数功能；若不满足状态转移条件，状态机则返回初始状态；将N个M位计数器植入到所述N个状态机的冗余状态中采用分级结构，具体步骤是：第一级计数器的计数功能由本级状态机控制，状态机满足转移条件达到冗余状态时触发第一级计数器加1，计满溢出时，将溢出位送给后一级计数器；后一级计数器由前一级计数器及本级状态机共同控制，当满足状态转移条件、并且前一级计数器溢出位为1时，触发本级计数器的加1操作；当第N级计数器计满溢出时，发送控制信号使IP核电路功能出现故障或使用受限，从而使IP核受到保护。
与现有技术相比，本发明的有益效果是：
本发明提出了一种有效的IP核保护方法，在IP核交付用户试用时，既能保证IP核功能的完整性，使用户能够将IP核集成在IP核电路中进行完整的功能、性能、兼容性等测试，又能为IP核限定一段使用有效期，一旦超过使用有效期，IP核功能失效，从而实现IP核的版权保护。采用将分级的计数器结构植入状态机冗余状态的方法，能够在尽可能缩短计数器位数、减小IP核电路面积的基础上延长计数器溢出的时间，使这种计数结构具有较好的隐蔽性，通过调整所选取状态机数量N及计数器位数M能够达到预设的有效使用时间。
附图说明
图1是利用IP核电路中低翻转概率节点作为冗余状态触发条件的状态机结构示意图；
图2是本发明中多级计数器的结构框图；
图3是本发明中植入计数器的第一级状态机的结构示意图；
图4是本发明中植入计数器的第N级状态机的结构示意图。
具体实施方式
下面结合具体实施方式对本发明作进一步详细地描述。
在硬件电路中实现计时功能通常采用计数器实现，在IP核电路的每个时钟周期都会触发计数器的一次加1操作。一个n位的计数器由n个寄存器构成，当寄存器记到全1时，溢出位置1，其余位清0。计数器计满溢出一次的时间为：
T＝2n·Tclk (1)
在一些高频时钟IP核电路中，要实现较长的计数周期，需要增加计数器位数，例如当时钟频率为100MHz，即周期为10ns时，要使IP核电路能够连续工作1天，根据公式(1)，计数器的位数约为43位。若直接采用这种计数器结构，不仅会大大增加IP核电路的面积开销，而且容易被发现和移除，不能起到保护IP核电路的功能。因此，本发明提出的一种限定有效期的IP核的保护方法，选取IP核电路中的N个状态机，将N个M位计数器植入到所述N个状态机的冗余状态中；选取IP核电路中的N个低翻转概率节点作为冗余状态的触发条件，当所述N个低翻转概率节点翻转到指定值时，即为满足状态转移条件，此时，触发各自状态机跳转到相应的状态机冗余状态中，进而触发植入IP核中的N个状态机的冗余状态中的计数器的计数功能；若不满足状态转移条件，状态机则返回初始状态。将N个M位计数器植入到所述N个状态机的冗余状态中采用分级结构，即：第一级计数器的计数功能由本级状态机控制，状态机满足转移条件达到冗余状态时触发第一级计数器加1，计满溢出时，将溢出位送给后一级计数器；后一级计数器由前一级计数器及本级状态机共同控制，当满足状态转移条件、并且前一级计数器溢出位为1时，触发本级计数器的加1操作；当第N级计数器计满溢出时，发送控制信号使IP核电路功能出现故障或使用受限，从而使IP核受到保护。
本发明通过修改计数器加1的触发条件，充分利用IP核电路中的状态机及其冗余状态，并通过引入IP核电路中的低翻转概率节点作为状态转移条件，大大降低了计数器加1的概率，进而有效延长了IP核电路的使用时间。
如图1所示，是利用IP核电路中低翻转概率节点作为冗余状态触发条件的状态机结构示意图，其中从S0到Sn是IP核电路在正常工作时状态机的n+1个状态，Sn+1是状态机的一个冗余状态，在正常工作时，这个状态是闲置的。因此，将计数器植入这个闲置的状态，并选取IP核电路中某个低翻转概率节点P，作为这个状态的转移条件。那么，当IP核电路正常工作，该状态机运行到Sn状态时，会判断节点P是否满足为冗余状态Sn+1的转移条件所设定的值，条件满足时，状态机由Sn状态跳转到Sn+1状态，不满足时则返回S0状态。由于冗余状态的转移条件P选取的是IP核电路中的低翻转概率节点，因此，要达到状态机的冗余状态需要一段较长的时间。
如图2所示，本发明一种限定有效期的IP核的保护方法提出一种将计数器植入IP核电路状态机中的方法，FSM1到FSMN这N个状态机之间采用分级结构，P1到PN这N个低翻转概率节点分别对应每个状态机冗余状态的转移条件。对于FSM1，当满足条件P1，状态机跳转到冗余状态时，计数器进行一次加1操作，当计数器计满时，溢出位置1，并将溢出值C1ov发送给下一级状态机FSM2。对于FSM2到FSMN，当满足状态转移条件Pi，并且前一级状态机发送的溢出值为1时，触发本级状态机中计数器的加1操作。当最后一级状态机FSMN的计数器计满溢出时，将溢出位接入原始IP核电路中某个部位，修改IP核电路的运行结果，使IP核电路不能正常工作。
如图3所示，是图2中第一级状态机FSM1中计数器的具体植入方法。图中S0到Sn是FSM1的n个正常工作状态，Sn+1是冗余状态，Sn+1的状态转移条件P1是IP核电路中选取的一个低翻转概率的节点，将M位计数器Counter1植入Sn+1中，C0到Cn-1是计数器的M位计数位，C1ov是计数器的溢出位，当计数器的M位计数位全部计满，计数器再进行加1操作时，溢出位C1ov＝置1，其余位清0，开始重新计数。将溢出位C1ov接入下一级状态机FSM2。
如图4所示，是第N(N>1)级状态机FSMN的内部结构示意图，与植入第一级状态机FSM1中的计数器不同，当状态机满足状态转移条件PN从正常工作状态Sm跳转到Sm+1时，计数器并不立即执行计数加1操作，而是判断上一级状态机FSMN-1发送过来的CN-1ov位的值，如果该值为1，则执行计数，否则返回S0状态。
对采用计数器分级结构的IP核电路能够正常工作的时间进行理论计算，假设IP核电路的一个工作周期为T0，P1到PN这N个节点在IP核电路一个工作周期内的翻转概率分别为p1，p2,…,pN，植入这N个状态机中的计数器位数都为M。
对于状态机FSM1中的计数器，每计满一次使溢出位C1ov置1的时间为
对于状态机FSMN中的计数器，每计满一次使溢出位C1ov置1的时间为
将式(3)与式(1)相比，若采用分级计数器的总位数M+N与采用单个计数器的位数n相等，IP核电路的一个工作周期T0远远大于IP核电路的一个时钟周期Tclk且计数器的触发还取决于冗余状态的转移条件Pi是否满足，因此节点的翻转概率pi也需要考虑在内。因此，分级的计数器中最后一级计数器的溢出位置1所需的时间在计数器位数相同的情况下要远远大于采用单个计数器所需的时间。在实际使用中，根据具体需要，改变植入状态机中计数器的位数并合理选择状态机的数量能够使IP核电路在预设时间范围内发生功能故障，达到限制IP核使用的目的，可以有效保护IP核的版权。
通过这种将计数器按位分组并植入多个状态机的方法，能够保证在节约IP核电路面积的基础上利用原始IP核电路中的结构有效延长IP核电路的使用时间，这种结构不仅具有很好的隐蔽性，而且由于计数器位数，状态机的数量，节点的选择都是可调的，因此也具有很强的灵活性。
在实际使用中，根据具体需要，通过改变植入状态机中计数器的位数和状态机的数量，有效控制时间范围，能够使IP核电路在预设时间范围内发生功能故障，达到限制IP核使用的目的，可以有效保护IP核的版权。通过这种将计数器按位分组并植入多个状态机的方法，能够保证在节约IP核电路面积的基础上利用原始IP核电路中的结构有效延长IP核电路的使用时间，这种结构不仅具有很好的隐蔽性，而且由于计数器位数，状态机的数量，节点的选择都是可调的，因此也具有很强的灵活性。
尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以作出很多变形，这些均属于本发明的保护之内。

Claims (2)

1.一种限定有效期的IP核的保护方法，步骤如下：
选取IP核电路中的N个状态机，将N个M位计数器植入到所述N个状态机的冗余状态中；选取IP核电路中的N个低翻转概率节点作为冗余状态的触发条件，当所述N个低翻转概率节点翻转到指定值时，即为满足状态转移条件，此时，触发各自状态机跳转到相应的状态机冗余状态中，进而触发植入IP核中的N个状态机的冗余状态中的计数器的计数功能；若不满足状态转移条件，状态机则返回初始状态；
将N个M位计数器植入到所述N个状态机的冗余状态中采用分级结构，具体步骤是：第一级计数器的计数功能由本级状态机控制，状态机满足转移条件达到冗余状态时触发第一级计数器加1，计满溢出时，将溢出位送给后一级计数器；后一级计数器由前一级计数器及本级状态机共同控制，当满足状态转移条件、并且前一级计数器溢出位为1时，触发本级计数器的加1操作；当第N级计数器计满溢出时，发送控制信号使IP核电路功能出现故障或使用受限，从而使IP核受到保护；
IP核电路中某个状态机的S0到Sn状态是IP核电路在正常工作时的n+1个状态，Sn+1是状态机的一个冗余状态，在正常工作时，该n+1状态是闲置的；将计数器植入这个闲置的n+1状态，并选取IP核电路中某个低翻转概率节点P，作为n+1状态的转移条件；当IP核电路正常工作，该状态机运行到Sn状态时，判断节点P是否满足冗余状态Sn+1的转移条件所设定的值，条件满足时，状态机由Sn状态跳转到Sn+1状态，条件不满足时则返回S0状态；
其特征在于：
将计数器植入IP核电路中从FSM1到FSMN这N个状态机中，在FSM1到FSMN这N个状态机之间采用分级结构，P1到PN这N个低翻转概率节点分别对应每个状态机冗余状态的转移条件；对于状态机FSM1，当满足条件P1，状态机FSM1跳转到冗余状态时，计数器进行一次加1操作，当计数器计满时，溢出位置1，并将溢出值C1ov发送给下一级状态机FSM2；从状态机FSM2到状态机FSMN，当满足状态转移条件Pi，并且前一级状态机发送的溢出值为1时，触发本级状态机中计数器的加1操作；对于最后一级状态机FSMN，执行计数功能并计满溢出时，当最后一级状态机的计数器计满溢出时，将溢出位通过与非门接入原始IP核电路中任意信号位置，改变原始信号逻辑状态，修改原始IP核电路的运行结果，使IP核电路不能正常工作。
2.根据权利要求1所述一种限定有效期的IP核的保护方法，其特征在于：
在第一级状态机FSM1中，将M位计数器Counter1植入其冗余状态Sn+1中，C0到Cn-1是计数器的M位计数位，C1ov是计数器的溢出位，当计数器的M位计数位全部计满，计数器再进行加1操作时，溢出位C1ov＝置1，其余位清0，开始重新计数；将溢出位C1ov接入下一级状态机FSM2；在第N级状态机FSMN中，与植入第一级状态机FSM1中的计数器不同，当状态机满足状态转移条件PN从正常工作状态Sm跳转到Sm+1时，计数器并不立即执行计数加1操作，而是判断上一级状态机FSMN-1发送过来的CN-1ov位的值，如果该值为1，则执行计数，否则返回S0状态。
CN201410776038.8A 2014-12-15 2014-12-15 一种限定有效期的ip核的保护方法 Active CN104484583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410776038.8A CN104484583B (zh) 2014-12-15 2014-12-15 一种限定有效期的ip核的保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410776038.8A CN104484583B (zh) 2014-12-15 2014-12-15 一种限定有效期的ip核的保护方法

Publications (2)

Publication Number Publication Date
CN104484583A CN104484583A (zh) 2015-04-01
CN104484583B true CN104484583B (zh) 2017-11-17

Family

ID=52759124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410776038.8A Active CN104484583B (zh) 2014-12-15 2014-12-15 一种限定有效期的ip核的保护方法

Country Status (1)

Country Link
CN (1) CN104484583B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110363031A (zh) * 2018-03-26 2019-10-22 北京华大信安科技有限公司 一种ip核授权方法、装置及pld
CN110350911B (zh) * 2018-04-02 2022-10-14 瑞昱半导体股份有限公司 效能监视单元的计数电路
CN110837662B (zh) * 2019-11-19 2023-07-28 天津津航计算技术研究所 用于密码算法ip核的蜜罐模块
CN110912881B (zh) * 2019-11-19 2022-04-05 天津津航计算技术研究所 用于密码算法ip核的蜜罐加扰方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414833A (en) * 1993-10-27 1995-05-09 International Business Machines Corporation Network security system and method using a parallel finite state machine adaptive active monitor and responder
CN101382978A (zh) * 2008-10-30 2009-03-11 中国人民解放军国防科学技术大学 安全芯片中对旁路攻击进行早期预警的方法
CN104182696A (zh) * 2014-08-15 2014-12-03 浪潮电子信息产业股份有限公司 一种基于Avalon接口的AES算法IP核的设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414833A (en) * 1993-10-27 1995-05-09 International Business Machines Corporation Network security system and method using a parallel finite state machine adaptive active monitor and responder
CN101382978A (zh) * 2008-10-30 2009-03-11 中国人民解放军国防科学技术大学 安全芯片中对旁路攻击进行早期预警的方法
CN104182696A (zh) * 2014-08-15 2014-12-03 浪潮电子信息产业股份有限公司 一种基于Avalon接口的AES算法IP核的设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《基于侧信道分析的硬件木马检测平台设计》;冯紫竹;《中国知网论文数据库》;20131201;第8-23页 *

Also Published As

Publication number Publication date
CN104484583A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
CN104484583B (zh) 一种限定有效期的ip核的保护方法
US7904874B2 (en) Opposite-phase scheme for peak current reduction
Annovi et al. Associative memory design for the fast track processor (FTK) at ATLAS
CN107784136A (zh) 一种标准单元库的创建方法及系统
CN107272860A (zh) 一种服务器硬盘供电结构及其设计方法
CN104376143B (zh) 基于近似逻辑电路的软错误屏蔽方法
CN203206212U (zh) 一种时钟分频电路、时钟生成网络及芯片
CN106788353A (zh) 一种时钟偏斜纠正方法及电路、终端设备
CN102111147B (zh) 一种异步计数器电路及其实现方法
CN106960087A (zh) 一种时钟分布网络结构及其生成方法
CN108052156A (zh) 一种基于门控技术的处理器时钟树架构及构建方法
Samanta et al. Clock buffer polarity assignment for power noise reduction
CN204288221U (zh) 一种限定有效期的ip核的保护结构
Seomun et al. Synthesis and implementation of active mode power gating circuits
US20040010761A1 (en) Integrated circuit design flow with capacitive margin
Nawale et al. Optimal useful clock skew scheduling in the presence of variations using robust ILP formulations
US8618838B2 (en) Integrated circuit having a standard cell and method for forming
Thakur et al. Design and implementation of crossbar scheduler for system‐on‐chip network in quantum dot cellular automata technology
Rajaram et al. Robust chip-level clock tree synthesis for SOC designs
Zhang et al. Selected transition time adjustment for tolerating crosstalk effects on network-on-chip interconnects
Lee et al. Pulse width allocation with clock skew scheduling for optimizing pulsed latch-based sequential circuits
CN110377967A (zh) 一种低开销的组合逻辑电路抗单粒子错误的加固方法
CN105095761A (zh) 基于移位寄存器的后版图填充硬件木马防护方法
Chakrabarti Clock tree skew minimization with structured routing
Ludovici et al. Contrasting topologies for regular interconnection networks under the constraints of nanoscale silicon technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant