CN104484257A - 一种通用1553b总线通信仿真测试系统和方法 - Google Patents

Abstract

一种通用1553B总线通信仿真测试系统和方法，包括计算机、仿真器、主控1553B通信节点组和从属1553B通信节点组，计算机通过仿真器与主控1553B通信节点组中的CPU子板连接，主控1553B通信节点组与从属1553B通信节点组通过A/B路1553B通信线路连接；计算机控制CPU将主控1553B通信节点组中16个1553B通信节点中的任意两个分别初始化为BC和BM工作模式，其余14个通信节点初始化为RT工作模式，从属1553B通信节点组中的16个1553B通信节点初始化为RT工作模式。本发明构建了一个基于32个1553B通信节点规模最大化的通信网络系统，可实现通用1553B总线通信仿真测试。

Description

一种通用1553B总线通信仿真测试系统和方法

技术领域

本发明属于电路应用网络系统级测试技术，具体涉及一种通用1553B总线通信仿真测试系统和方法。

背景技术

1553B是一种数字式时分制指令/响应式复用传输数据总线，作为美国国防部的一个军用标准总线，其最初研制目的就是要解决武器系统集成和各武器平台间的通讯和控制问题。1553B的广泛应用在于其高可靠性和规范标准的完备性，1553B总线标准对总线通信协议、1553B通信器件的电气特性、传输线缆和网络匹配电阻等硬件特性都给出了明确规定。但是，1553B总线标准没有规定一个可靠稳定的1553B总线通信系统其主干线的长度、通信节点的分布、通信节点与主干线的距离等涉及实际应用的参数。如何判断某一个1553B总线通信网络结构的可行性、稳定性和冗余度是1553B总线应用的一个技术难点。

目前，判断一个1553B总线通信系统是否能可靠稳定运行的常用方法是软件仿真，通过计算建立1553B总线通信系统中的通信节点、隔离变压器、1533B线缆、耦合器、匹配电阻等关键硬件的模型，将主干线长度、耦合器间的间隔和分支线的长度等作为软件仿真模型的输入参数，通过仿真计算的结果来判断某一具体1553B总线通信系统是否能可靠稳定运行。软件仿真虽然具有参数调节灵活方便、成本低廉等优点；但是模型是建立在硬件参数理想化基础上的，系统中的每个硬件的模型与实际硬件都存在不同程度的偏差，最终导致软件对通信系统的仿真结果与实际系统的测试结果差别很大，有时甚至会得到与硬件测试结果相悖的结论。因此，1553B总线通信系统的软件仿真存在可信性低的缺点。

在一个实际应用的1553B通信系统没有搭建之前无法准确判断搭建的1553B通信网络硬件环境可靠性、稳定性和冗余度，针对某一具体应用构建的1553B通信网络硬件环境不具备通用性。随着飞行器的升级换代，传统的频率为1Mbps1553B通信系统已经不能满足用户需求，对4Mbps、5Mbps、6Mbps和10Mbps等更高频率的1553B通信系统提出了应用要求，1553B总线通信系统的软件仿真已经不能满足这些应用需求。因此需要构建一个能适应不同频率通信频率和不同系统结构的硬件仿真测试系统。

发明内容

为克服现有对1553B总线通信系统测试技术的不足，本发明的目的在于提供一种1553B总线通信仿真测试系统和方法，解决了1553B总线通信系统软件仿真结果不准确和专用1553B总线通信系统结构通用性低的缺陷，为实现更高频率1553B通信系统的稳定运行提供了技术保障。

为实现上述目的，本发明是通过以下技术方案来实现：

一种通用1553B总线通信仿真测试系统，包括计算机、仿真器、主控1553B通信节点组和从属1553B通信节点组，主控1553B通信节点组包括CPU子板，计算机通过仿真器与主控1553B通信节点组中的CPU子板连接，主控1553B通信节点组与从属1553B通信节点组通过A/B路1553B通信线路连接；计算机通过仿真器控制CPU子板上的CPU将主控1553B通信节点组中16个1553B通信节点中的任意两个分别初始化为BC和BM工作模式，其余14个通信节点初始化为RT工作模式，从属1553B通信节点组中的16个1553B通信节点通过固化的程序初始化为RT工作模式。

所述主控1553B通信节点组与从属1553B通信节点组的硬件电气连接结构相同，均采用相同的子母板接插结构。

所述主控1553B通信节点组与从属1553B通信节点组均由一块测试母板、一块CPU子板和四块相同的1553B通信器件子板构成，其中，测试母板为承载CPU子板和四块1553B通信器件子板的母板。

所述测试母板上设置有两组驱动器，一组为单向的地址总线和控制信号驱动器，另一组为双向的数据总线驱动器；1553B通信器件子板上设置有1553B通信器件，在CPU11对1553B通信器件进行写操作时，将起源于CPU的数据总线信号经过数据总线驱动器整形驱动输出至1553B通信器件；在CPU对1553B通信器件进行读操作时，将起源于1553B通信器件的数据总线信号经过数据总线驱动器整形驱动输出至CPU。

所述CPU子板上设置有CPLD译码器、CPU仿真器接口、CPU时钟源，其中，仿真器与CPU仿真器接口为计算机和CPU提供控制通路，计算机对CPU发出控制指令实现对整个通信网络系统的调度；CPU时钟源通过与主控1553B通信节点组中的CPU子板连接，CPU通过CPLD译码器译码输出1553B通信器件选通信号。

所述CPU子板上还设置有SRAM和ROM，CPU的片选信号和部分地址线通过输入CPLD译码器输出16路1553B通信节点的片选信号、1路SRAM片选信号和1路ROM片选信号，1553B总线的片选信号将1553B通信器件的寄存器和内存映射到CPU的不同控制地址区，SRAM片选信号选中SRAM区CPU在程序执行过程中进行数据的读写，ROM片选信号选中ROM用于CPU进行程序加载；计算机通过仿真器对CPU的程序进行实时控制，进行通信调度，通过对通信节点的状态查询，判断通信网络是否运行正常。

所述主控1553B通信节点组中最多承载16个1553B通信节点，其中有两个1553B通信节点在计算机、仿真器和CPU的控制下被初始化为BC和BM工作模式，这两个通信节点为不可裁减节点，其余14个1553B通信节点初始化为RT工作模式，为可裁减通信节点；

从属1553B通信节点组中的16个1553B通信节点通过ROM 20中固化的程序在系统加电后自动初始化为RT工作模式，这16个1553B通信节点为可裁减通信节点；

主控1553B通信节点组中的16个1553B通信节点和从属1553B通信节点组中的16个1553B通信节点，在1553B通信网络最大规模的32个通信节点和功能验证要求最小规模的4个通信节点范围内裁剪搭建。

所述通信器件通过隔离变压器和分支线分别接入1553B的A/B 1553B通信线路上的耦合器。

所述测试母板上设置有一个CPU子板插槽、四个1553B通信器件子板插槽，CPU子板插槽内、1553B通信器件子板插槽内均设置有母板，CPU子板与母板、1553B通信器件子板与母板均通过子板插槽连接；在CPU子板插槽、四个1553B通信器件子板插槽下方设置有用来增加母板的机械强度的加固板。

一种通用1553B总线通信仿真测试方法为，计算机将控制信号通过仿真器发送给CPU，CPU接收到控制信号后将主控16个1553B通信节点中的2个1553B通信节点初始化为BC和BM工作模式，将主控1553B通信节点中的其余14个1553B通信节点初始化为RT工作模式，CPU将从属1553B通信节点组中的16个1553B通信节点在系统加电后初始化为RT工作模式；CPU控制工作模式为BC的通信节点调度整个1553B通信网络系统的通信进程，通过比对工作模式为BC、RT和BM的通信节点的传输结果来判断通信网络系统是否运行正常，从而完成仿真测试。

与现有技术相比，本发明具有以下有益的技术效果：

本发明中由于参与通信的节点数达到32个，可根据应用需求对通信系统进行裁剪。由于将32个通信节点分为两组：其中一组包含一个工作在总线控制(BusController，BC)模式下的1553B通信节点和一个工作在(Bus Monitor，BM)模式下1553B通信节点，其余14个均为工作在远程终端(Remote Terminal，RT)模式下的通信节点；这一组是通过计算机、仿真器和CPU对16个1553B通信节点器件进行1553B总线通信器件的三种工作模式初始化；另一组16个1553B通信器件受一个CPU控制，CPU通过固化的程序加载，在测试装置加电后将16个1553B通信器件初始化为远程终端工作模式参与1553B通信网络系统的工作。计算机通过仿真器连接CPU，通过程序控制BC调度整个1553B通信网络系统的通信进程，通过查询比对BC、RT和BM的通信传输结果来判断通信网络系统的稳定性与可靠性。本发明通过构建了一个基于32个1553B通信节点规模最大化的通信网络系统，可实现系统的通用1553B总线通信仿真测试。

本发明通过将组成通信系统网络的通信节点分为主控和从属两类，计算机通过仿真器对主控类的通信节点进行动态控制，控制过程中可以直接通过对总线网络内通信状态的判断直接找出通信网络系统中的最恶劣的通信传输路径，从而为系统的改进提供客观的依据。

进一步的，由于本发明中子板与母板通过接插件形式连接，所以可以保证测试系统使用中的灵活性，同时连接实现不同的通信网络结构。

进一步的，本发明中由于在测试母板上设置有单向的地址总线和控制信号驱动器和双向的数据总线驱动器，地址总线和控制信号驱动器增强了CPU地址总线驱动能力，从而可以保证CPU对16个1553B通信器件地址访问信号完整性，保证了系统的可靠性。

进一步的，本发明能够进行等效插拔替换，具体为在采用高频率1553通信节点时，只要更换相应更高频率的1553B通信器件时钟源，就可使仿真测试系统覆盖到通信频率更高的1553B总线，为不同的高频率1553B通信系统的稳定运行提供了技术保障。

进一步的，由于本发明中的1553B通信线路结构包括32个通信节点，达到了大规模，并且可裁剪，能以接插件形式实现从而使得测试仿真系统具有最大的包容性。

进一步的，本发明中1553B通信线路可以仿真模拟实际应用系统的情况并对1533B分支线和通信节点间的主干线的长度进行调整，可以更接近于真实环境。

进一步的，本发明中由于在子板插槽下方设置有加固板，加固板可以用来增加母板的机械强度，保证子母板接插件多次插拔后电气接触的可靠性。

附图说明

图1是本发明的装置示意图；

图2是本发明中的测试母板结构原理图；

图3是本发明中CPU子板原理示意图；

图4是本发明中1553B通信器件子板原理和1553B通信线路连接示意图。

图中，1-计算机，2-仿真器，3-主控1553B通信节点组，4-从属1553B通信节点组，5-A/B路1553B通信线路，6-CPU子板插座，7-1553B通信器件子板插座，8-地址总线和控制信号驱动器，9-数据总线驱动器，10-CPU仿真器接口，11-CPU，12-CPU时钟源，13-读/写信号，14-地址总线信号，15-片选信号，16-数据总线信号，17-CPLD译码电路，18-SRAM片选信号，19-ROM片选信号，20-ROM，21-SRAM，22-1553B通信器件选通信号，23-CPU子板插头，24-1553B通信器件子板插头，25-1553B通信器件时钟源，26-1553B通信器件RT地址分配电路，27-第一1553B通信器件，28-第二1553B通信器件，29-第三1553B通信器件，30-第四1553B通信器件，31-第一隔离变压器，32-第二隔离变压器，33-1553B通信线路分支线，34-耦合器，35-第一1553B通信线路主干线，36-第二1553B通信线路主干线。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

参见图1，本发明包括计算机1、主控1553B通信节点组3、从属1553B通信节点组4，计算机1通过仿真器2与主控1553B通信节点组3中的CPU子板连接，主控1553B通信节点组3与从属1553B通信节点组4通过A/B路1553B通信线路5连接，组成了一个A/B路双冗余度1553B通信网络系统。

主控1553B通信节点组3与从属1553B通信节点组4的硬件电气连接结构相同，均采用相同的子母板接插结构。每个通信节点组由一块如图2所示的测试母板、一块如图3所示的CPU子板和四块相同的如图4所示的1553B通信器件子板构成。

参见图2，测试母板为承载CPU子板和四块1553B通信器件子板的母板，CPU子板的CPU子板插头23插入CPU子板插座6中，四块1553B通信器件子板的1553B通信器件子板插头24插入1553B通信器件子板插座7中。CPU子板上设置有CPU 11；一个CPU 11调度的16个1553B通信节点为一组，一组中的16个1553B通信节点以4个为一组分布放置在4块1553B通信器件子板上；在1553B通信器件子板上设置有1553B通信器件，并且1553B通信器件、1553B通信器件时钟源25和隔离变压器采用插装结构与1553B通信器件子板连接；1553B通信线路由1533B分支线、主干线、耦合器和终端匹配电阻构成，各部件间采用接插件形式连接。

参见图3和图4，测试母板上设置有两组驱动器，一组为单向的地址总线和控制信号驱动器8，另一组为双向的数据总线驱动器9。地址总线和控制信号驱动器8对CPU 11的地址总线信号14、读/写信号13和CPLD译码电路17输出的16路1553B通信器件选通信号22进行整形驱动，输出至第一1553B通信器件27、第二1553B通信器件28、第三1553B通信器件29以及第四1553B通信器件30。其中，数据总线驱动器9为双向驱动器，用读/写信号13对数据总线驱动器9进行方向控制，在CPU 11对四个1553B通信器件进行写操作时，将起源于CPU 11的数据总线信号16经过数据总线驱动器9整形驱动输出至四个1553B通信器件；在CPU 11对四个1553B通信器件进行读操作时，将起源于四个1553B通信器件的数据总线信号经过数据总线驱动器9整形驱动输出至CPU11。

参见图3，CPU子板为通信节点组的核心控制部分，CPU子板上设置有CPLD译码器17、CPU仿真器接口10、CPU时钟源12、ROM 20和SRAM 21，其中，仿真器2与CPU仿真器接口10为计算机1和CPU 11提供控制通路，计算机1可对CPU 11发出指令控制BC，实现对整个通信网络系统的调度。CPU时钟源12通过与主控1553B通信节点组3中的CPU子板连接，CPU 11通过CPLD译码器17译码输出1553B通信器件选通信号22。

主控1553B通信节点组3中最多承载16个1553B通信节点，其中有两个1553B通信节点在计算机1、仿真器2和CPU 11的控制下被初始化为BC和BM工作模式，这两个通信节点为不可裁减节点，其余14个1553B通信节点初始化为RT工作模式，为可裁减通信节点。从属1553B通信节点组4中的16个1553B通信节点通过ROM 20中固化的程序在系统加电后自动初始化为RT工作模式，这16个1553B通信节点为可裁减通信节点。主控1553B通信节点组3中的16个1553B通信节点和从属1553B通信节点组4中的16个1553B通信节点，可以在1553B通信网络最大规模的32个通信节点和功能验证要求的最小规模4个通信节点范围内灵活裁剪搭建。

参见图4，1553B通信器件包括第一1553B通信器件27、第二1553B通信器件28、第三1553B通信器件29以及第四1553B通信器件30；隔离变压器包括第一隔离变压器31、第二隔离变压器32；参与通信的第一1553B通信器件27、第二1553B通信器件28、第三1553B通信器件29以及第四1553B通信器件30通过第一隔离变压器31、第二隔离变压器32和分支线33分别接入1553B的A、B通信线路主干线上的耦合器34。主干新包括第一主干线35和第二主干线36；1553B的A、B通信线路的第一主干线35、第二主干线36与耦合器34采用接插件连接，第一主干线35、第二主干线36和分支线33的长度可根据实际应用需求进行调节。这样不仅1553B通节点数可裁减，而且通信网络的结构的关键参数主干线和分支线的长度也可灵活调整，实现了对1553B所有网络结构的覆盖。

本发明通过构建了一个基于32个1553B通信节点规模最大化的通信网络系统，可实现仿真测试。其中，参与通信的节点数达到32个，可根据应用需求对通信系统进行裁剪。将32个通信节点分为两组；其中一组包含一个工作在总线控制(Bus Controller，BC)模式下的1553B通信节点和一个工作在(BusMonitor，BM)模式下1553B通信节点，其余14个均为工作在远程终端(RemoteTerminal，RT)模式下的通信节点；这一组的是通过计算机、仿真器和CPU对16个1553B通信节点器件进行1553B总线通信器件的三种工作模式初始化；另一组16个1553B通信器件受一个CPU控制，CPU通过固化的程序加载，在测试装置加电后将16个1553B通信器件初始化为远程终端工作模式参与1553B通信网络系统的工作。仿真测试方法为：计算机将控制信号通过仿真器发送给CPU，CPU接收到控制信号后将主控16个1553B通信节点中的2个1553B通信节点初始化为BC和BM工作模式，将主控1553B通信节点中的其余14个1553B通信节点初始化为RT工作模式，CPU将从属1553B通信节点组中的16个1553B通信节点在系统加电后初始化为RT工作模式；CPU控制工作模式为BC的通信节点调度整个1553B通信网络系统的通信进程，通过比对工作模式为BC、RT和BM的通信节点的传输结果来判断通信网络系统是否运行正常，从而完成仿真测试。

所述的两组通信节点的硬件电气连接结构相同，采用子母板接插结构，组成为：测试母板、CPU子板、四块结构相同的1553B通信器件子板。1553B通信节点板的和CPU板均为子板，子板与母板通过96芯接插件形式连接。其中母板与水平面平行，子板和母板为垂直设置。

本发明中一组通信节点组在通信系统中为主控1553B通信节点组而另一组为从属1553B通信节点组。主控1553B通信节点组工作时通过仿真器与计算机连接，计算机通过仿真器控制CPU将16个1553B通信节点中的任意两个初始化为BC和BM工作模式，将其余14个通信节点初始化为RT工作模式。从属1553B通信节点组中的16个1553B通信节点通过固化的程序初始化为RT工作模式。

所述的测试母板上设置有单向的地址线总和控制信号驱动器和双向的数据总线驱动器；地址总线和控制信号驱动器增强了CPU地址总线驱动能力，保证CPU对16个1553B通信器件地址访问信号完整性；数据总线驱动器为双向驱动器件，CPU读/写信号为数据总线驱动器的方向控制信号；子板与母板通过子板插槽连接；在五个子板插槽下设置有加固板用来增加母板的机械强度，保证子母板接插件多次插拔后电气接触的可靠性。

所述的CPU子板上设置有地址译码器、CPU仿真器接口、CPU时钟源、SRAM和ROM。CPU的片选信号和部分地址线通过输入地址译码器输出16路1553B通信节点的片选信号15、1路SRAM片选信号18和1路ROM片选信号19，1553B通信节点的片选信号15将1553B通信器件的寄存器和内存映射到CPU的不同控制地址区，SRAM片选信号18选中SRAM区CPU在程序执行过程中进行数据的读写，ROM片选信号19选中ROM用于CPU进行程序加载。计算机通过仿真器对CPU的程序进行实时控制，进行通信调度，通过对通信节点的状态查询，判断通信网络是否运行正常。

所述的每个1553B通信器件子板放置四个1553B通信节点，对应每个通信节点配有1553B通信器件时钟源电路25、1553B通信器件RT地址分配电路26(RT工作模式)、A/B路与通信网络接口的变压器和相应分支线接口。

1553B通信线路可以仿真模拟实际应用系统的情况并对1533B分支线和通信节点间的主干线的长度进行调整，通过采用接插件形式的连接实现不同的通信网络结构。

本发明与实际1553B通信系统的测试都属网络系统级测试，但是本发明通过对多通信节点间通信功能的测试验证，来判定设计的通信系统的健壮性。

Claims (10)

1.一种通用1553B总线通信仿真测试系统，其特征在于，包括计算机(1)、仿真器(2)、主控1553B通信节点组(3)和从属1553B通信节点组(4)，主控1553B通信节点组(3)包括CPU子板，计算机(1)通过仿真器(2)与主控1553B通信节点组(3)中的CPU子板连接，主控1553B通信节点组(3)与从属1553B通信节点组(4)通过A/B路1553B通信线路(5)连接；计算机(1)通过仿真器(2)控制CPU子板上的CPU(11)将主控1553B通信节点组(3)中16个1553B通信节点中的任意两个分别初始化为BC和BM工作模式，其余14个通信节点初始化为RT工作模式，从属1553B通信节点组(4)中的16个1553B通信节点通过固化的程序初始化为RT工作模式。

2.根据权利要求1所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述主控1553B通信节点组(3)与从属1553B通信节点组(4)的硬件电气连接结构相同，均采用相同的子母板接插结构。

3.根据权利要求1或2所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述主控1553B通信节点组(3)与从属1553B通信节点组(4)均由一块测试母板、一块CPU子板和四块相同的1553B通信器件子板构成，其中，测试母板为承载CPU子板和四块1553B通信器件子板的母板。

4.根据权利要求3所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述测试母板上设置有两组驱动器，一组为单向的地址总线和控制信号驱动器(8)，另一组为双向的数据总线驱动器(9)；1553B通信器件子板上设置有1553B通信器件，在CPU(11)对1553B通信器件进行写操作时，将起源于CPU(11)的数据总线信号经过数据总线驱动器(9)整形驱动输出至1553B通信器件；在CPU(11)对1553B通信器件进行读操作时，将起源于1553B通信器件的数据总线信号经过数据总线驱动器(9)整形驱动输出至CPU(11)。

5.根据权利要求3所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述CPU子板上设置有CPLD译码器(17)、CPU仿真器接口(10)、CPU时钟源(12)，其中，仿真器(2)与CPU仿真器接口(10)为计算机(1)和CPU(11)提供控制通路，计算机(1)对CPU(11)发出控制指令实现对整个通信网络系统的调度；CPU时钟源(12)通过与主控1553B通信节点组(3)中的CPU子板连接，CPU(11)通过CPLD译码器(17)译码输出1553B通信器件选通信号(22)。

6.根据权利要求4所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述CPU子板上还设置有SRAM和ROM，CPU(11)的片选信号和部分地址线通过输入CPLD译码器(17)输出16路1553B通信节点的片选信号、1路SRAM片选信号和1路ROM片选信号(19)，1553B总线的片选信号将1553B通信器件的寄存器和内存映射到CPU(11)的不同控制地址区，SRAM片选信号选中SRAM区CPU(11)在程序执行过程中进行数据的读写，ROM片选信号选中ROM用于CPU(11)进行程序加载；计算机(1)通过仿真器(2)对CPU(11)的程序进行实时控制，进行通信调度，通过对通信节点的状态查询，判断通信网络是否运行正常。

7.根据权利要求4所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述主控1553B通信节点组(3)中最多承载16个1553B通信节点，其中有两个1553B通信节点在计算机(1)、仿真器(2)和CPU(11)的控制下被初始化为BC和BM工作模式，这两个通信节点为不可裁减节点，其余14个1553B通信节点初始化为RT工作模式，为可裁减通信节点；

从属1553B通信节点组(4)中的16个1553B通信节点通过ROM(20)中固化的程序在系统加电后自动初始化为RT工作模式，这16个1553B通信节点为可裁减通信节点；

主控1553B通信节点组(3)中的16个1553B通信节点和从属1553B通信节点组(4)中的16个1553B通信节点，在1553B通信网络最大规模的32个通信节点和功能验证要求最小规模的4个通信节点范围内裁剪搭建。

8.根据权利要求4所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述通信器件通过隔离变压器和分支线分别接入1553B的A/B 1553B通信线路(5)上的耦合器(34)。

9.根据权利要求4所述的一种通用1553B总线通信仿真测试系统，其特征在于，所述测试母板上设置有一个CPU子板插槽、四个1553B通信器件子板插槽，CPU子板插槽内、1553B通信器件子板插槽内均设置有母板，CPU子板与母板、1553B通信器件子板与母板均通过子板插槽连接；在CPU子板插槽、四个1553B通信器件子板插槽下方设置有用来增加母板的机械强度的加固板。

10.一种基于权利要求1所述测试系统的通用1553B总线通信仿真测试方法，其特征在于，计算机(1)将控制信号通过仿真器(2)发送给CPU，CPU接收到控制信号后将主控16个1553B通信节点中的2个1553B通信节点初始化为BC和BM工作模式，将主控1553B通信节点中的其余14个1553B通信节点初始化为RT工作模式，CPU将从属1553B通信节点组中的16个1553B通信节点在系统加电后初始化为RT工作模式；CPU控制工作模式为BC的通信节点调度整个1553B通信网络系统的通信进程，通过比对工作模式为BC、RT和BM的通信节点的传输结果来判断通信网络系统是否运行正常，从而完成仿真测试。