CN104483557B - 一种减少计数损失的脉冲幅度测量电路及方法 - Google Patents
一种减少计数损失的脉冲幅度测量电路及方法 Download PDFInfo
- Publication number
- CN104483557B CN104483557B CN201410821108.7A CN201410821108A CN104483557B CN 104483557 B CN104483557 B CN 104483557B CN 201410821108 A CN201410821108 A CN 201410821108A CN 104483557 B CN104483557 B CN 104483557B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- amplitude
- peak
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Measurement Of Radiation (AREA)
Abstract
本发明公开了一种减少计数损失的脉冲幅度测量电路及方法，相关电路包括：成形放大电路，用于将核探测器输出的随机脉冲信号展宽成行成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出；高速AD转换电路，用于对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后输出；快速寻峰与放电控制电路，用于对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路；信号快恢复电路，用于根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平。本发明公开的电路及方法，可减小高计数率的情况下核脉冲信号的堆积效应带来的计数率损失，且电路结构简单可靠，便于推广。
Description
技术领域
本发明涉及核脉冲信号幅度测量技术领域，尤其涉及一种减少计数损失的脉冲幅度测量电路及方法。
背景技术
数字化核脉冲信号的脉冲幅度测量方法是首先对信号进行成形放大，然后通过ADC(模数转换器)对信号进行连续采样，再通过FPGA(现场可编程门阵列)等逻辑器件对采样数据进行数字化寻峰处理从而得到脉冲信号的幅度；再根据不同幅度数值对随机信号进行计数累计得到随机脉冲信号的幅度谱。幅度测量越精确，则幅度谱的分辨率约高。随机脉冲信号的发生频率越高，测量的平均计数率越高则幅度谱累积的速度越快，测量效率越高。
在核脉冲信号处理的应用中，探测器输出的脉冲形状(如图1所示)为上升沿很陡、下降沿较长的尖峰状脉冲。在计数率较高的情况下，信号脉宽一般从几纳秒到几百纳秒不等。通过ADC对这种形状的脉冲进行采样测量时，幅度亏损较大。为了提高脉冲信号幅度测量的精度，要求ADC对一个脉冲信号波形采样尽量多的采样点，以尽量减小由数字化波形采样带来的误差。信号顶部越平坦，则幅度亏损越小，测量精度越高。
因此为了提高测量精度，首先要通过波形成形展宽电路将探测器输出的随机脉冲信号成形成顶部更加平坦，脉宽比原脉冲信号有所展宽的准高斯形脉冲，以满足高精度的测量要求。但是，经过成形后的脉冲波形下降沿较长(如图2所示)，当探测器输出的核脉冲信号的计数率较高时，较长的下降沿会更容易发生堆积效应(如图3所示)。
堆积效应通常分为两种情况，一种是峰堆积，即脉冲的峰叠加在一起，不能准确的将其区分和测量，通常发生峰堆积时会将这部分脉冲舍弃，从而产生一定的计数损失。
发生峰堆积的概率可以通过计算得出，由于核脉冲信号在时间上具有随机性，其信号出现的概率服从泊松分布。如果脉冲的平均计数率为n，按照泊松分布，在ΔT时间内出现n个核脉冲信号的概率为：
从上式可知，在ΔT时间内不产生峰堆积的概率为：
根据此关系式可以得到，要达到500Kc/s以上的计数率，在保证计数损失不大于10％的前提下，要求探测系统的最高计数率应达到5Mc/s以上。为了满足计数率要求，同时又尽量减小堆积效应，这就要求脉冲信号的成形底宽要小于200ns，并且电子学系统在对信号处理的过程中不增加额外的死时间。
另一种影响测量的堆积情况是尾堆积，即后到来的脉冲叠加在前一个脉冲的下降沿上。尾堆积会造成后一个脉冲的幅度失真，因此通常的处理办法是保留前一个峰的信息，将后面发生尾堆积的脉冲舍弃；这就又造成了一部分计数损失，使有效的计数率很难提高。
发明内容
本发明的目的是提供一种减少计数损失的脉冲幅度测量电路及方法，有效减小高计数率的情况下核脉冲信号的堆积效应带来的计数率损失，测量死时间小，实现电路结构简单可靠，便于推广。
本发明的目的是通过以下技术方案实现的：
一种减少计数损失的脉冲幅度测量电路，该电路包括：成形放大电路、高速AD转换电路、快速寻峰与放电控制电路，以及信号快恢复电路；
其中，所述成形放大电路，用于将核探测器输出的随机脉冲信号展宽成形成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出；
所述高速AD转换电路，用于对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后输出；
所述快速寻峰与放电控制电路，用于对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路；
所述信号快恢复电路，用于根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平。
进一步的，所述成形放大电路为CR-RCm成形电路；所述CR-RCm成形电路由一个CR微分电路与多级RC积分电路级联构成；
其中，RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值调节。
进一步的，所述高速AD转换电路包括：单端转差分放大器与高速AD转换器；
其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器，由高速AD转换器进行数字化采样。
进一步的，所述快速寻峰与放电控制电路包括：寄存器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器；
其中，寄存器，用于缓存高速AD转换电路输出的数字信号；
所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值；
所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较得到的数字信号的最大值存入峰值寄存器中；当停止峰值比较逻辑时，输出控制信号来控制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号；
所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并将最大值更新到峰值寄存器中；
所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值；
所述存储器，用于存储峰值寄存器输出的所述数字信号的最大值。
进一步的，所述信号快恢复电路为CMOS模拟开关和放电电阻串联构成。
一种基于前述的电路实现脉冲幅度测量的方法，该方法包括：
由成形放大电路将核探测器输出的随机脉冲信号展宽成形成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出；
由高速AD转换电路对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后输出；
由快速寻峰与放电控制电路对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路；
由信号快恢复电路根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平。
进一步的，所述成形放大电路为CR-RCm成形电路；所述CR-RCm成形电路由一个CR微分电路与多级RC积分电路级联构成；
其中，RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值调节。
进一步的，所述高速AD转换电路包括：单端转差分放大器与高速AD转换器；
其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器，由高速AD转换器进行数字化采样。
进一步的，所述快速寻峰与放电控制电路包括：寄存器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器；
其中，寄存器，用于缓存高速AD转换电路输出的数字信号；
所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值；
所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较得到的数字信号的最大值存入峰值寄存器中；当停止峰值比较逻辑时，输出控制信号来控制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号；
所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并将最大值更新到峰值寄存器中；
所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值；
所述存储器，用于存储峰值寄存器输出的所述数字信号的最大值。
进一步的，所述信号快恢复电路为CMOS模拟开关和放电电阻串联构成。
由上述本发明提供的技术方案可以看出，利用快恢复方法，减小在核脉冲信号幅度测量过程中，在核探测器输出的信号计数率较高的情况下，由于堆积效应的所带来的计数损失，提高对高平均计数率的核脉冲信号的处理能力；速度快、精度高，应用于高精度高计数率的随机脉冲幅度测量。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明背景技术提供的探测器输出的随机脉冲形状的示意图；
图2为本发明背景技术提供的经过成形电路展宽后的信号形状的示意图；
图3为本发明背景技术提供的成形后的脉冲信号发生堆积的示意图；
图4为本发明实施例一提供的一种减少计数损失的脉冲幅度测量电路的示意图；
图5为本发明实施例一提供的成形放大电路与信号快恢复电路的示意图；
图6为本发明实施例一提供的快恢复后的成形脉冲形状示意图；
图7为本发明实施例一提供的高速AD转换电路的示意图；
图8为本发明实施例一提供的快速寻峰与放电控制电路的示意图；
图9为本发明实施例二提供的一种减少计数损失的脉冲幅度测量方法的流程图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
实施例一
图4为本发明实施例一提供的一种减少计数损失的脉冲幅度测量电路的示意图。如图4所示，该电路主要包括：成形放大电路、高速AD转换电路、快速寻峰与放电控制电路，以及信号快恢复电路；
其中，所述成形放大电路，用于将核探测器输出的随机脉冲信号展宽成形成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出；
所述高速AD转换电路，用于对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后输出；
所述快速寻峰与放电控制电路，用于对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路；
所述信号快恢复电路，用于根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平。
进一步的，所述成形放大电路为CR-RCm成形电路；所述CR-RCm成形电路由一个CR微分电路与多级RC积分电路级联构成；
其中，RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值调节。
进一步的，所述高速AD转换电路包括：单端转差分放大器与高速AD转换器；
其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器，由高速AD转换器进行数字化采样。
进一步的，所述快速寻峰与放电控制电路包括：寄存器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器；
其中，寄存器，用于缓存高速AD转换电路输出的数字信号；
所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值；
所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较得到的数字信号的最大值存入峰值寄存器中；当停止峰值比较逻辑时，输出控制信号来控制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号；
所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并将最大值更新到峰值寄存器中；
所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值；
所述存储器用于，存储峰值寄存器输出的所述数字信号的最大值。
进一步的，所述信号快恢复电路为CMOS模拟开关和放电电阻串联构成。
为了便于理解本发明，下面结合附图5-8对上述四个电路做详细的说明。
如图5所示，为成形放大电路与信号快恢复电路的示意图。
所述成形放大电路是一种由CR微分电路及两级RC有源积分电路级联构成的滤波电路。光电倍增管输出的电流脉冲信号，经过C1交流耦合，通过R1转换成电压信号，经过第一级运放缓冲，经过电阻R2连接到第二个运放的输入端，第二个运放和跨接在其输入端和输出端的电容C2和电阻R3构成有源积分电路，对信号进行第一级展宽处理，信号展宽的积分时间常数通过调整C2和R3的数值调节；第二个运放的信号输出经过电阻R4，连接到第三个运放。第三个运放和跨接在其输入端和输出端的电容C3和电阻R5构成有源积分电路，对信号进行第二级展宽处理；通过调节R3与R2的比值，和R5与R4的比值可以调节对信号的放大幅度；第三个运放的输出连接到第四个运放的输入端；第四个运放和连接在其输出端的电阻R7构成输出缓冲电路。
图5中的虚线内部分为信号快恢复电路，该电路由CMOS模拟开关和放电电阻串联构成的放电回路，所述成形放大电路中第二级积分电路的积分电容C3一端通过电阻R6连接到模拟开关U1的一端(NO管脚)，积分电容C3的另一端连接到模拟开关U1的另一端(COM管脚)，放电控制信号由模拟开关U1的IN管脚输入，控制NO管脚和COM管脚的导通和断开。当放电控制信号有效时，所述NO管脚和COM管脚在模拟开关U1内部导通，电容C3两端的电荷通过泄流电阻R6泄放，电阻R6的阻值要远小于电阻R5的阻值，因此可以实现对电容C3的快速放电，从而使成形脉冲信号幅度快速恢复到基线幅度；基于这种方式可以减小尾堆积效应造成的计数损失。快恢复后的成形脉冲形状如图6所示。
如图7，为高速AD转换电路的示意图。所述高速AD转换电路是由单端转差分放大电路、14位并行高速AD转换器组成。展宽后的信号从电阻R1左端接入，电阻R1的右端连接单端转差分放大器的正输入端，所述放大器的负输入端通过电阻R2接地，电阻R2与R1的阻值相同；电阻R3跨接在正向输入端和输出端作为反馈电阻，电阻R4跨接在负向输入端和输出端作为反馈电阻，R3与R4的阻值相同。通过调节R3与R1的比值可以调节对信号幅度的放大倍数。所述高速AD转换器为差分输入，采样率为100M每秒到250M每秒可调，14位并行输出。所述高速AD转换器的信号输出端与FPGA相连，将数据送入FPGA内部进行处理。所述单端转差分放大器和AD转换器之间由滤波电路相连，所述滤波电路中，电阻R5和R7串联连接在放大器的正输出端和AD转换器的正输入端，电阻R6和R8串联连接在放大器的负输出端和AD转换器的负输入端，电容C2一端连接在电阻R5和R7之间，另一端连接在电阻R6和R8之间，电容C2的两端分别通过电容C1、C3接地。所述滤波电路用来滤除差分信号中的高频噪声。
如图8，为快速寻峰与放电控制电路的示意图，该电路可以基于FPGA实现。高速AD转换器将信号采样转换成数字量送到FPGA内，由寄存器1缓存，寄存器1将采样数字量输出到比较器1(阈值比较器)、比较器2(峰值比较器)、比较器3(阈值比较器)和寻峰寄存器。下阈值寄存器内的下阈值数值为事先写入，其数值略大于AD转换器对信号基线采样的数字量的数值，比较器3通过比较采样数字量和下阈值数值，当采样数字量大于下阈值数值时比较器3输出一个控制信号给峰值寄存器与比较器2。所述峰值寄存器与比较器2在收到比较器3的控制信号后，将当前的采样数字量缓存。随着采样数字量持续传输到FPGA内，比较器2不断的将当前采样数字量与峰值寄存器内的数据进行比较，如果当前采样数字量较大，则将当前采样数字量作为新的峰值数据存储在峰值寄存器内。百分比乘法器将峰值数据乘以一个固定百分比后作为上阈值数据输出到上阈值寄存器缓存。比较器1将当前的峰值存储数据与上阈值数据作比较，当前采样数据小于上阈值数据，说明当前采样数据所指示的信号幅度已经确实低于脉冲信号的峰值幅度，则寻峰结束。比较器1输出控制信号到峰值寄存器，将峰值寄存器中的峰值数据输出到存储器进行存储，同时比较器1输出放电控制信号。放电控制信号输出到FPGA外部电路，最终作为前端快恢复电路的控制信号。
本发明实施例利用快恢复方法，减小在核脉冲信号幅度测量过程中，在核探测器输出的信号计数率较高的情况下，由于堆积效应的所带来的计数损失，提高对高平均计数率的核脉冲信号的处理能力；速度快、精度高，应用于高精度高计数率的随机脉冲幅度测量。
实施例二
本发明实施例提供一种减少计数损失的脉冲幅度测量方法，该方法可以基于实施例一所述电路来实现。如图9所示，其主要包括：
步骤91、由成形放大电路将核探测器输出的随机脉冲信号展宽成行成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出。
步骤92、由高速AD转换电路对成形放大电路输出的脉冲信号进行连续采样并转换后输出。
步骤93、由快速寻峰与放电控制电路对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路。
步骤94、由信号快恢复电路根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平。
进一步的，所述成形放大电路为CR-RCm成形电路；所述CR-RCm成形电路由一个CR微分电路与多级RC积分电路级联构成；
其中，RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值调节。
进一步的，所述高速AD转换电路包括：单端转差分放大器与高速AD转换器；
其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器，由高速AD转换器进行数字化采样。
进一步的，所述快速寻峰与放电控制电路包括：寄存器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器；
其中，寄存器，用于缓存高速AD转换电路输出的数字信号；
所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值；
所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较得到的数字信号的最大值存入峰值寄存器中；当停止峰值比较逻辑时，输出控制信号来控制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号；
所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并将最大值更新到峰值寄存器中；
所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值；
所述存储器，用于存储峰值寄存器输出的所述数字信号的最大值。
进一步的，所述信号快恢复电路为CMOS模拟开关和放电电阻串联构成。
本发明实施例利用快恢复方法，减小在核脉冲信号幅度测量过程中，在核探测器输出的信号计数率较高的情况下，由于堆积效应的所带来的计数损失，提高对高平均计数率的核脉冲信号的处理能力；速度快、精度高，应用于高精度高计数率的随机脉冲幅度测量。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将电路的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
Claims (4)
1.一种减少计数损失的脉冲幅度测量电路，其特征在于，该电路包括：成形放大电路、高速AD转换电路、快速寻峰与放电控制电路，以及信号快恢复电路；
其中，所述成形放大电路，用于将核探测器输出的随机脉冲信号展宽成形成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出；
所述高速AD转换电路，用于对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后输出；
所述快速寻峰与放电控制电路，用于对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路；
所述信号快恢复电路，用于根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平；信号快恢复电路为由CMOS模拟开关和放电电阻串联构成的放电回路，成形放大电路中第二级积分电路的积分电容C3一端通过电阻R6连接到CMOS模拟开关U1的NO管脚，积分电容C3的另一端连接到CMOS模拟开关U1的COM管脚，放电控制信号由模拟开关U1的IN管脚输入，控制NO管脚和COM管脚的导通和断开；当放电控制信号有效时，所述NO管脚和COM管脚在模拟开关U1内部导通，电容C3两端的电荷通过泄流电阻R6泄放，实现对电容C3的快速放电，从而使成形脉冲信号幅度快速恢复到基线幅度；
其中，所述成形放大电路为CR-RCm成形电路；所述CR-RCm成形电路由一个CR微分电路与多级RC积分电路级联构成；RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值调节；
所述快速寻峰与放电控制电路包括：寄存器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器；
其中，寄存器，用于缓存高速AD转换电路输出的数字信号；
所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值；
所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较得到的数字信号的最大值存入峰值寄存器中；阈值比较器将数字信号的最大值与上阈值数据作比较，数字信号的最大值小于上阈值数据，说明当前采样数据所指示的信号幅度已经低于脉冲信号的峰值幅度，则寻峰结束，从而触发停止峰值比较逻辑；当停止峰值比较逻辑时，输出控制信号来控制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号；
所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并将最大值更新到峰值寄存器中；
所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值；
所述存储器，用于存储峰值寄存器输出的所述数字信号的最大值。
2.根据权利要求1所述的电路，其特征在于，所述高速AD转换电路包括：单端转差分放大器与高速AD转换器；
其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器，由高速AD转换器进行数字化采样。
3.一种基于权利要求1-2任一项所述的电路实现脉冲幅度测量的方法，其特征在于，该方法包括：
由成形放大电路将核探测器输出的随机脉冲信号展宽成形成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出；
由高速AD转换电路对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后输出；
由快速寻峰与放电控制电路对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路；
由信号快恢复电路根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平；信号快恢复电路为由CMOS模拟开关和放电电阻串联构成的放电回路，成形放大电路中第二级积分电路的积分电容C3一端通过电阻R6连接到CMOS模拟开关U1的NO管脚，积分电容C3的另一端连接到CMOS模拟开关U1的COM管脚，放电控制信号由模拟开关U1的IN管脚输入，控制NO管脚和COM管脚的导通和断开；当放电控制信号有效时，所述NO管脚和COM管脚在模拟开关U1内部导通，电容C3两端的电荷通过泄流电阻R6泄放，实现对电容C3的快速放电，从而使成形脉冲信号幅度快速恢复到基线幅度；
其中，所述成形放大电路为CR-RCm成形电路；所述CR-RCm成形电路由一个CR微分电路与多级RC积分电路级联构成；RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值调节；
所述快速寻峰与放电控制电路包括：寄存器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器；
其中，寄存器，用于缓存高速AD转换电路输出的数字信号；
所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值；
所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较得到的数字信号的最大值存入峰值寄存器中；阈值比较器将数字信号的最大值与上阈值数据作比较，数字信号的最大值小于上阈值数据，说明当前采样数据所指示的信号幅度已经低于脉冲信号的峰值幅度，则寻峰结束，从而触发停止峰值比较逻辑；当停止峰值比较逻辑时，输出控制信号来控制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号；
所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并将最大值更新到峰值寄存器中；
所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值；
所述存储器，用于存储峰值寄存器输出的所述数字信号的最大值。
4.根据权利要求3所述的方法，其特征在于，所述高速AD转换电路包括：单端转差分放大器与高速AD转换器；
其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器，由高速AD转换器进行数字化采样。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410821108.7A CN104483557B (zh) | 2014-12-24 | 2014-12-24 | 一种减少计数损失的脉冲幅度测量电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410821108.7A CN104483557B (zh) | 2014-12-24 | 2014-12-24 | 一种减少计数损失的脉冲幅度测量电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104483557A CN104483557A (zh) | 2015-04-01 |
| CN104483557B true CN104483557B (zh) | 2017-11-28 |
Family
ID=52758122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410821108.7A Active CN104483557B (zh) | 2014-12-24 | 2014-12-24 | 一种减少计数损失的脉冲幅度测量电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104483557B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105700005B (zh) * | 2016-01-05 | 2018-10-02 | 成都理工大学 | 核脉冲信号峰值采样的多路并行数字多道分析系统 |
| CN106019357B (zh) * | 2016-05-23 | 2019-08-13 | 成都理工大学 | 基于rc逆变换的核脉冲信号处理方法 |
| CN107643445B (zh) * | 2017-06-16 | 2023-06-23 | 华东师范大学 | 基于高速比较器和rc积分电路的幅度测量方法及系统 |
| CN107450092B (zh) * | 2017-08-23 | 2019-07-26 | 中派科技（深圳）有限责任公司 | 用于测量光子信息的装置 |
| CN109239765B (zh) * | 2018-08-28 | 2022-10-11 | 南昌大学 | 一种仿核脉冲产生装置及方法 |
| CN109752591A (zh) * | 2018-11-29 | 2019-05-14 | 北京北广科技股份有限公司 | 一种脉冲测量系统 |
| CN109932742A (zh) * | 2019-03-15 | 2019-06-25 | 苏州笃瑞监测科技有限公司 | 一种基于能谱采集的便携式辐射剂量测量装置 |
| CN110988495B (zh) * | 2019-12-12 | 2021-12-14 | 江苏科技大学 | 一种高速脉冲信号幅度测量方法 |
| CN113358141B (zh) * | 2020-03-06 | 2023-05-09 | 欧姆龙(上海)有限公司 | 光电传感器以及信号处理方法 |
| CN111983588B (zh) * | 2020-08-25 | 2024-05-17 | 中国科学技术大学 | 一种自适应反馈控制装置、方法 |
| CN112731427B (zh) * | 2020-12-21 | 2024-07-12 | 奥比中光科技集团股份有限公司 | 一种基于tof的距离测量系统、方法及电子设备 |
| CN113364418B (zh) * | 2021-06-28 | 2023-03-21 | 贵州航天电子科技有限公司 | 一种程控增益放大电路及信号控制方法 |
| CN113484617B (zh) * | 2021-09-07 | 2021-11-23 | 湖北方圆环保科技有限公司 | 一种脉冲幅度获取装置及脉冲幅度获取方法 |
| CN117741238B (zh) * | 2024-02-20 | 2024-05-28 | 成都工业学院 | 一种信号数字成形方法及系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4104545A (en) * | 1977-08-04 | 1978-08-01 | Krautkramer-Branson, Incorporated | Pulse peak detector circuit |
| CN2869873Y (zh) * | 2004-08-18 | 2007-02-14 | 天津中和科技有限公司 | 一种高速多道脉冲幅度分析采集器 |
| CN101281147A (zh) * | 2007-04-13 | 2008-10-08 | 江苏天瑞信息技术有限公司 | 用于x荧光光谱仪的数字化信噪比增强处理方法 |
| CN202904029U (zh) * | 2012-10-29 | 2013-04-24 | 成都理工大学 | 一种低功耗核信号脉冲幅度分析器 |
| CN103454671B (zh) * | 2013-08-21 | 2016-01-06 | 中国人民解放军第二炮兵工程大学 | 一种基于高速数字采样的核辐射脉冲堆积判断与校正方法 |
| CN204028371U (zh) * | 2014-07-28 | 2014-12-17 | 南华大学 | 应用峰位检测方法实现的单道脉冲幅度分析器 |
-
2014
- 2014-12-24 CN CN201410821108.7A patent/CN104483557B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104483557A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104483557B (zh) | 一种减少计数损失的脉冲幅度测量电路及方法 | |
| CN105301627B (zh) | 一种能谱分析方法、能谱分析系统及伽马射线探测系统 | |
| CN107728460B (zh) | 一种高分辨率的时间间隔测量方法 | |
| CN104502684A (zh) | 一种全数字化峰值到达时刻鉴别方法 | |
| CN104202040B (zh) | 位电平检测电路以及方法 | |
| CN108170018B (zh) | 一种门控环型时间数字转换器及时间数字转换方法 | |
| EP1023644B1 (en) | Timing circuit | |
| CN106019357A (zh) | 基于rc逆变换的核脉冲信号处理方法 | |
| CN106443184B (zh) | 一种相位检测装置及相位检测方法 | |
| CN106405616B (zh) | 一种脉冲测量方法 | |
| CN104660220B (zh) | 一种产生整数频率脉冲的信号发生器及信号产生方法 | |
| CN104251986A (zh) | 一种全波形数字化检测装置 | |
| CN104881268A (zh) | 一种光量子随机源装置及随机位提取方法 | |
| CN107255808A (zh) | 一种激光雷达出射的窄脉冲峰值能量监测装置 | |
| CN110274921A (zh) | 一种全数字二维符合多普勒展宽系统 | |
| CN101866165B (zh) | 基于现场可编程门阵列的回波飞行时间测量方法 | |
| CN106645952A (zh) | 一种信号相位差的检测方法及系统 | |
| CN203858282U (zh) | 一种中频宽带数字峰值检测电路 | |
| CN202033420U (zh) | 用于模拟集成电路测试系统的时间参数测试专用电路 | |
| CN105141294A (zh) | 双预置甄别门控型恒比定时甄别器及数字恒比定时甄别方法 | |
| CN113204044B (zh) | 一种用于核测井仪器的核脉冲能量测量方法 | |
| CN102495284A (zh) | 一种实现频率和时间测量高分辨力的电路 | |
| CN103219970B (zh) | 单粒子瞬态脉冲宽度展宽方法与电路 | |
| CN106443692A (zh) | 一种精确测量跳变沿到达时刻的方法和装置 | |
| CN105092876B (zh) | 速度传感器抗干扰脉冲计数方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |