CN104467914A - 一种扩频测控通信中的高动态快速捕获实现方法 - Google Patents

Abstract

一种扩频测控通信中的高动态快速捕获实现方法，通过复相位旋转、降采样数据存储、分段解扩和分段HDFT运算、迭代自适应门限计算和门限判决进行频率捕获，并根据捕获频率纠正多普勒频偏。本发明通过复相位旋转、数据预存储和离线快速相关运算大幅降低捕获时间，并通过HDFT运算和迭代自适应门限，快速得到多普勒频偏并纠正，在频偏高达±180kHz、多普勒变化率达10kHz/s的情况下，保证测控通信接收机在50ms内对信号完成捕获、码片同步和多普勒频偏校正，本发明实现复杂度低，稳定可靠，资源消耗低。

Description

一种扩频测控通信中的高动态快速捕获实现方法

技术领域

本发明涉及一种扩频测控通信中的高动态快速捕获实现方法。

背景技术

常见的高动态环境下的伪码快速捕获方法有三种：二维搜索、FFT循环相关、FFT部分匹配等。

伪码-多普勒的二维搜索是将多普勒区间划分为若干段，在每一个小区间上进行伪码捕获。捕获时间取决于多普勒频偏范围、频率搜索步进、码片长度等。以扩频测控通信为例，码片长度为1023，码速率为10.23MHz，数据速率为1kps，多普勒范围最大为±180kHz，频率搜索步进选为2.5kHz，每次滑动一个码片进行实时采样捕获，那么最大捕获时间为1023×（180×2÷2.5）×1023÷（10.23×10^6）=14731.2ms，若要在80ms内完成捕获，则需要185个模块同时工作，以赛灵思（Xilinx）公司V5-SX50T 型号可编程逻辑芯片（FPGA）为例，其逻辑查找表（LUT）和寄存器（Register）资源消耗超过50%且判决复杂。

FFT循环相关捕获方法是利用时域卷积等价于频域相乘，利用FFT代替卷积运算。这种方法在一个伪码周期内同时搜索所有的码相位单元，将二维搜索变为频率域的一维搜索，极大地减少捕获时间，但是该方法需要进行多个大点数的FFT运算，其中单路1024点的FFT运算就占V5-SX50T的30%资源，资源消耗大。

基于FFT的部分匹配相关捕获方法是将输序列与本地序列作部分相关运算，将相关结果作FFT分析，根据FFT最大值位置得到多普勒的估计值，该方法在搜索到伪码相位的同时得到了多普勒频移估计值，从而将二维搜索变为伪码相位的一维搜索，减少捕获时间，该方法需要FFT运算的点数较小，但是码片搜索时间仍然超过100ms，要加快捕获则要提高FFT点数，最大消耗V5-SX50T超过70%资源。

目前使用的高动态捕获方法要么捕获时间长、要么消耗资源多，无法做到资源和捕获时间的平衡。

发明内容

本发明提供一种扩频测控通信中的高动态快速捕获实现方法，通过复相位旋转、数据预存储和离线快速相关运算大幅降低捕获时间，并通过HDFT运算和迭代自适应门限，快速得到多普勒频偏并纠正，在频偏高达±180kHz、多普勒变化率达10kHz/s的情况下，保证测控通信接收机在50ms内对信号完成捕获、码片同步和多普勒频偏校正，本发明实现复杂度低，稳定可靠，资源消耗低。

为了达到上述目的，本发明提供一种扩频测控通信中的高动态快速捕获实现方法，包含以下步骤：

步骤1、预处理模块对天线接收到的扩频测控通信信号进行预处理，生成准基带信号；

步骤2、模数转换模块对经过预处理的准基带信号进行AD采样；

步骤3、FPGA电路中的复相位旋转模块对经过AD采样后的数据进行复相位旋转，下变频获得基带数据信号；

步骤4、FPGA电路对经过复相位旋转后的基带数据信号进行降采样数据存储；

步骤5、FPGA电路将降采样数据与本地扩频码进行分段相关解扩，并进行分段六边形离散傅里叶变换HDFT运算，获得合成频率相关值；

步骤6、FPGA电路根据步骤5中获得的合成频率相关值，计算迭代自适应门限，并搜索最大的合成频率相关值进行门限判决，如果最大的合成频率相关值超过迭代自适应门限，则认为此次捕获的频率和码片相位有效，如果最大的合成频率相关值没有超过迭代自适应门限，即本次捕获无效，返回步骤3进行再次数据存储和运算操作；

步骤7、FPGA电路根据步骤6中捕获的最大合成频率相关值消除多普勒频偏，重复进行步骤4～步骤6，若再次捕获的最大合成频率相关值对应的多普勒频偏为0，则认为频率和码片均已成功捕获，在0.4ms的整数周期时间将码片位置传递给FPGA电路中的跟踪模块中进行码环的跟踪，如果频偏不为0，则认为捕获失败，返回步骤3进行再次数据存储和运算操作。

所述的步骤1中，所述的预处理包含低噪声放大和下变频。

所述的步骤3中，将经过AD采样后的数据                                                与本地载波数控振荡器NCO产生的信号进行复相乘，得到：

  （1）；

根据式（1）得到基带I路数据为，基带Q路数据为；

复相位旋转模块并行输出L组不同多普勒频率范围的基带数据信号。

所述的步骤4中，FPGA电路将降采样后的数据存储到随机存储器RAM中。

所述的步骤5包含以下步骤：

步骤5.1、采用高速时钟读取本地扩频码，并分段读取RAM中的降采样数据；

步骤5.2、将本地扩频码和RAM中的降采样数据做相关，分段解扩得到相关值；

步骤5.3、将步骤5.2中产生的所有相关值分别与傅里叶变换相位矢量进行矢量乘；

步骤5.4、将步骤5.3中产生的相关值的傅里叶矢量乘结果分别累加，得到合成频率相关值；

步骤5.5、根据K个傅里叶变换相位矢量，重复进行步骤5.1～步骤5.4，得到合成频率相关值，其中m=1~L×K；

步骤5.6、通过地址移位寄存器改变本地扩频码的初始相位，轮询1023个码相位，重复进行步骤5.1～步骤5.5，得到196416个合成频率相关值，其中m= 1~L×K，n=1~1023。

所述的步骤6中，计算迭代自适应门限包含以下步骤：

步骤6.1、计算，同时计算，其中， c1，c2是迭代系数，c1、c2均小于1，通过调节c1、c2之间的比例关系得到合适的门限平坦度，k=1~m×n，m=1~ L×K，n=1~1023；

步骤6.2、将步骤6.1中的迭代结果取平均值，即得最终的判决门限，其中，c3是迭代系数，c3的取值决定了迭代自适应门限的大小，迭代自适应门限需小于最大合成频率相关值的一半，同时迭代自适应门限需大于除了最大合成频率相关值外的所有值。

所述的步骤7中，FPGA电路根据步骤6中捕获的最大合成频率相关值消除多普勒频偏的步骤包含：将本地载波数控振荡器NCO 的频率加上或者减去最大合成频率相关值对应的多普勒频偏，消除多普勒频偏。

本发明通过复相位旋转、数据预存储和离线快速相关运算大幅降低捕获时间，并通过HDFT运算和迭代自适应门限，快速得到多普勒频偏并纠正，在频偏高达±180kHz、多普勒变化率达10kHz/s的情况下，保证测控通信接收机在50ms内对信号完成捕获、码片同步和多普勒频偏校正，本发明实现复杂度低，稳定可靠，资源消耗低。

附图说明

图1是本发明的流程图。

图2是实施例中高动态快速捕获实现方法的实现时序图。

具体实施方式

以下根据图1～图2，具体说明本发明的较佳实施例。

如图1所示，本发明提供一种扩频测控通信中的高动态快速捕获实现方法，包含以下步骤：

步骤1、预处理模块对天线接收到的扩频测控通信信号进行预处理，生成准基带信号；

天线接收到的扩频测控通信信号可表示为：；

其中S表示信号，A表示载波幅度，P表示扩频伪码，D表示数据码，表示载波频率，表示多普勒频偏，表示载波初相，i和j分别为发送站序号和接收站信号，TC表示遥测，R表示测距；

所述的预处理包含低噪声放大和下变频，本实施例中，预处理模块采用ADI公司的模块化芯片；

步骤2、模数转换模块对经过预处理的准基带信号进行模数变换（AD）采样；

本实施例中，模数转换模块采用模数转换芯片，对经过预处理的准基带信号进行AD采样，并将转换得到二进制数据保存到FPGA（现场可编程门阵列）电路中的存储器；

步骤3、FPGA电路中的复相位旋转模块（复相位旋转模块通过FPGA数字编程实现）对经过AD采样后的数据进行复相位旋转，下变频获得基带数据信号；

实现步骤如下：

将经过AD采样后的数据与本地载波NCO （数控振荡器number controlled oscillator）产生的信号进行复相乘得到：   （1）；

根据式（1）得到基带I路数据为，基带Q路数据为；

复相位旋转模块并行输出三组基带数据，其设定频率分别为、和，转换为基带数据为、，、和、；

根据傅里叶变换定义，HDFT模块可覆盖的多普勒范围为±80kHz，通过采用复相位旋转结合并行运算可满足±180kHz的多普勒频偏捕获范围，复相位旋转利用射频前端正交下变频并数字化的I、Q两路数据，并将其转换为基带信号，没有传统下变频产生的倍频分量，无需使用滤波器，大大降低了FPGA电路的资源消耗；

步骤4、FPGA电路对经过复相位旋转后的基带I路信号（、、）和基带Q路信号（、、）分别进行降采样数据存储；

FPGA电路对步骤3中得到的三组不同频率的基带数据并行处理，同时进行降采样，并将降采样后的三组数据存储到FPGA电路自带的随机存储器RAM中；

以下以频率为的基带数据和为例，说明降采样数据存储的处理过程：

将基带I路数据和基带Q路数据各取4×1023码片时间（0.4ms）的采样数据通过累加求和降采样（原采样频率比较高，通过样点累加降低采样率）到样本采样率为10.23MHz，数据量为4092，再补4个0，凑齐4096个数据（数据量的大小需要满足2的n次方），并将4096个数据存储到RAM中，为后续HDFT准备；

步骤5、FPGA电路将降采样数据与本地扩频码进行分段相关解扩（需要本地扩频码进行1023次滑动相关搜索），并进行分段HDFT（六边形离散傅里叶变换）运算获得合成频率相关值；

传统的FFT或是DFT运算均有较大的计算时延，而本方法中的HDFT运算运用到的数据存储块本身的特点，只需通过RAM数据的读取、乘法和累加等简单运算，就可以得出HDFT的最后结果，几乎没有计算时延；

所述的步骤5包含以下步骤：

步骤5.1、采用高速时钟读取本地扩频码（PN码）（本地扩频码的相位初始值为1），并分段读取RAM中的降采样数据，分段数为64；

步骤5.2、将本地扩频码和RAM中的降采样数据做相关，分段解扩得到相关值；

每64个RAM数据产生一个相关值，分段数为64，共有64个相关值，即k=1~64，分别对应64个频率为f₀+2.5KHz×（k-32），即覆盖了±80KHz的多普勒频偏；

步骤5.3、将步骤5.2中产生的所有相关值分别与傅里叶变换相位矢量进行矢量乘，并将矢量乘结果存储到另一个RAM中；

步骤5.4、将64个相关值的傅里叶矢量乘结果分别累加，得到合成频率相关值，即DFT结果；

步骤5.5、针对64个傅里叶变换相位矢量，重复进行步骤5.1～步骤5.4，分别对三组降采样数据并行执行可得到3×64=192个合成频率相关值，其中m=1~192，分别代表不同频率分量的合成频率相关值，

步骤5.6、通过地址移位寄存器改变本地扩频码的初始相位，轮询1023个码相位（每次将初始相位初值++1），重复进行步骤5.1～步骤5.5，得到196416个合成频率相关值，其中m=1~192，n=1~1023；

步骤6、FPGA电路根据步骤5中获得的合成频率相关值，计算迭代自适应门限，并搜索最大的合成频率相关值进行门限判决，如果最大的合成频率相关值超过迭代自适应门限，则认为此次捕获的频率和码片相位有效，如果最大的合成频率相关值没有超过迭代自适应门限，即本次捕获无效，返回步骤3进行再次数据存储和运算操作；

门限判决采用迭代自适应门限，能够精确跟踪当前信号各频谱分量的强度，并得出判决门限结果；

所述的步骤6中，计算迭代自适应门限包含以下步骤：

步骤6.1、设计迭代系数c1，c2，通过调节c1、c2之间的比例关系得到合适的门限平坦度，c1、c2均小于1，计算，同时计算，其中，k=1~196416，m=1~192，n=1~1023；

步骤6.2、将步骤6.1中的迭代结果取平均值，并设计系数c3即得最终的判决门限，c3的取值决定了迭代自适应门限的大小，迭代自适应门限需小于最大合成频率相关值的一半，同时迭代自适应门限需大于除了最大合成频率相关值外的所有值；

步骤7、FPGA电路按照步骤6中捕获的最大合成频率相关值对应的多普勒频偏改变本地载波数控振荡器NCO 的频率（将本地载波数控振荡器NCO 的频率加上或者减去最大合成频率相关值对应的多普勒频偏），消除多普勒频偏，重复进行步骤4～步骤6，若再次捕获的最大合成频率相关值对应的多普勒频偏为0，则认为频率和码片均已成功捕获，在0.4ms的整数周期时间将码片位置传递给FPGA电路中的跟踪模块（该跟踪模块通过编程实现）中进行码环的跟踪，如果频偏不为0，则认为捕获失败，返回步骤3进行再次数据存储和运算操作。

实施例1：

扩频测控通信伪码码长为1023，码片速率为10.23Mcps，数据速率为1kbps，一个数据比特占据了10组码片的时间，下面分步描述方法实现过程：

1、将AD采样和复相位旋转后的准基带I、Q两路各4组1023码片时间（0.4ms）的采样数据通过累加求和下采样到10.23MHz，并存储到RAM中，数据量为4092，再补4个0，凑齐4096个数据，为后续HDFT准备。

2、采用200MHz读取时钟对RAM中的数据进行读取，并改变本地扩频码相位进行分段解扩得出相关值，分段数为64，将64个相关值进行HDFT运算，该过程包含了乘法和累加运算，最后得到对应64个频率的相关值。

3、通过复相位旋转和并行计算同时执行步骤1和步骤2，以覆盖完整捕获带，最后得到192个相关值，通过比较得出最大相关值。

4、计算迭代自适应门限，并搜索最大的频率相关值进行门限判决，过门限则认为此次捕获的频率和码片相位有效。按捕获频率改变复相位旋转模块相位查找表的初始值，以抵消多普勒频偏，将步骤1、2、3再次计算，若第二次频率捕获结果的频偏为0则认为频率和码片均已成功捕获。

图2所示为快速捕获方法实现时序，其中第一次捕获过程用于搜索多普勒频偏，其中数据存储耗时0.4ms，1023码片轮询和HDFT运算消耗1023×4164个时钟，FPGA工作频率为200MHz，那么耗时为21.3ms，结束第一次捕获所得频率经校准后再次进行频率和码片相位捕获，频率经确认无误则将码片对其位置信息传递给跟踪模块，跟踪模块码片捕获确认无误即进行码环跟踪，整个处理时间约44.4ms。

上述模块采用型号为V5-SX50T的FPGA电路的资源消耗为27%，达到了捕获速度和资源占用的平衡。

本发明通过复相位旋转、数据预存储和离线快速相关运算大幅降低捕获时间，并通过HDFT运算和迭代自适应门限，快速得到多普勒频偏并纠正，在频偏高达±180kHz、多普勒变化率达10kHz/s的情况下，保证测控通信接收机在50ms内对信号完成捕获、码片同步和多普勒频偏校正，本发明实现复杂度低，稳定可靠，资源消耗低。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (7)

1.一种扩频测控通信中的高动态快速捕获实现方法，其特征在于，包含以下步骤：

步骤1、预处理模块对天线接收到的扩频测控通信信号进行预处理，生成准基带信号；

步骤2、模数转换模块对经过预处理的准基带信号进行AD采样；

步骤3、FPGA电路中的复相位旋转模块对经过AD采样后的数据进行复相位旋转，下变频获得基带数据信号；

步骤4、FPGA电路对经过复相位旋转后的基带数据信号进行降采样数据存储；

步骤5、FPGA电路将降采样数据与本地扩频码进行分段相关解扩，并进行分段六边形离散傅里叶变换HDFT运算，获得合成频率相关值；

步骤6、FPGA电路根据步骤5中获得的合成频率相关值，计算迭代自适应门限，并搜索最大的合成频率相关值进行门限判决，如果最大的合成频率相关值超过迭代自适应门限，则认为此次捕获的频率和码片相位有效，如果最大的合成频率相关值没有超过迭代自适应门限，即本次捕获无效，返回步骤3进行再次数据存储和运算操作；

步骤7、FPGA电路根据步骤6中捕获的最大合成频率相关值消除多普勒频偏，重复进行步骤4～步骤6，若再次捕获的最大合成频率相关值对应的多普勒频偏为0，则认为频率和码片均已成功捕获，在0.4ms的整数周期时间将码片位置传递给FPGA电路中的跟踪模块中进行码环的跟踪，如果频偏不为0，则认为捕获失败，返回步骤3进行再次数据存储和运算操作。

2.如权利要求1所述的扩频测控通信中的高动态快速捕获实现方法，其特征在于，所述的步骤1中，所述的预处理包含低噪声放大和下变频。

3.如权利要求2所述的扩频测控通信中的高动态快速捕获实现方法，其特征在于，所述的步骤3中，将经过AD采样后的数据                                                与本地载波数控振荡器NCO产生的信号进行复相乘，得到：

  （1）；

根据式（1）得到基带I路数据为，基带Q路数据为；

复相位旋转模块并行输出L组不同多普勒频率范围的基带数据信号。

4.如权利要求3所述的扩频测控通信中的高动态快速捕获实现方法，其特征在于，所述的步骤4中，FPGA电路将降采样后的数据存储到随机存储器RAM中。

5.如权利要求4所述的扩频测控通信中的高动态快速捕获实现方法，其特征在于，所述的步骤5包含以下步骤：

步骤5.1、采用高速时钟读取本地扩频码，并分段读取RAM中的降采样数据；

步骤5.2、将本地扩频码和RAM中的降采样数据做相关，分段解扩得到相关值；

步骤5.3、将步骤5.2中产生的所有相关值分别与傅里叶变换相位矢量进行矢量乘；

步骤5.4、将步骤5.3中产生的相关值的傅里叶矢量乘结果分别累加，得到合成频率相关值；

步骤5.5、根据K个傅里叶变换相位矢量，重复进行步骤5.1～步骤5.4，得到合成频率相关值，其中m=1~L×K；

步骤5.6、通过地址移位寄存器改变本地扩频码的初始相位，轮询1023个码相位，重复进行步骤5.1～步骤5.5，得到196416个合成频率相关值，其中m= 1~L×K，n=1~1023。

6.如权利要求5所述的扩频测控通信中的高动态快速捕获实现方法，其特征在于，所述的步骤6中，计算迭代自适应门限包含以下步骤：

步骤6.1、计算，同时计算，其中， c1，c2是迭代系数，c1、c2均小于1，通过调节c1、c2之间的比例关系得到合适的门限平坦度，k=1~m×n，m=1~ L×K，n=1~1023；

步骤6.2、将步骤6.1中的迭代结果取平均值，即得最终的判决门限，其中，c3是迭代系数，c3的取值决定了迭代自适应门限的大小，迭代自适应门限需小于最大合成频率相关值的一半，同时迭代自适应门限需大于除了最大合成频率相关值外的所有值。

7.如权利要求6所述的扩频测控通信中的高动态快速捕获实现方法，其特征在于，所述的步骤7中，FPGA电路根据步骤6中捕获的最大合成频率相关值消除多普勒频偏的步骤包含：将本地载波数控振荡器NCO的频率加上或者减去最大合成频率相关值对应的多普勒频偏，消除多普勒频偏。