CN104465932A - 光电半导体元件及其制作方法 - Google Patents
光电半导体元件及其制作方法 Download PDFInfo
- Publication number
- CN104465932A CN104465932A CN201310426331.7A CN201310426331A CN104465932A CN 104465932 A CN104465932 A CN 104465932A CN 201310426331 A CN201310426331 A CN 201310426331A CN 104465932 A CN104465932 A CN 104465932A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- optoelectronic semiconductor
- base material
- interlayer connector
- weld pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 88
- 239000007787 solid Substances 0.000 claims abstract description 61
- 230000005693 optoelectronics Effects 0.000 claims description 123
- 239000011229 interlayer Substances 0.000 claims description 58
- 239000011248 coating agent Substances 0.000 claims description 52
- 238000000576 coating method Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 33
- 239000010410 layer Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 6
- 238000012856 packing Methods 0.000 claims 8
- 239000000084 colloidal system Substances 0.000 abstract 3
- 238000007789 sealing Methods 0.000 abstract 3
- 238000005516 engineering process Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004568 cement Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开一种光电半导体元件及其制作方法。光电半导体元件包括基材、第一实心介层插塞、光电半导体芯片、荧光层以及封胶体。其中，第一实心介层插塞贯穿基材。光电半导体芯片封胶体，具有一第一电极，对准并与第一实心介层插塞电连接。荧光层覆盖于光电半导体芯片的至少一表面上。封胶体包覆基材、光电半导体芯片以及荧光层。
Description
技术领域
本发明涉及一种半导体封装结构及其制作方法，且特别是涉及一种光电半导体元件及其制作方法。
背景技术
发光半导体元件具有低耗电量、低发热量、操作寿命长、耐撞击、体积小、反应速度快、无汞以及可发出稳定波长的色光等良好光电特性，随着光电科技的进步，已被视为新世代光源的较佳选择之一。
以白光发光二极管(Light Emitting diode；LED)元件为例，传统上是在封装设计中是采用焊线(Wire bonding)来进行芯片的串接。然而，因打线制作工艺上的限制，芯片与芯片之间必须预留焊线距离，不仅造成封装结构尺寸大幅增加，而限制了芯片矩阵的构装数量，不利于元件的微小化。再者，当使用芯片矩阵进行多颗芯片封装时，由于芯片排列较为分散，更容易影响荧光层涂布的均匀性，不仅会造成元件后续制作工艺良率偏低的问题，更会因为荧光层混光不均匀，造成白光发光二极管元件偏光或偏色的问题。
因此，有需要提供一种先进的光电半导体芯片封装结构及其制作方法，解决现有技术所面临的问题。
发明内容
为解决上述问题，本发明一方面是提供一种光电半导体元件，其包括基材、第一实心介层插塞、光电半导体芯片、荧光层以及封胶体。其中，第一实心介层插塞贯穿基材。光电半导体芯片，具有一第一电极，对准并与第一实心介层插塞电性接触。荧光层覆盖于光电半导体芯片的至少一表面上。封胶体包覆基材、光电半导体芯片以及荧光层。
在本发明的一实施例之中，光电半导体元件还包括:位于基材第一表面上的第一图案化金属层，以及位于基材第二表面上的第二图案化金属层。其中第二表面位于基材上相对于第一表面的相反一侧。第一图案化金属层，具有至少一第一焊垫，对准且与第一实心介层插塞直接连触；第二图案化金属层，具有至少一第二焊垫，对准且与第一实心介层插塞直接接触。
在本发明的一实施例之中，第一电极是经由第一焊垫与第一实心介层插塞电连接。
在本发明的一实施例之中，光电半导体元件还包含：与基材结合的一承载基板，通过承载基板和封胶体，可将基材、发光二极管芯片以及荧光层与外部空气隔离。
在本发明的一实施例之中，承载基板具有与第二焊垫直接接触的金属线路。
在本发明的一实施例之中，光电半导体元件还包含:贯穿基材的第二实心介层插塞，对准且与光电半导体芯片的第二电极电性接触。
本发明另一方面是提供一种光电半导体元件的制作方法，包含下述步骤:首先提供一基材以及贯穿基材的第一实心介层插塞。接着，将光电半导体芯片的第一电极，对准并与第一实心介层插塞电性接触。然后，于光电半导体芯片的至少一个表面，涂布荧光层。后续，以封胶体包覆基材、发光半导体芯片以及荧光层。
在本发明的一实施例之中，提供基材与第一实心介层插塞的歩骤，还包括:于基材的第一表面上，形成具有至少一个第一焊垫的第一图案化金属层，使第一焊垫对准且与第一实心介层插塞直接接触；以及于基材的第二表面上，形成具有至少一个第二焊垫的第二图案化金属层，对准且与第一实心介层插塞直接接触，其中第二表面位于基材上相对于第一表面的相反一侧。
在本发明的一实施例之中，提供基材与第一实心介层插塞的歩骤，还包括于第一图案化金属层之上，形成一图案化绝缘层，将第一焊垫暴露于外。
在本发明的一实施例之中，将光电半导体芯片的第一电极，对准并与第一实心介层插塞电性接触的步骤，包括使用锡球来连接第一电极与第一焊垫。
在本发明的一实施例之中，光电半导体元件的制作方法还包括，将一承载基板与基材结合，并使第二焊垫与该承载基板的金属线路电连接。
在本发明的一实施例之中，将承载基板与基材结合的步骤，包括使用锡球，连接承载基板的金属线路与第二焊垫。
在本发明的一实施例之中，将封胶体包覆基材、光电半导体芯片以及荧光层的步骤，包括以封胶体包覆基材、光电半导体芯片、荧光层以及一部分的承载基板，用于将基材、光电半导体芯片以及荧光层与外部空气隔离。
在本发明的一实施例之中，光电半导体元件的制作方法还包括，提供贯穿基材的第二实心介层插塞，使光电半导体芯片的至少一个第二电极，对准且与第二实心介层插塞电连接。
根据上述实施例，本发明是提供一种光电半导体元件，其是采用倒装接合(flip chip bonding)方式，将至少一光电半导体芯片的电极，对准并且使其与贯穿基材的实心介层插塞焊垫电连接。之后，再将荧光层覆盖于光电半导体芯片的至少一表面上，并以封胶体包覆基材、光电半导体芯片以及荧光层。
相比较于现有打线封装技术，光电半导体芯片在进行封装时，封装结构必须横向延伸，方能使打线与基材的焊垫电连接。采用倒装封装结构的光电半导体芯片，其与芯片电极是纵向对准下方的实心介层插塞接触，所需要的封装尺寸较小，有利于光电半导体元件的微小化。
另外，由于封装尺寸较小，可使光电半导体芯片排列更加紧密，当进行荧光层涂布与封装时，还可增加各个光电半导体元件的荧光层的均匀性，解决现有光电半导体元件偏光或偏色的问题。再加上，本发明的倒装封装技术，所采用的实心介层插塞，可有效率地将光电半导体芯片所产生的热，传导到基材背面，相较于现有的打线封装技术，其散热效果更佳，可提升光电半导体元件的效能。
附图说明
图1A至1G是根据本发明的一实施例所绘示的制作光电半导体元件100的结构剖视图；
图2是根据本发明的另一实施例所绘示，同时在多个光电半导体芯片上涂布荧光层的结构剖视图；
图3是根据本发明的一实施例所绘示的光电半导体元件的结构剖视图。
符号说明
100： 光电半导体元件 101：基材
101a：基材的第一表面 101b：基材的第二表面
102a：实心介层插塞 102b：实心介层插塞
103： 图案化金属层 103a：焊垫
103b：焊垫 104：图案化金属层
104a：焊垫 104b：焊垫
105： 图案化绝缘层 106：光电半导体芯片
106a：光电半导体芯片的电极
106b：光电半导体芯片的电极
106c：光电半导体芯片的上表面
106d：光电半导体芯片的侧壁
107： 锡球 108：承载基板
108a：金属线路 109：荧光层
110： 锡球 111：绝缘胶
112： 封胶体 201：基材
209 :荧光层 212:晶片切割步骤
300： 光电半导体元件 308：承载基板
312：封胶体体
具体实施方式
本发明提供一种具有较小封装尺寸的光电半导体元件及其制作方法，可增加光电半导体元件的荧光层的均匀性，解决现有光电半导体元件因荧光层混光不均，所造成的偏光或偏色等问题。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合所附附图，作详细说明如下。
请参照图1A至1G，图1A至1G是根据本发明的一实施例所绘示的制作光电半导体元件100的结构剖视图。制作光电半导体元件100的方法包括下述步骤:
首先提供具有一第一表面101a以及第二表面101b的基材101(如图1A所绘示)。其中，第二表面101b位于基材101上，相对于第一表面101a的相反一侧。在本发明的一些实施例之中，基材101可以是导线架(lead frame)、印刷电路板(Printing Circuit Board,PCB)、软性电路板、陶瓷基板或其他任何的管芯承载器(die carrier)。而在本实施例之中，基材101是一印刷电路板，其材质可以例如是双马来酰亚胺-三氮杂苯树脂（bismaleimide-triazine resin，BT），或者是其他类似材料。
之后，于基材101之中，形成至少一个贯穿基材101的实心介层插塞，例如实心介层插塞102a和102b，由基材101的第一表面101a延伸至第二表面101b(如图1B所绘示)。在本发明的一些实施例之中，实心介层插塞102a和102b，则是贯穿基材101的金属(例如铜质或铝质)插塞。
然后，于基材101的第一表面101a上，形成一图案化金属层103，其中图案化金属层102至少包含一个焊垫(例如焊垫103a和103b)，并且使焊垫103a和103b分别对准实心介层插塞102a和102b，且与实心介层插塞102a和102b直接连接。并于基材101的第二表面101b上，形成另一个图案化金属层104，其中图案化金属层103至少包含一个焊垫(例如焊垫104a和104b)，使焊垫104a和104b分别对准实心介层插塞102a和102b，且与实心介层插塞102a和102b直接连接(如图1B所绘示)。
而值得注意的是，虽然在本实施例之中，实心介层插塞102a和102b，是先于图案化金属层103和104形成。但在其他实施例之中，实心介层插塞102a和102b及图案化金属层103或104的形成先后，并不以此为限。也可以在基材101的表面上先形成图案化金属层103或104，使焊垫103a和103b分别对准焊垫104a和104b。之后，再形成贯穿基材101的实心介层插塞102a和102b，使其对准且直接连接焊垫103a、103b、104a和104b。
接着，可选择性的在金属层103之上，形成一图案化绝缘层105，将焊垫103a和103b暴露于外(如图1C所绘示)。在本发明的一些实施例之中，构成图案化绝缘层105的材质，可以是例如二氧化硅、氮化硅、氮氧化硅、环氧树脂(epoxy resin)或类似的绝缘材质。在本发明的另一些实施例之中，也可以不要制作此绝缘层105，将图案化金属层103暴露于外，直接定义焊垫103a和103的范围，以节省成本。
后续，提供至少一个光电半导体芯片106，并将光电半导体芯片104的电极106a和106b，分别对准实心介层插塞102a和102b，并与实心介层插塞102a和102b电性接触(如图1D所绘示)。在本发明的一些实施例之中，光电半导体芯片106可以是发光二极管(Light-Emitting Diode，LED)芯片、有机发光二极管(Organic Light-Emitting Diode，OLED)芯片或激光二极管(laser diode)芯片、光二极管(photodiode)芯片、电荷耦合元件(Charge-CoupledDevice，CCD)芯片或太阳电池(solar cell)芯片。在本实施例之中，光电半导体芯片106是一发光二极管芯片，且此一发光二极管芯片的阴极与阳极电极(即电极104a和104b)，是位于光电半导体芯片106的相同一侧。
而使光电半导体芯片106的电极106a和106b，分别对准并与实心介层插塞102a和102b电性接触的方式，是将光电半导体芯片106放置于图案化绝缘层105上，并使用锡球107将半导体芯片106的电极106a和106b，和暴露于外的焊垫103a和103b联结。由于焊垫103a和103b是分别对准且直接连接实心介层插塞102a和102b；因此与焊垫103a和103b联结的电极106a和106b，即可分别对准并与实心介层插塞102a和102b电性接触。
然后，于光电半导体芯片106的至少一个表面，涂布荧光层109。在本发明的一些实施例之中，在涂布荧光层109之前，较佳会在锡球107以及电极106a和106b周边，形成一绝缘胶111。之后，再于未被绝缘胶111覆盖的光电半导体芯片106的上表面106c以及侧壁106d上，涂布荧光层109(如图1E所绘示)。
值得注意的是，前述的荧光层109涂布步骤，可同时实施于多个光电半导体芯片106上。参照图2，图2是根据本发明的另一实施例所绘示，同时在多个光电半导体芯片106上涂布荧光层209的结构剖视图。首先，通过晶片级制作工艺(wafer-level processing)，采用如图1A至1D所示的步骤，将多个光电半导体芯片106，以阵列型式排列并固定于基材101上。再同步地在多个光电半导体芯片106上，进行如图1E所示的荧光层209涂布步骤。后续，进行晶片切割(wafer dicing)步骤212，形成类似图1E所示的结构。由于晶片级制作工艺，可将多个光电半导体芯片106，紧密排列于基材101上，缩短相邻二个光电半导体芯片106之间的间距。故而，在进行荧光层109涂布步骤时，可增加各个光电半导体元件106的荧光层109的均匀性。
接着请再参照图1E，将与光电半导体芯片106结合的基材101，固定于承载基板108上。在本发明的一些实施例之中，使用锡球110将基材101第二表面101的焊垫104a和104b与位于承载基板108上的金属线路108a连接，并且使光电半导体芯片106和承载基板108产生电性接触(如图1F所绘示)。在本发明的一些实施例之中，承载基板108可以是金属核心的印刷电路板(Metal Core Printed Circuit Board，MCPCB)、陶瓷电路板(ceramic circuitboard)或具有良好的热传导效果的基板。
由于本发明的实施例，是采用倒装封装结构，来对光电半导体芯片106进行封装。亦即是采用纵向对准，且直接和实心介层插塞102a和102b接触的锡球107以及110，来使光电半导体芯片106固定于承载基板108上，并且与承载基板108的金属线路108a产生电连接。因此封装结构并不需要横向延伸，所需要的封装尺寸较小，有利于光电半导体元件100的微小化。且可使更多的光电半导体芯片106，紧密排列于承载基板108上，大幅提高光电半导体元件100的封装密度(packaging density)。
后续，以封胶体112包覆基材101、光电半导体芯片106、荧光层109以及一部分的承载基板108，用于将基材101、发光半导体晶106片以及荧光层109与外部空气隔离，形成如图1G所绘示的光电半导体芯片封装结构100。
其中，光电半导体元件100包括基材101、实心介层插塞102a和102b、光电半导体芯片106、荧光层109、承载基板108以及封胶体112。其中，实心介层插塞102a和102b贯穿基材101。光电半导体芯片106，具有电极106a和106b，对准并与实心介层插塞102a和102b电性接触。荧光层109覆盖于光电半导体芯片106的上表面106c以及侧壁106d上。基材101固定于承载基板108之上。封胶体112包覆基材101、光电半导体芯片106、荧光层109以及一部分的承载基板108上，用于将基材101、发光半导体晶106片以及荧光层109与外部空气隔离。
在本发明的一些实施例中，封胶体112的材质，较佳可以是环氧树脂、硅胶或聚亚酰胺(Polyimide，PI)等透明的封胶体化合物(MoldingCompounds)。凝固后的封胶体112，除可保护光电半导体元件100外，还可形成半球形的透明微透镜结构，用来增进光电半导体元件100的光学效率。
虽然在本实施例中，封胶体112单一透明微透镜结构，仅包覆一个由基材101、发光半导体晶106，但本发明的其他实施例中并不以此为限。例如请参照图3，图3是根据本发明的一实施例所绘示的光电半导体元件300的结构剖视图。其中，光电半导体元件300光电半导体芯片106的结构大致与光电半导体元件100相似，差别在于，光电半导体元件300中，由封胶体312所构成的单一透明微透镜结构，可同时包覆多个固定于承载基板208上的发光半导体晶106。
根据上述实施例，本发明是提供一种光电半导体元件，其是采用倒装接合方式，将至少一光电半导体芯片的电极，直接与贯穿基材的实心介层插塞焊垫结合。之后，再将荧光层覆盖于光电半导体芯片的至少一表面上，并以封胶体包覆基材、光电半导体芯片以及荧光层。
相较于现有打线封装技术，光电半导体芯片在进行封装时，封装结构必须横向延伸，方能使打线与基材的焊垫电连接。采用倒装封装结构的光电半导体芯片，其与芯片电极是纵向对准下方的实心介层插塞接触，所需要的封装尺寸较小，可使光电半导体芯片排列更加紧密有利于光电半导体元件的微小化。
另外，当进行荧光层涂布与封装时，还可增加各个光电半导体元件的荧光层的均匀性，解决现有光电半导体元件偏光或偏色的问题。再加上，本发明的倒装封装技术，所采用的实心介层插塞，可有效率地将光电半导体芯片所产生的热，外扇到基材背面，相较于现有的打线封装技术，其散热效果更佳，可提升光电半导体元件的效能。
虽然已结合以上较佳实施例公开了本发明，然而其并非用以限定本发明。任何该领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰。因此本发明的保护范围应以附上的权利要求所界定的为准。
Claims (14)
1.一种光电半导体芯片封装结构，包括:
基材；
第一实心介层插塞，贯穿该基材;
光电半导体芯片，具有一第一电极，对准并与该第一实心介层插塞电连接；
荧光层，覆盖于该光电半导体芯片的至少一表面；以及
封胶体，包覆该基材、该光电半导体芯片以及该荧光层。
2.如权利要求1所述的光电半导体芯片封装结构，还包括:
第一图案化金属层，位于该基材的一第一表面上，具有至少一第一焊垫，对准且与该第一实心介层插塞直接接触；以及
第二图案化金属层，位于该基材的一第二表面上，具有至少一第二焊垫，对准且与该第一实心介层插塞直接接触；其中该第二表面，位于该基材上相对于该第一表面的相反一侧。
3.如权利要求2所述的光电半导体芯片封装结构，其中该第一电极经由该第一焊垫，与该第一实心介层插塞电连接。
4.如权利要求2所述的光电半导体芯片封装结构，还包含承载基板，与该基材结合；通过该承载基板和该封胶体，将该基材、该发光二极管芯片以及该荧光层与外部空气隔离。
5.如权利要求4所述的光电半导体芯片封装结构，其中该承载基板具有一金属线路，与该第二焊垫直接接触。
6.如权利要求1所述的光电半导体芯片封装结构，还包含第二实心介层插塞，贯穿该基材，且对准并与该光电半导体芯片的一第二电极电连接。
7.一种光电半导体芯片的封装方法，包含下述步骤:
提供一基材以及一第一实心介层插塞，贯穿该基材;
将一光电半导体芯片的一第一电极，对准并与该第一实心介层插塞电性接触；
于该光电半导体芯片的至少一表面，涂布一荧光层；以及
以一封胶体包覆该基材、该发光半导体芯片以及该荧光层。
8.如权利要求7所述的的光电半导体芯片封装方法，其中提供该基材与该第一实心介层插塞的歩骤，还包括:
于该基材的一第一表面上，形成具有至少一第一焊垫的一第一图案化金属层，使该第一焊垫对准且与该第一实心介层插塞直接接触；以及
于该基材的一第二表面上，形成具有至少一第二焊垫的一第二图案化金属层，对准且与该第一实心介层插塞直接接触，其中该第二表面，位于该基材上相对于该第一表面的相反一侧。
9.如权利要求8所述的的光电半导体芯片封装方法，其中提供该基材与该第一实心介层插塞的歩骤，还包括于该图案化第一金属层之上，形成一图案化绝缘层，将该第一焊垫暴露于外。
10.如权利要求8所述的光电半导体芯片封装方法，其中将该光电半导体芯片的该第一电极，对准并与该第一实心介层插塞电性接触的步骤，包括使用一锡球来连接该第一电极与该第一焊垫。
11.如权利要求8所述之光电半导体芯片封装方法，还包括将一承载基板与该基材结合，并使该第二焊垫与该承载基板的一金属线路电连接。
12.如权利要求11所述的光电半导体芯片封装方法，其中将该承载基板与该基材结合的步骤，包括使用一锡球，连接该金属线路与该第二焊垫。
13.如权利要求11所述的光电半导体芯片封装方法，其中在将该封胶体包覆该基材、该发光半导体芯片以及该荧光层的步骤，包括以该封胶体包覆该基材、该光电半导体芯片、该荧光层以及一部分该承载基板，用于将该基材、该光电半导体芯片以及该荧光层与外部空气隔离。
14.如权利要求7所述的光电半导体芯片封装方法，还包括:
提供一第二实心介层插塞，贯穿该基材，使该光电半导体芯片的至少一第二电极，对准且与该第二实心介层插塞电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310426331.7A CN104465932A (zh) | 2013-09-18 | 2013-09-18 | 光电半导体元件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310426331.7A CN104465932A (zh) | 2013-09-18 | 2013-09-18 | 光电半导体元件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104465932A true CN104465932A (zh) | 2015-03-25 |
Family
ID=52911658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310426331.7A Pending CN104465932A (zh) | 2013-09-18 | 2013-09-18 | 光电半导体元件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465932A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106875853A (zh) * | 2017-01-22 | 2017-06-20 | 深圳晗竣雅科技有限公司 | 一种数字化阵列光源芯片及制造方法以及投影装置 |
-
2013
- 2013-09-18 CN CN201310426331.7A patent/CN104465932A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106875853A (zh) * | 2017-01-22 | 2017-06-20 | 深圳晗竣雅科技有限公司 | 一种数字化阵列光源芯片及制造方法以及投影装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI390772B (zh) | 半導體裝置及其製造方法 | |
| US20150060911A1 (en) | Optoelectronic semiconductor device and fabricating method thereof | |
| EP2515353B1 (en) | Light emitting diode package | |
| TWI642874B (zh) | 發光二極體組件以及相關之照明裝置 | |
| TWI467737B (zh) | 發光二極體封裝結構、照明裝置及發光二極體封裝用基板 | |
| TWI535077B (zh) | 發光單元及其發光模組 | |
| US8399267B2 (en) | Methods for packaging light emitting devices and related microelectronic devices | |
| US9431592B2 (en) | Submount with cavities and through vias for LED packaging | |
| US9012941B2 (en) | Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device | |
| CN102610735B (zh) | 一种具有电热分离结构的发光器件及其制造方法 | |
| US20120268916A1 (en) | Light emitting device package and method of manufacturing the same | |
| JP6029188B2 (ja) | Ｌｅｄパッケージ及びその製造方法 | |
| US8735933B2 (en) | Light emitting diode package and method of manufacturing the same | |
| US20140232293A1 (en) | Light-emitting device package | |
| CN102194801A (zh) | 正向发光的发光二极管封装结构及其形成方法 | |
| TWI646706B (zh) | 發光二極體晶片封裝體 | |
| KR20130104975A (ko) | 발광장치 | |
| CN101546737B (zh) | 化合物半导体元件的封装结构及其制造方法 | |
| JP2007096361A (ja) | 発光装置 | |
| KR101192816B1 (ko) | Ｌｅｄ 패키지 및 그 제조방법 | |
| TWI393273B (zh) | 發光二極體組件之製造方法 | |
| CN104465932A (zh) | 光电半导体元件及其制作方法 | |
| TWI573299B (zh) | 化合物半導體元件之封裝模組結構及其製造方法 | |
| TW201421754A (zh) | 光電元件封裝體 | |
| TWI483420B (zh) | 發光二極體模組 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150325 |
|
| WD01 | Invention patent application deemed withdrawn after publication |