CN104459521A - 基于存储器的片内△∑模拟激励生成方法中比特流的选择方法 - Google Patents

Abstract

本发明实施例公开了一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法，包括：步骤1：根据待测ADC所需要的测试激励，确定输入波形；步骤2：根据输入波形的参数，确定调制器模型的参数，建立调制器模型；步骤3：根据调制器模型的参数和片内存储器容量大小，确定比特流长度的取值范围；步骤4：根据比特流长度的取值范围，计算比特流长度的取值范围内各取值对应的输出信号的信噪比，筛选出所述信噪比达到预设值时对应的比特流长度取值，作为比特流长度的最优值；步骤5：如果均未达到预设值，则增加调制器模型的阶数，重复步骤4。利用本发明所提供的比特流选择方法，可以使得基于存储器的Δ∑模拟激励生成方法片内面积较小，精度较高。

Description

基于存储器的片内△∑模拟激励生成方法中比特流的选择方法

技术领域

本发明涉及混合/模拟信号IP核的测试技术领域，尤其涉及一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法。 

背景技术

目前，越来越多的SOC芯片(System-on-a-Chip，系统级芯片)集成了模拟/混合信号IP核(Intellectual Property core)。在混合信号SOC中，对模拟部分的测试普遍比数字部分的测试困难，且发展缓慢，现已逐渐成为混合SOC测试的瓶颈。现有技术中对于模拟/混合信号IP核采用的测试策略都是利用测试设备从芯片外部进行测量，这种方式主要受到两个因素的制约：测试成本和测试时间。据国外报道，在一个混合信号芯片内，仅占5％硅片面积的模拟部分的测试成本已占整个芯片测试成本的95％。为了解决这一问题，模拟/混合信号IP核的内建自测试方法(BIST，Built-in-self-test)应运而生，并受到越来越多的关注。 

模拟/混合信号IP核的BIST方法是以ADC(模数转换器)和DAC(数模转换器)的测试为基础，并利用测试通过的ADC和DAC构建成新的测试系统，对其他多模拟/混合信号IP核进行参数测试的一种片内测试方法，其结构图如图1所示。它将模拟激励生成单元、响应分析单元和待测ADC、待测DAC及其他的模拟/混合信号IP核都集成在一块芯片内，首先在芯片内利用模拟激励生成单元产生模拟激励用来测试ADC(图1a所示)，再利用ADC测试DAC(图1b所示)，最后利用ADC和DAC作为标准元件，测试其它待测模拟IP核(图1c所示)。这样不仅可以提高测试系统的可复用性，节约测试资源，还可以削减测试设备引入的测试费用和测试时间，此外，还能去除 芯片外测试时引脚引入的噪声和误差。 

为了保证整个测试系统的工作性能，通常要求ADC的精度比DAC的精度要高2-3位，同时，还要求测试激励比待测单元的精度高2-3位。对于DAC的测试而言，由于激励为数字码，因此，相比于ADC所需的模拟激励，精度的提升容易实现。而模拟/混合信号IP核的BIST方法最先标定的是ADC，因此，ADC相当于检测中的“标准表”，它的测试精度直接关系到整个测试系统的精度。这样一来，满足要求的高精度模拟激励成为了确保模拟/混合信号BIST有效性和可靠性的前提，只有模拟激励的精度得以保证，才能排除信号源引入误差的可能性，使得对测试结果进行的参数分析具有实际价值。另外，芯片内BIST的面积也是工程人员关注的重点，面积越小，该测试方法引入的测试成本也就越低，BIST的优势也更为显著。因此，研究芯片内面积小的高精度模拟激励生成方法对混合/模拟信号IP的测试有着至关重要的意义。 

发明内容

为解决上述技术问题，本发明实施例提供了一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法，以在兼顾片内面积的情况下，使得输出信号信噪比达到预期值，从而使得所述基于存储器的片内Δ∑模拟激励生成方法片内面积较小，且精度较高。 

为解决上述问题，本发明实施例提供了如下技术方案： 

一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法，包括： 

步骤1：根据待测ADC所需要的测试激励，确定输入波形； 

步骤2：根据输入波形的参数，确定调制器模型的参数，建立调制器模型； 

步骤3：根据所述调制器模型的参数和片内存储器容量大小，确定比特流长度的取值范围； 

步骤4：根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值； 

步骤5：如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重复步骤4。 

优选的，所述输入波形的参数包括：输入波形的带宽、输入波形的幅值和输入波形的相位。 

优选的，根据输入波形的参数，确定调制器模型的参数，建立调制器模型包括： 

步骤201：根据所述输入波形的带宽和所述调制器模型预设最高工作频率，确定调制器模型的带宽和过采样率； 

步骤202：根据所述输入波形的幅值，确定所述调制器模型的拓扑结构； 

步骤203：根据所述调制器模型的带宽和拓扑结构，建立一阶调制器模型。 

优选的，根据所述调制器模型的参数，确定比特流长度的取值范围包括： 

步骤301：根据相干采样原理和所述调制器模型的过采样率，确定所述比特流长度的最小取值； 

步骤302：根据所述片内存储器容量的大小，确定所述比特流长度的最大取值； 

步骤303：根据所述比特流长度的最小取值和最大取值，确定所述比特流长度的取值范围。 

优选的，根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值包括： 

步骤401：将所述比特流长度取值范围内的最小取值设为所述比特流长度的初始值； 

步骤402：利用所述比特流长度的取值，计算输出信号的信噪比； 

步骤403：判断所述输出信号的信噪比是否达到预设值； 

步骤404：如果达到预设值，则停止计算，将所述输出信号的信噪比达到预设值时对应的比特流长度取值确定为所述比特流长度的最优值； 

步骤405：如果没达到预设值，则在所述比特流长度取值范围内，增加所述比特流长度的取值，重复步骤402-步骤405。 

优选的，如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重复步骤4包括： 

如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，建立下一阶调制器模型，重复步骤4。 

优选的，该方法还包括： 

步骤6：对所述比特流的序列进行优化。 

优选的，对所述比特流的序列进行优化包括： 

步骤601：调节输入信号的幅值，获得不同输入信号幅值下，输出信号的信噪比，从中筛选出最大信噪比，并将该信噪比对应幅值作为输入信号的最优幅值。 

优选的，对所述比特流的序列进行优化还包括： 

步骤602：将所述输入信号的最优幅值代入，截取不同长度的待分析比特流序列，计算各不同长度的待分析比特流序列对应的输出信号信噪比，确定所述输出信号的信噪比趋于常数的临界值，作为所述待分析比特流序列长度的最优值。 

优选的，对所述比特流的序列进行优化还包括： 

步骤603：以所述比特流序列中各个值为起点，计算不同起点下，输出信号的信噪比，确定输出信号的信噪比最大时对应的序列为所述待分析比特流 序列的最优序列。 

与现有技术相比，上述技术方案具有以下优点： 

由于比特流长度的选择对输出比特流的信噪比具有关键作用，因此，比特流长度的选择决定了模拟激励生成单元的工作性能，也是整个BIST方法可靠性的保障。而本发明实施例所提供的基于存储器的Δ∑模拟激励生成方法中比特流的选择方法中，所述比特流的长度取值范围由所述调制器模型的参数和片内存储器的容量大小(即片内最大存储空间)确定，从而使得所述比特流长度的选择兼顾了激励生成单元的片内面积的大小。而且，本发明实施例所提供的比特流选择方法中最终获得的比特流长度为特定输入波形下，输出信号的信噪比达到预设值时对应的比特流长度的取值，从而使得利用本发明实施例所提供的比特流选择方法，获得的比特流长度，可以使得同一比特流长度取值范围内输出信号的信噪比达到预设值，以使其满足输出信号的精度要求。 

由此可见，利用本发明实施例所提供的比特流选择方法，可以使得所述基于存储器的Δ∑模拟激励生成方法片内面积较小，且精度较高。 

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 

图1(a)为现有技术中模拟/混合信号IP核的BIST方法测ADC的结构示意图； 

图1(b)为现有技术中模拟/混合信号IP核的BIST方法测DAC的结构示意图； 

图1(c)为现有技术中模拟/混合信号IP核的BIST方法测模拟IP核的结构示意图； 

图2为基于存储器的片内Δ∑模拟激励生成方法的结构示意图； 

图3为本发明一个实施例中所提供的基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法的流程示意图； 

图4为本发明一个具体实施例中所提供的基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法的流程示意图； 

图5为输出信号信噪比与调制器阶数和过采样率之间的关系曲线示意图； 

图6为本发明一个具体实施例中所提供的基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法中，长度选择的输入-输出模型示意图； 

图7为本发明另一个实施例中所提供的基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法的流程示意图； 

图8为本发明另一个具体实施例中所提供的基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法中，序列优化方法的流程示意图； 

图9为输出信号SNR与待分析序列xN之间的关系曲线示意图； 

图10为本发明另一个具体实施例中所提供的于存储器的片内Δ∑模拟激励生成方法中比特流选择中，序列优化方法的输入-输出模型示意图。 

具体实施方式

正如背景技术部分所述，研究芯片内面积小的高精度模拟激励生成方法对混合/模拟信号IP的测试有着至关重要的意义。 

发明人研究发现，目前国内外芯片内模拟激励生成的方法主要有以下三种： 

一种是直接频率合成(DDS，Direct Digital Synthesis)方法，它的核心思想是将相位与幅值一一对应，通过改变输入的相位来产生不同的波形，其 主要实现方式有查表法和CORDIC算法(Coordinated Rotation Digital Computation，坐标旋转数字算法)。DDS方法的优点在于硬件的实现简单，只需要存储器和DAC，但存储器的空间越大，在波形的单位周期内所能划分的相位-幅值对就越多，波形越精确。可见，DDS方法精度的提升是以消耗存储器的容量为代价的，这无疑会增大芯片内面积的消耗。而且，由于多位DAC不仅面积需求大，还会引入量化误差，增加了测试系统的复杂性，使得DDS方法难以满足多位DAC的需求。 

二是基于Δ∑(Delta-Sigma)的数字振荡器方法。这种方法是利用数字电路实现模拟RC振荡电路的功能，并将Δ∑调制器置于振荡环路中，以提高输出波形的精度。这种实现方式虽然硬件结构简单，但产生的波形较为单一，只能产生高精度的正弦波。而在模拟/混合信号BIST中，根据被测对象的不同，对激励部分产生波形的要求也有很大区别。如，对于最基本的ADC测试来说，其测试包括静态参数测试和动态参数测试，其中，静态参数测试要求输入波形为线性度比待测ADC的精度高5-6位的三角波，后者要求输入波形为高精度的正弦波。由此可见，基于Δ∑的数字振荡器方式产生波形的种类太少，灵活性不高，无法满足多种模拟激励生成的要求。 

三是基于存储器的Δ∑的方法。这种方法分为软件实现和硬件实现两大部分，其中软件实现部分将理想波形调制成比特流，并对比特流进行选择和优化，优化后的比特流通过JTAG(Joint Test Action Group，联合测试行动小组)接口下载到存储器中，并循环输出到1位DA中。硬件部分实际的硬件需求只有存储器、1位DAC和低通滤波器。这种方法的软件实现部分灵活性大，能根据需求输入各种不同的波形，硬件部分结构简单，面积消耗小，是实现片内模拟激励生成的一种很好途径。在整个激励生成过程中，比特流的选择是技术的核心，它一方面决定了存储比特流的RAM空间的大小，也就间接决定了激励生成单元的片内面积，因此，比特流序列越短越好；另一方面决定 了输出波形的精度，比特流的选择涉及到比特流长度的选择和序列的选择两个方面，改变这其中任意一个，都会使调制得到的比特流信噪比之间有较大的差别，从而影响到输出波形。因此，选择合适的比特流，应该在芯片面积占用率和输出波形精度之间做权衡。 

有鉴于此，本发明实施例提供了一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法，包括： 

步骤1：根据待测ADC所需要的测试激励，确定输入波形； 

步骤2：根据输入波形的参数，确定调制器模型的参数，建立调制器模型； 

步骤3：根据所述调制器模型的参数和片内存储器容量的大小，确定比特流长度的取值范围； 

步骤4：根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值； 

步骤5：如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重复步骤4，直到获得所述输出信号的信噪比达到预设值时对应的比特流长度取值。 

由于比特流长度的选择对输出比特流的信噪比具有关键作用，因此，比特流长度的选择决定了模拟激励生成单元的工作性能，也是整个BIST方法可靠性的保障。而本发明实施例所提供的基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法中，所述比特流的长度取值范围由所述调制器模型的参数和片内存储器容量的大小(即片内存储空间最大值)确定，从而使得所述比特流长度的选择兼顾了激励生成单元的片内面积的大小。而且，本发明实施例所提供的比特流选择方法中最终获得的比特流长度为特定输入波形下，输出信号的信噪比达到预设值时对应的比特流长度的取值，从而使得利用本发明实施例所提供的比特流选择方法，获得的比特流长度，可以使得同 一比特流长度取值范围内输出信号的信噪比达到预设值，以使其满足输出信号的精度要求。 

由此可见，利用本发明实施例所提供的比特流选择方法，可以使得所述基于存储器的片内Δ∑模拟激励生成方法片内面积较小，且精度较高。 

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。 

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。 

由前可知，基于存储器的片内Δ∑模拟激励生成方法包括：软件实现部分和硬件实现部分，如图2所示。其中，软件实现部分包括：一个理想的输入波形和一个Δ∑调制器，而理想输入波形的精度远高于所产生波形的精度，具体工作时，只要将理想的波形输入到Δ∑调制器后，即能得到相应的比特流序列。然后，通过硬件实现部分将比特流序列下载到RAM，重复输出该序列，并通过DA转换和低通滤波恢复原始波形。而在该激励生成方法中，硬件实现部分所占面积主要取决于RAM的容量，RAM容量的选择决定于比特流长度的选择。 

基于此，本发明实施例提供了一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法，如图3和图4所示，包括： 

步骤1：根据待测ADC所需要的测试激励，确定输入波形。在本发明的一个实施例中，所述输入波形的参数包括：输入波形的带宽、输入波形的幅值和输入波形的相位，但本发明对此并不做限定，具体视情况而定。 

步骤2：根据输入波形的参数，确定调制器模型的参数，建立调制器模型。 

在本发明的一个实施例中，所述调制器模型的参数包括：所述调制器的过采样率、所述调制器的带宽和所述调制器的拓扑结构。在本实施例中，根据输入波形的参数，确定调制器模型的参数，建立调制器模型包括： 

步骤201：根据所述输入波形的带宽和所述调制器模型预设最大工作频率，确定调制器模型的带宽和过采样率。需要说明的是，所述调制器过采样率越高，输出信号的信噪比越高，但对所述调制器采样频率的要求也越高；而所述调制器带宽的选择依据为输入信号的带宽。 

具体的，在本发明的一个实施例中，所述输入信号为单频正弦信号，则要求输入信号的带宽在调制器的带宽范围内；在本发明的另一个实施例中，所述输入信号中存在高频分量的信号，由于Δ∑调制在高频段会出现大量的量化噪声，故在该实施例中，在确定调制器带宽时，应权衡原信号的失真程度和引入的量化噪声。如，在本实施例的一个具体实施例中，所述输入信号为三角波信号，则带宽越大，信号失真程度越小，但噪声越大，故在该实施例中，应选择所产生的三角波线性度作为评判依据，在不满足该线性度时，应压缩信号带宽。需要说明的是，在本发明的其他实施例中，所述输入信号还可以为其他波形信号，本发明对此并不做限定，具体视情况而定。 

步骤202：根据所述输入波形的幅值，确定所述调制器模型的拓扑结构。 

在本发明的一个实施例中，Δ∑调制器的典型拓扑结构包括有：级联积分器前馈结构(CIFF)，级联积分器反馈结构(CIFB)，级联振荡器前馈结构(CRFF)，级联振荡器反馈结构(CRFB)。需要说明的是，这四种拓扑结构各有优缺点，在具体选择时，需综合考虑系统线性和稳定性，结合所述输入信号的幅值以及硬件实施的难易程度进行确定，而其已为本领域人员所公知，本发明对此不再详细赘述。 

步骤203：获得所述调制器的带宽和拓扑结构后，根据所述调制器模型的带宽和拓扑结构，建立一阶调制器模型。 

在本发明的一个优选实施例中，根据所述调制器模型的带宽和拓扑结构，建立一阶调制器模型为：根据所述调制器模型的带宽和拓扑结构，利用matlab/simulink工具箱建立最基本的一阶Sigma-Detla调制器模型。但本发明对此并不做限定，具体视情况而定。 

步骤3：根据所述调制器模型的参数，确定比特流长度的取值范围。 

由于比特流长度的选择主要受到以下两个因素的影响：一是相干采样原理，源于对重复输出比特流的模拟生成方式的内在要求；二是Δ∑调制器结构，源于调制器结构对输出比特流序列的决定性作用。故在本发明的一个实施例中，根据所述调制器模型的参数，确定比特流长度的取值范围包括： 

步骤301：根据相干采样原理和所述调制器模型的过采样率，确定所述比特流长度的最小取值。 

信号的相干性是指在采样和重构过程中，平滑重叠导致的属性。相干采样应用在任意波形发生器对信号进行重构时，即把信号从离散信号(即数字信号)转换成连续信号(即模拟信号)。 

具体的，相干采样的原理用公式可以表示为： 

$F_t=\frac{F_s}{N}\·M---\left(1\right)$

其中，M为采样周期数；N为采样点数，需要说明的是，为了防止引入周期性的量化误差，要求M和N互质；F_t为相干频率，即输入信号的频率；F_s为采样频率。其中称为基频或频率分辨率。 

由公式(1)可知，只有输入信号的频率满足相干采样，其产生的信号在周期内才会包含整数倍的基频信号，产生适合循环的连续信号。而在基于存储器的片内Δ∑模拟激励生成方法中，比特流序列需要被下载到RAM中进行循环输出，因此，只有比特流序列满足相干采样(即比特流的长度N、Δ∑采样频率F_s和采样周期数M满足公式(1)的要求)时，才能得到平滑的连续信 号. 

又由于Δ∑调制器的采样频率F_s、带宽f_B、过采样率OSR之间满足以下关系式： 

$\mathrm{OSR}=\frac{F_s}{2f_B}---\left(2\right).$

需要说明的是，为了保证模拟激励信号的频率F_t位于Δ∑调制器的带宽f_B之内，则模拟激励信号的频率F_t与Δ∑调制器的带宽f_B应满足：F_t≤f_B，即： 

$\frac{F_s}{N}M\≤\frac{F_s}{2\mathrm{OSR}}---\left(3\right).$

由(3)式可得比特流长度的最小取值为M×2OSR。 

步骤302：根据片内存储器容量的大小，确定所述比特流长度的最大取值。 

由前可知，所述比特流长度的选择会受到存储容量的制约，具体体现为：所述比特流长度的最大值取决于所述调制器模型内存储器容量的最大值。以RAM为例，如当片内RAM为4K，则比特流长度的最大取值为8×2¹²。在本发明的其他实施例中，所述片内RAM的容量还可以为其他数值，本发明对此并不做限定，具体视情况而定。 

步骤303：根据所述比特流长度的最小取值和最大取值，确定所述比特流长度的取值范围。 

步骤4：根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值。 

在本发明的一个实施例中，根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值包括： 

步骤401：将所述比特流长度取值范围内的最小取值设为所述比特流长度的初始值。由步骤301可知，所述比特流长度的最小取值M×2OSR。 

需要说明的是，在后续对比特流进行频谱分析时，需要用到FFT算法，而FFT算法有基2、基4算法，当数据点长度不是2或4的幂时，需要在数据后简单加0来满足这一条件，这样所得到的频谱是在原数据点情况下进行的内插，有部分数据量的损失。当数据点长度是2或4的幂时，所有数据点的信息都可以用来构造频谱，因此频谱更加精准。因此，在本发明的另一个优选实施中，所述比特流长度的初始值为不小于所述比特流长度的最小值，且为2或4的幂的值，但本发明对此并不做限定，具体视情况而定。 

步骤402：利用所述比特流长度的取值，计算输出信号的信噪比。 

步骤403：判断所述输出信号的信噪比是否达到预设值。 

步骤404：如果达到预设值，则停止计算，将所述输出信号的信噪比达到预设值时对应的比特流长度取值确定为所述比特流长度的最优值。 

步骤405：如果没达到预设值，则在所述比特流长度取值范围内，增加所述比特流长度的取值，重复步骤402-步骤405。 

需要说明的是，由于输出信号信噪比SNR与输出信号有效位数ENOB之间存在着如下线性关系： 

$\mathrm{ENOB}=\frac{\mathrm{SNR}-1.02}{6.75}---\left(4\right);$

且在上述激励生成方法中，通常要求产生的激励精度比待测ADC的精度高2-3位，因此，ENOB和SNR都有明确的取值范围。其中，所述信噪比SNR的取值范围即所述信噪比SNR的预设值，所述输出信号的信噪比是否达到预设值即所述输出信号的信噪比是否位于所述信噪比的取值范围内。 

步骤5：如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重复步骤4，直到获得所述输出信号的信噪比达到预设值时对应的比特流长度取值。 

一般而言，当比特流的长度增加时，会在一定程度上提高比特流序列的信噪比，但比特流长度不能无限制的增加，否则会显著增大存储器的容量，从而增加存储器的面积，进而增加片内面积。发明人研究发现，要提高比特流序列输出信号的信噪比，还可以通过改变调制器的结构。而调制器的结构包括调制器的阶数和它的拓扑结构。其中，所述调制器的过采样率、阶数和比特流的信噪比的关系曲线如图5所示，由图5可以看出，调制器阶数的变化可以在很大程度上改变输出信号的信噪比。即，在某一阶数下，需要用较长的比特流长度来保证输出信号达到相应信噪比时，可以提高所述调制器的阶数，从而用较少的比特流长度即可满足相同信噪比要求。因此，可以通过增加所述调制器的阶数，提高所述输出信号的信噪比。 

具体的，在本发明的一个实施例中，如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重复步骤4，直到获得所述输出信号的信噪比达到预设值时对应的比特流长度取值包括： 

如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，建立下一阶调制器模型，重复步骤4，直到获得所述输出信号的信噪比达到预设值时对应的比特流长度取值，此时，所述比特流长度的取值为所述比特流长度的最优值，所述调制器模型为最优模型，其输入-输出模型如图6所示。 

由前可知，在本发明上述实施例中，所述信噪比SNR的取值范围即所述信噪比SNR的预设值，所述输出信号的信噪比是否达到预设值即所述输出信号的信噪比是否位于所述信噪比的取值范围内。故在上述实施例的基础上，在本发明的一个实施例中，如图7所示，所述比特流的选择方法还包括：步骤6：对所述比特流的序列进行优化。 

由于输入信号的幅值决定了Delta-Sigma调制器的工作性能，从而对输出 信号的信噪比有较大影响，进而使得对于给定长度的比特流序列，通过微调输入信号的幅值可以进一步提高输出信号的信噪比。故在本发明的一个实施例中，如图8所示，对所述比特流的序列进行优化包括： 

步骤601：调节输入信号的幅值，获得不同输入信号幅值下，输出信号的信噪比，从中筛选出最大信噪比，并将该信噪比对应幅值作为输入信号幅值的最优幅值，以提高输出信号的信噪比。 

具体的，在本发明的一个优选实施例中，根据要求的测试激励幅值确定微调的取值范围，并在该范围内对幅值进行细分，计算不同幅值对应的输出信号的信噪比，以找到最大信噪比对应的幅值。 

又由于比特流的长度选定之后，对于同一带宽的信号，其调制的比特流序列已经达到信噪比的要求，但是，在该比特流长度下，不同的比特流序列的选取，仍然在一定程度想影响信噪比。发明人研究发现，比特流序列的选择主要通过以下两点影响输出信号的信噪比：一是比特流序列的起始点，不同流起始点的比特序列，其输出信号的信噪比不同；二是待分析序列的长度，待分析序列的长度不同，其输出信号的信噪比也不完全相同。 

故在上述实施例的基础上，在本发明的另一个实施例中，继续如图8所示，对所述比特流的序列进行优化还包括： 

步骤602：将所述输入信号的最优幅值代入，截取不同长度的待分析比特流序列，计算各不同长度的待分析比特流序列对应的输出信号信噪比，确定所述输出信号的信噪比趋于常数的临界值，作为所述待分析序列长度的最优值，以进一步提高输出信号的信噪比。 

由于周期性的输入波形在经过Delta-Sigma调制之后，形成了无限长非周期的比特流序列。设比特流的长度为N，截取的比特流序列长度为xN(x＝2，3,4…)，随着x的增大，比特流序列的取值也增多，理论上而言，可以获得更高信噪比的比特流序列，但是仿真结果表明，当x达到一定值之后，能达到 的最大信噪比趋于一个常数。如图9所示，图9中示出了4阶Delta-Sigma调制器在N＝4096时，输出信号的信噪比SNR随待分析序列长度xN变化的趋势图。从图9中可以看出，随着xN的增大，SNR最后将趋于平缓，因此，选择临界值的xN既可以满足在该范围内获得高信噪比的比特流序列要求，油可以在很大程度上减少计算时间，节约计算资源。 

具体的，在本发明的一个优选实施例中，根据不同的截取长度xN，计算该范围内的比特流序列的SNR，得到类似图9的趋势图，找到临界点的xN，视为最优截取长度。 

在上述实施例的基础上，在本发明的又一个实施例中，继续如图8所示，对所述比特流的序列进行优化还包括： 

步骤603：以所述比特流序列中各个值为起点，计算不同起点下，输出信号的信噪比，确定输出信号的信噪比最大时对应的序列为所述待分析比特流序列的最优序列，以最大程度的提高输出信号的信噪比，其输入-输出模型如图10所示。 

在本发明的一个优选实施例中，采用遍历法对所述比特流序列进行优化。假设比特流的长度为N，B为比特流序列，则分别计算从B₁到B_N，B₂到B_N+1…B_N到B_2N-1比特流序列的信噪比，通过遍历这些值，可以得到最大的信噪比值，其对应的比特流序列即为最大的最优序列。在本发明的其他实施例，还可以采用其他方式，对所述比特流序列进行优化(如随机抽取法)，但本发明对此并不做限定，具体视情况而定。 

综上所述，利用本发明实施例所提供的基于存储器的片内Δ∑模拟激励生成方法，可以针对已给定的输出信号信噪比要求，寻找到能满足该要求的最短比特流长度，从而节省了硬件实现部分的存储资源，大大降低了系统的成本。 

另外，本发明实施例所提供的基于存储器的片内Δ∑模拟激励生成方法， 还从多个维度对比特流序列进行了优化，使得在有限的存储空间上，进一步提高输出信号的信噪比，还对某些存储资源较少情况，更具有优势。 

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。 

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。 

Claims (10)

1.一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法，其特征在于，包括：

步骤1：根据待测ADC所需要的测试激励，确定输入波形；

步骤2：根据输入波形的参数，确定调制器模型的参数，建立调制器模型；

步骤3：根据所述调制器模型的参数和片内存储器容量大小，确定比特流长度的取值范围；

步骤4：根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值；

步骤5：如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重复步骤4。

2.根据权利要求1所述的比特流选择方法，其特征在于，所述输入波形的参数包括：输入波形的带宽、输入波形的幅值和输入波形的相位。

3.根据权利要求2所述的比特流选择方法，其特征在于，根据输入波形的参数，确定调制器模型的参数，建立调制器模型包括：

步骤201：根据所述输入波形的带宽和所述调制器模型预设最高工作频率，确定调制器模型的带宽和过采样率；

步骤202：根据所述输入波形的幅值，确定所述调制器模型的拓扑结构；

步骤203：根据所述调制器模型的带宽和拓扑结构，建立一阶调制器模型。

4.根据权利要求3所述的比特流选择方法，其特征在于，根据所述调制器模型的参数，确定比特流长度的取值范围包括：

步骤301：根据相干采样原理和所述调制器模型的过采样率，确定所述比特流长度的最小取值；

步骤302：根据所述片内存储器容量的大小，确定所述比特流长度的最大取值；

步骤303：根据所述比特流长度的最小取值和最大取值，确定所述比特流长度的取值范围。

5.根据权利要求1所述的比特流选择方法，其特征在于，根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值包括：

步骤401：将所述比特流长度取值范围内的最小取值设为所述比特流长度的初始值；

步骤402：利用所述比特流长度的取值，计算输出信号的信噪比；

步骤403：判断所述输出信号的信噪比是否达到预设值；

步骤404：如果达到预设值，则停止计算，将所述输出信号的信噪比达到预设值时对应的比特流长度取值确定为所述比特流长度的最优值；

步骤405：如果没达到预设值，则在所述比特流长度取值范围内，增加所述比特流长度的取值，重复步骤402-步骤405。

6.根据权利要求1所述的比特流选择方法，其特征在于，如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重复步骤4包括：

如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，建立下一阶调制器模型，重复步骤4。

7.根据权利要求1-6任一项所述的比特流选择方法，其特征在于，该方法还包括：

步骤6：对所述比特流的序列进行优化。

8.根据权利要求7所述的比特流选择方法，其特征在于，对所述比特流的序列进行优化包括：

步骤601：调节输入信号的幅值，获得不同输入信号幅值下，输出信号的信噪比，从中筛选出最大信噪比，并将该信噪比对应幅值作为输入信号的最优幅值。

9.根据权利要求8所述的比特流选择方法，其特征在于，对所述比特流的序列进行优化还包括：

步骤602：将所述输入信号的最优幅值代入，截取不同长度的待分析比特流序列，计算各不同长度的待分析比特流序列对应的输出信号信噪比，确定所述输出信号的信噪比趋于常数的临界值，作为所述待分析比特流序列长度的最优值。

10.根据权利要求9所述的比特流选择方法，其特征在于，对所述比特流的序列进行优化还包括：

步骤603：以所述比特流序列中各个值为起点，计算不同起点下，输出信号的信噪比，确定输出信号的信噪比最大时对应的序列为所述待分析比特流序列的最优序列。